CN115662946A - 一种超细节距全铜互连方法及超细节距全铜互连结构 - Google Patents

一种超细节距全铜互连方法及超细节距全铜互连结构 Download PDF

Info

Publication number
CN115662946A
CN115662946A CN202211371335.5A CN202211371335A CN115662946A CN 115662946 A CN115662946 A CN 115662946A CN 202211371335 A CN202211371335 A CN 202211371335A CN 115662946 A CN115662946 A CN 115662946A
Authority
CN
China
Prior art keywords
copper
chip
nano
pitch
fine pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211371335.5A
Other languages
English (en)
Other versions
CN115662946B (zh
Inventor
张昱
何钧宇
张冉远
黄文俊
崔成强
杨冠南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Yingke Materials Co ltd
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN202211371335.5A priority Critical patent/CN115662946B/zh
Publication of CN115662946A publication Critical patent/CN115662946A/zh
Application granted granted Critical
Publication of CN115662946B publication Critical patent/CN115662946B/zh
Priority to US18/500,714 priority patent/US20240113068A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011Chemical cleaning, e.g. etching, flux
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053Bonding environment
    • H01L2224/81095Temperature settings
    • H01L2224/81096Transient conditions
    • H01L2224/81098Cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/8184Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供了一种超细节距全铜互连方法及超细节距全铜互连结构,包括以下步骤:S1、制备纳米铜膏,通过加入溶剂、分散剂和粘度调节剂调配至一定浓度;S2、选取一定铜柱直径及数量的芯片和基板,并将基板及芯片清洗干净后进行预处理;S3、键合机吸取带有铜柱I/O输出端口的芯片并进行翻转,使铜柱结构朝外;S4、键合机的吸头吸取芯片将铜柱结构浸入纳米铜膏中蘸取后提起;S5、通入保护气体,铜柱与基板上对应的垫片通过键合机的光学系统对准并施加压力,超声和温度以进行键合;S6、室温下冷却得到超细节距全铜半导体互连结构。本发明具有低温烧结,能实现超细节距互连上的极限,可以实现更细节距的互连,可满足高密度封装的要求。

Description

一种超细节距全铜互连方法及超细节距全铜互连结构
技术领域
本发明涉及超细节距全铜互连技术领域,尤其涉及一种超细节距全铜互连方法及超细节距全铜互连结构。
背景技术
目前,在2.5D和3D集成领域中,各种电子元件在单个封装中的结合变得越来越重要。每种电子元件尺寸功能性增加的同时伴随着结构尺寸的进一步减小,与之匹配倒装互连的凸点将由40 50μm缩小到5μm。因为锡具有回流特性,所以传统无铅焊料凸点在回流的过程中会出现坍塌,这使得制作超细节距凸点时无法保证凸点的高度。
现今常用的铜柱凸点是由铜柱和顶部锡帽构成,还是会在回流中发生坍塌,由于锡的比例较小,所以在一定的节距内坍塌对凸点高度影响不大。但是随着接合间距越来越小,必须将材料从锡帽改为纯铜或者银。现有通过超声辅助微米银浆烧结实现微铜柱互连的方法,实现超细节距互连。
然而,但因为传统的涂敷焊料法在实现超细节距互连上有极限,且不可以在低温下实现全铜互连,互连效果差,不能满足高密度封装的要求。
发明内容
针对以上相关技术的不足,本发明提出一种具有低温烧结,能实现超细节距互连上的极限,可以实现更细节距的互连,可满足高密度封装的要求的超细节距全铜互连方法及超细节距全铜互连结构,用于解决上述的技术问题。
第一方面,本发明实施例提出一种超细节距全铜互连方法,包括以下步骤:
S1、制备纳米铜膏,通过加入溶剂、分散剂和粘度调节剂调配至一定浓度;
S2、选取一定铜柱直径及数量的芯片和基板,并将所述基板及所述芯片清洗干净后进行预处理;
S3、将所述基板加载到键合机中,所述键合机吸取带有铜柱I/O输出端口的所述芯片并进行翻转,使铜柱结构朝外;
S4、所述键合机的吸头吸取所述芯片将所述铜柱结构浸入所述纳米铜膏中蘸取后提起;
S5、通入保护气体,所述铜柱与所述基板上对应的垫片通过所述键合机的光学系统对准并施加压力,超声和温度以进行键合;
S6、室温下冷却得到超细节距全铜半导体互连结构。
优选的,所述步骤S1具体包括以下子步骤:
将纳米铜颗粒、溶剂、分散剂和粘度调节剂调配成纳米铜膏,其中所述纳米铜颗粒浓度≥80%,粒径≤100nm。
优选的,在所述步骤S1中,所述溶剂为乙二醇、松油醇、聚乙二醇、松香、丙酮、三氯甲烷、环己烷、环氧氯丙烷、环氧树脂、伯胺、叔胺中的一种或多种;
所述分散剂为阿拉伯胶、聚乙烯醇、聚乙二醇、明胶、聚乙烯烷酮咪唑、1-甲基咪唑、2-甲基咪唑、4-甲基咪唑、苯基咪唑和2-乙基咪唑中的一种或多种;
所述粘度调节剂为甲基纤维素、乙基纤维素、羟基纤维素、伯胺、叔胺和酸酐中的一种或多种。
优选的,所述步骤S2具体包括以下子步骤:
S21、选取铜柱直径为5μm-50μm,芯片间距为10μm-100μm,铜柱数量为4-500的芯片以及基板;
S22、将所述基板和所述芯片进行清洗和预处理。
优选的,所述预处理包括使用酸处理、等离子体处理和SAM中的一种或几种。
优选的,在所述步骤S2后,还包括以下子步骤:
S23、将所述芯片放入在氮气吹扫的干燥真空箱中,再使用冷氩等离子体在室温下解吸保护层,其中,流速为300sccm。
优选的,所述步骤S4具体包括以下步骤:
将所述键合机吸头在有保护气体的密闭环境下,通过所述键合机吸头吸取所述芯片,并将铜柱部分蘸取所述纳米铜膏。
优选的,在所述步骤S5中,所述保护气体为惰性气体或还原性气体,所述惰性气体为氮气、氩气或氦气;所述还原性气体为氢气、甲醛或一氧化碳。
优选的,在所述步骤S5中,所述键合过程在150-300℃,0-50Mpa压力,0-100kHz超声驱动频率的环境下进行。
第二方面,本发明实施例提供一种超细节距全铜互连结构,所述超细节距全铜由上述的超细节距全铜互连方法制得。
与相关技术相比,本发明通过制备纳米铜膏,通过加入溶剂、分散剂和粘度调节剂调配至一定浓度;选取一定铜柱直径以及数量的芯片和基板,并将所述基板及所述芯片清洗干净后进行预处理;将所述基板加载到键合机中,所述键合机吸取带有铜柱I/O输出端口的所述芯片并进行翻转,使铜柱结构朝外;所述键合机的吸头吸取所述芯片将所述铜柱结构浸入所述纳米铜膏中蘸取后提起;通入保护气体,所述铜柱与所述基板上对应的垫片通过所述键合机的光学系统对准并施加压力,超声和温度以进行键合;室温下冷却得到超细节距全铜半导体互连结构。本发明具有低温烧结,全铜互连的特点,且蘸取铜膏的方式有效突破了传统的涂敷焊料法在实现超细节距互连上的极限,可以实现更细节距的互连,可满足高密度封装的要求。
附图说明
下面结合附图详细说明本发明。通过结合以下附图所作的详细描述,本发明的上述或其他方面的内容将变得更清楚和更容易理解。附图中:
图1为本发明超细节距全铜互连方法的方法流程图;
图2为本发明S2的方法流程图;
图3为本发明超细节距全铜互连方法的总示意图。
具体实施方式
下面结合附图详细说明本发明的具体实施方式。
在此记载的具体实施方式/实施例为本发明的特定的具体实施方式,用于说明本发明的构思,均是解释性和示例性的,不应解释为对本发明实施方式及本发明范围的限制。除在此记载的实施例外,本领域技术人员还能够基于本申请权利要求书和说明书所公开的内容采用显而易见的其它技术方案,这些技术方案包括采用对在此记载的实施例的做出任何显而易见的替换和修改的技术方案,都在本发明的保护范围之内。
实施例1
请参考图1-图3所示,本发明提供一种超细节距全铜互连方法,包括以下步骤:
步骤S1、制备纳米铜膏,通过加入溶剂、分散剂和粘度调节剂调配至一定浓度。
步骤S2、选取一定铜柱直径及数量的芯片和基板,并将所述基板及所述芯片清洗干净后进行预处理。
步骤S3、将所述基板加载到键合机中,所述键合机吸取带有铜柱I/O输出端口的所述芯片并进行翻转,使铜柱结构朝外。
步骤S4、所述键合机的吸头吸取所述芯片将所述铜柱结构浸入所述纳米铜膏中蘸取后提起。
步骤S5、通入保护气体,所述铜柱与所述基板上对应的垫片通过所述键合机的光学系统对准并施加压力,超声和温度以进行键合。
步骤S6、室温下冷却得到超细节距全铜半导体互连结构。
具体的,通过上述步骤S1-S6,本发明具有低温烧结,全铜互连的特点,且蘸取铜膏的方式有效突破了传统的涂敷焊料法在实现超细节距互连上的极限,可以实现更细节距的互连,可满足高密度封装的要求。这样可以实现超细节距互连。可以实现纯铜互连,不存在其他金属间化合物。蘸取铜膏的方式可以实现比传统涂敷方法更细节距的互连。通过纳米铜材料的低熔点实现更低温度的互连。
在本实施例中,所述步骤S1具体包括以下子步骤:将纳米铜颗粒、溶剂、分散剂和粘度调节剂调配成纳米铜膏,其中所述纳米铜颗粒浓度≥80%,粒径≤100nm。
具体的,将纳米铜颗粒、溶剂、分散剂和粘度调节剂放入容器中进行搅拌,以使纳米铜颗粒、溶剂、分散剂和粘度调节剂混合均匀,从而调配成适应的纳米铜膏。其中所述纳米铜颗粒浓度≥80%,粒径≤100nm。使得烧结效果更佳,成品效率快。
在本实施例中,在所述步骤S1中,所述溶剂为乙二醇、松油醇、聚乙二醇、松香、丙酮、三氯甲烷、环己烷、环氧氯丙烷、环氧树脂、伯胺、叔胺中的一种或多种。使得纳米铜颗粒的溶剂效果好,催化效果良好,反应效率高。
所述分散剂为阿拉伯胶、聚乙烯醇、聚乙二醇、明胶、聚乙烯烷酮咪唑、1-甲基咪唑、2-甲基咪唑、4-甲基咪唑、苯基咪唑和2-乙基咪唑中的一种或多种。具有亲油性和亲水性两种相反性质的界面活性剂。可均一分散那些难于溶解于液体的无机,有机颜料的固体及液体颗粒,同时也能防止颗粒的沉降和凝聚,形成安定悬浮液所需的两亲性试剂。方便溶解纳米铜颗粒,调配效果好。
所述粘度调节剂为甲基纤维素、乙基纤维素、羟基纤维素、伯胺、叔胺和酸酐中的一种或多种。甲基纤维素具有优良的润湿性、分散性、粘接性、增稠性、乳化性、保水性和成膜性,以及对油脂的不透性。因此,粘度调节剂能够增加纳米铜颗粒、溶剂、分散剂的反应效率。
在本实施例中,所述步骤S2具体包括以下子步骤:
步骤S21、选取铜柱直径为5μm-50μm,芯片间距为10μm-100μm,铜柱数量为4-500的芯片以及基板;
步骤S22、将所述基板和所述芯片进行清洗和预处理。
具体的,通过上述步骤S21-S22,铜柱选取适中,芯片间距良好,便于对基板和芯片进行清洗和预处理,使得基板和芯片的表面干净,方便进行处理。
在本实施中,所述预处理包括使用酸处理、等离子体处理和SAM中的一种或几种。
其中,酸处理包括稀硫酸处理和稀盐酸处理等。用于去除基板和芯片表面的金属灰尘。
等离子体处理包括Ar等离子体处理和N2等离子体钝化表面。
SAM处理包括使用RCA清洗后将芯片浸入丙硫醇溶液(1mM)中。
在本实施例中,在所述步骤S2后,还包括以下子步骤:
步骤S23、将所述芯片放入在氮气吹扫的干燥真空箱中,再使用冷氩等离子体在室温下解吸保护层,其中,流速为300sccm。
在本实施例中,所述步骤S4具体包括以下步骤:
将所述键合机吸头在有保护气体的密闭环境下,通过所述键合机吸头吸取所述芯片,并将铜柱部分蘸取所述纳米铜膏。
在本实施例中,在所述步骤S5中,所述保护气体为惰性气体或还原性气体,所述惰性气体为氮气、氩气或氦气;所述还原性气体为氢气、甲醛或一氧化碳。处理过程中保护效果好,安全性高。
在本实施例中,在所述步骤S5中,所述键合过程在150-300℃,0-50Mpa压力,0-100kHz超声驱动频率的环境下进行。
实施例2
本发明提供一种超细节距全铜互连方法,包括以下步骤:
步骤S1:在纳米铜粉中加入乙二醇、明胶和甲基纤维素调配至80%的浓度。
步骤S2:选取铜柱直径为5μm,芯片间距为10μm,具有200个铜柱凸点的芯片以及基板。将基板和芯片使用稀硫酸超声清洗以提高后续蘸取铜膏的附着力。
步骤S3:将基板加载到键合机中,键合机吸取带有铜柱I/O输出端口的芯片并进行翻转,使铜柱结构朝外。
步骤S4:键合机吸头吸取芯片将铜柱结构浸入纳米铜膏中蘸取后提起。
步骤S5:通入氮气,铜柱与基板上对应的垫片通过键合机的光学系统对准并施加5Mpa压力、50kHz超声驱动频率和260℃的温度以进行键合。
步骤S6:室温下冷却得到超细节距全铜半导体互连结构,通过测试得到整体剪切强度为23.13Mpa,铜柱的剪切强度为0.12N/凸点,电阻率为6.2μΩcm,且高温存储测试通过率为98%。
实施例3
本发明提供一种超细节距全铜互连方法,包括以下步骤:
步骤S1:使用化学法制备纳米铜膏并加入三氯甲烷、2-甲基咪唑和叔胺调配至85%的浓度。
步骤S2:选取铜柱直径为20μm,芯片间距为40μm,具有100个铜柱凸点的芯片以及基板。将基板和芯片使用Ar等离子体处理以清洁活化表面,流速、射频功率和压力分别为140sccm、100w和130Pa。再使用N2等离子体钝化表面以防止氧化,流速、射频功率和压力分别为250sccm、100w和130Pa。
步骤S3:将基板加载到键合机中,键合机吸取带有铜柱I/O输出端口的芯片并进行翻转,使铜柱结构朝外。
步骤S4:键合机吸头吸取芯片将铜柱结构浸入纳米铜膏中蘸取后提起。
步骤S5:通入氢氩混合气(Ar 95%+H2 5%),铜柱与基板上对应的垫片通过键合机的光学系统对准并施加2Mpa压力,10kHz超声驱动频率和200℃的温度以进行键合。
步骤S6:室温下冷却得到超细节距全铜半导体互连结构,通过测试得到整体剪切强度为18.38Mpa,铜柱的剪切强度为0.21N/凸点,电阻率为14.5μΩcm,且高温存储测试通过率为95%。
实施例4
本发明提供一种超细节距全铜互连方法,包括以下步骤:
步骤S1:使用化学法制备原位纳米铜膏并加入丙酮、苯基咪唑和酸酐调配至90%的浓度。
步骤S2:选取铜柱直径为15μm,芯片间距为30μm,具有50个铜柱凸点的芯片以及基板。将基板和芯片使用稀盐酸进行清洗后使用H2等离子体处理,流速、射频功率和压力分别为300sccm、100w和100Pa。
步骤S3:将基板加载到键合机中,键合机吸取带有铜柱I/O输出端口的芯片并进行翻转,使铜柱结构朝外。
步骤S4:键合机吸头吸取芯片将铜柱结构浸入纳米铜膏中蘸取后提起。
步骤S5:通入氩气,铜柱与基板上对应的垫片通过键合机的光学系统对准并施加10Mpa压力,20kHz超声驱动频率和300℃的温度以进行键合。
步骤S6:室温下冷却得到超细节距全铜半导体互连结构,通过测试得到整体剪切强度为31.59Mpa,铜柱的剪切强度为0.45N/凸点,电阻率为4.6μΩcm,且高温存储测试通过率为98%。
实施例5
本发明提供一种超细节距全铜互连方法,包括以下步骤:
步骤S1:在纳米铜粉中加入松油醇、阿拉伯胶和乙基纤维素调配至90%的浓度。
步骤S2:选取铜柱直径为25μm,芯片间距为50μm具有80个铜柱凸点的芯片以及基板。将基板和芯片使用RCA清洗后将芯片浸入丙硫醇溶液(1mM)中。
步骤S23:将芯片放入在氮气吹扫的干燥真空箱中,再使用冷氩等离子体在室温下解吸保护层,流速为300sccm。
步骤3:将基板加载到键合机中,键合机吸取带有铜柱I/O输出端口的芯片并进行翻转,使铜柱结构朝外。
步骤4:键合机吸头吸取芯片将铜柱结构浸入纳米铜膏中蘸取后提起。
步骤5:通入氮气,铜柱与基板上对应的垫片通过键合机的光学系统对准并施加50Mpa压力,80kHz超声驱动频率和200℃的温度以进行键合。
步骤6:室温下冷却得到超细节距全铜半导体互连结构,通过测试得到整体剪切强度为25.43Mpa,铜柱的剪切强度为0.24N/凸点,电阻率为12.7μΩcm,且高温存储测试通过率为97%。
综上,通过上述实施例2-实施例5可知,超细节距全铜半导体互连结构的整体剪切强度为18-38Mpa-31.59Mpa,铜柱的剪切强度为0.12N/凸点-0.42N/凸点,电阻率为4.6μΩcm-14.5μΩcm,高温存储测试通过率为95%-98%。剪切强度高,电阻率小,高温存储测试通过率高,从而实现超细节距互连上的极限,可以实现更细节距的互连,可满足高密度封装的要求。
本发明实施例提供一种超细节距全铜互连结构,所述超细节距全铜由上述实施例1-实施例5的超细节距全铜互连方法制得。该超细节距全铜实现更细节距的互连,可满足高密度封装的要求。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何纂改、等同替换、改进等,均应包含在本发明的权利要求范围之内。

Claims (10)

1.一种超细节距全铜互连方法,其特征在于,包括以下步骤:
S1、制备纳米铜膏,通过加入溶剂、分散剂和粘度调节剂调配至一定浓度;
S2、选取一定铜柱直径及数量的芯片和基板,并将所述基板及所述芯片清洗干净后进行预处理;
S3、将所述基板加载到键合机中,所述键合机吸取带有铜柱I/O输出端口的所述芯片并进行翻转,使铜柱结构朝外;
S4、所述键合机的吸头吸取所述芯片将所述铜柱结构浸入所述纳米铜膏中蘸取后提起;
S5、通入保护气体,所述铜柱与所述基板上对应的垫片通过所述键合机的光学系统对准并施加压力,超声和温度以进行键合;
S6、室温下冷却得到超细节距全铜半导体互连结构。
2.如权利要求1所述的超细节距全铜互连方法,其特征在于,所述步骤S1具体包括以下子步骤:
将纳米铜颗粒、溶剂、分散剂和粘度调节剂调配成纳米铜膏,其中所述纳米铜颗粒浓度≥80%,粒径≤100nm。
3.如权利要求2所述的超细节距全铜互连方法,其特征在于,在所述步骤S1中,所述溶剂为乙二醇、松油醇、聚乙二醇、松香、丙酮、三氯甲烷、环己烷、环氧氯丙烷、环氧树脂、伯胺、叔胺中的一种或多种;
所述分散剂为阿拉伯胶、聚乙烯醇、聚乙二醇、明胶、聚乙烯烷酮咪唑、1-甲基咪唑、2-甲基咪唑、4-甲基咪唑、苯基咪唑和2-乙基咪唑中的一种或多种;
所述粘度调节剂为甲基纤维素、乙基纤维素、羟基纤维素、伯胺、叔胺和酸酐中的一种或多种。
4.如权利要求1所述的超细节距全铜互连方法,其特征在于,所述步骤S2具体包括以下子步骤:
S21、选取铜柱直径为5μm-50μm,芯片间距为10μm-100μm,铜柱数量为4-500的芯片以及基板;
S22、将所述基板和所述芯片进行清洗和预处理。
5.如权利要求4所述的超细节距全铜互连方法,其特征在于,所述预处理包括使用酸处理、等离子体处理和SAM中的一种或几种。
6.如权利要求4所述的超细节距全铜互连方法,其特征在于,在所述步骤S2后,还包括以下子步骤:
S23、将所述芯片放入在氮气吹扫的干燥真空箱中,再使用冷氩等离子体在室温下解吸保护层,其中,流速为300sccm。
7.如权利要求1所述的超细节距全铜互连方法,其特征在于,所述步骤S4具体包括以下步骤:
将所述键合机吸头在有保护气体的密闭环境下,通过所述键合机吸头吸取所述芯片,并将铜柱部分蘸取所述纳米铜膏。
8.如权利要求1所述的超细节距全铜互连方法,其特征在于,在所述步骤S5中,所述保护气体为惰性气体或还原性气体,所述惰性气体为氮气、氩气或氦气;所述还原性气体为氢气、甲醛或一氧化碳。
9.如权利要求1所述的超细节距全铜互连方法,其特征在于,在所述步骤S5中,所述键合过程在150-300℃,0-50Mpa压力,0-100kHz超声驱动频率的环境下进行。
10.一种超细节距全铜互连结构,其特征在于,所述超细节距全铜由权利要求1-9任一项所述的超细节距全铜互连方法制得。
CN202211371335.5A 2022-11-03 2022-11-03 一种超细节距全铜互连方法及超细节距全铜互连结构 Active CN115662946B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211371335.5A CN115662946B (zh) 2022-11-03 2022-11-03 一种超细节距全铜互连方法及超细节距全铜互连结构
US18/500,714 US20240113068A1 (en) 2022-11-03 2023-11-02 Ultrafine-pitch all-copper interconnect structure and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211371335.5A CN115662946B (zh) 2022-11-03 2022-11-03 一种超细节距全铜互连方法及超细节距全铜互连结构

Publications (2)

Publication Number Publication Date
CN115662946A true CN115662946A (zh) 2023-01-31
CN115662946B CN115662946B (zh) 2023-07-07

Family

ID=84996176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211371335.5A Active CN115662946B (zh) 2022-11-03 2022-11-03 一种超细节距全铜互连方法及超细节距全铜互连结构

Country Status (2)

Country Link
US (1) US20240113068A1 (zh)
CN (1) CN115662946B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652316A (zh) * 2004-02-06 2005-08-10 三星电子株式会社 制造多层封装件的方法
CN106205772A (zh) * 2016-07-01 2016-12-07 中国科学院深圳先进技术研究院 铜基导电浆料及其制备与其在芯片封装铜铜键合中的应用
CN110311030A (zh) * 2019-07-19 2019-10-08 厦门理工学院 一种实现全铜互连的led封装方法及led灯
JP6713120B1 (ja) * 2019-12-27 2020-06-24 小松 晃雄 銅焼結基板ナノ銀含浸型接合シート、製法及び接合方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652316A (zh) * 2004-02-06 2005-08-10 三星电子株式会社 制造多层封装件的方法
CN106205772A (zh) * 2016-07-01 2016-12-07 中国科学院深圳先进技术研究院 铜基导电浆料及其制备与其在芯片封装铜铜键合中的应用
CN110311030A (zh) * 2019-07-19 2019-10-08 厦门理工学院 一种实现全铜互连的led封装方法及led灯
JP6713120B1 (ja) * 2019-12-27 2020-06-24 小松 晃雄 銅焼結基板ナノ銀含浸型接合シート、製法及び接合方法

Also Published As

Publication number Publication date
CN115662946B (zh) 2023-07-07
US20240113068A1 (en) 2024-04-04

Similar Documents

Publication Publication Date Title
US10849240B2 (en) Contact structures with porous networks for solder connections, and methods of fabricating same
CN107877030B (zh) 一种纳米锡铋复合焊膏及制备方法
US20240087879A1 (en) Integrate rinse module in hybrid bonding platform
CN109664048B (zh) 纳米铜膏的制备方法、纳米铜膏及其应用
JP2003303842A (ja) 半導体装置およびその製造方法
CN103753049A (zh) 一种Cu@Sn核壳结构高温钎料及其制备方法
KR20110041181A (ko) 플립 칩 본딩 방법 및 그의 구조
CN102610537B (zh) 一种半导体器件低温固态键合的方法
WO2023109597A1 (zh) 纳米铜焊膏及其在芯片封装互连结构中的应用
KR102423021B1 (ko) 구리-구리 플립칩 인터커넥션 형성 방법 및 이에 의해 형성된 구리-구리 플립칩 인터커넥션부
CN111607811A (zh) 铜铜键合材料的制备方法及其应用
CN116532841A (zh) 一种银焊膏及其制备工艺
CN115662946B (zh) 一种超细节距全铜互连方法及超细节距全铜互连结构
Jung et al. A review of soft errors and the low α-solder bumping process in 3-D packaging technology
Sakai et al. Hybrid bonding technology with Cu-Cu/adhesives for high density 2.5 D/3D integration
Gao et al. A Cu-Cu Bonding method using preoxidized Cu microparticles under formic acid atmosphere
US10910340B1 (en) Silver sintering preparation and the use thereof for the connecting of electronic components
CN102543783B (zh) 一种使用铟和微针锥结构的热压缩芯片低温互连方法
CN114582744B (zh) 一种高密度铜柱凸点键合互连的方法
Lu et al. Electrically conductive adhesives (ECAs)
CN104112707B (zh) 一种基于镍和铜微针锥异种结构的固态超声键合方法
CN103887183B (zh) 金/硅共晶芯片焊接方法及晶体管
CN109594108B (zh) 锡合金电镀浴液的形成方法和焊锡凸点镀层的制备方法
Wang et al. Low-temperature Copper Sinter-joining Technology for Power Electronics Packaging: A Review
Kim et al. Traceback Analysis of Unknown Nanoparticles Formation Mechanism on OSP Surface Finished PCB for Flip-Chip Package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240718

Address after: 510062 Dongfeng East Road, Yuexiu District, Guangzhou, Guangdong 729

Patentee after: GUANGDONG University OF TECHNOLOGY

Country or region after: China

Patentee after: Guangdong Yingke Materials Co.,Ltd.

Address before: 510062 Dongfeng East Road, Yuexiu District, Guangzhou, Guangdong 729

Patentee before: GUANGDONG University OF TECHNOLOGY

Country or region before: China

TR01 Transfer of patent right