CN115606096A - 具有改进的闭锁抗扰度的电荷泵单元和包括其的电荷泵以及相关系统、方法和设备 - Google Patents

Abstract

公开了一种用于电荷泵的电荷泵单元，该电荷泵单元可以表现出改进的闭锁抗扰度。电路可以布置在该电荷泵单元处以至少部分地响应于电荷转移晶体管的第一端子处的电压与该电荷转移晶体管的第二端子处的电压之间的关系而将电压施加到这种电荷泵单元的该电荷转移晶体管的本体触点。包括一个或多个此类电荷泵单元的电荷泵可以包括控制回路，该控制回路被配置为至少部分地响应于该电荷泵的输出电压的状态而控制泵送信号。

Description

具有改进的闭锁抗扰度的电荷泵单元和包括其的电荷泵以及 相关系统、方法和设备

相关专利申请的交叉引用

本申请根据35 U.S.C.§119(e)要求2020年5月18日提交的美国临时专利申请序列号63/026,435的权益，该临时专利申请的公开内容据此全文以引用方式并入本文。

技术领域

一个或多个示例整体涉及电荷转移开关。一个或多个示例整体涉及电荷泵的电荷泵单元和包括其的电荷泵。包括此类电荷转移开关、电荷泵单元或电荷泵的CMOS设备可以表现出来自寄生结构的闭锁抗扰度，该寄生结构可以在此类CMOS设备的通电期间导通。

背景技术

互补金属氧化物半导体(CMOS)型电荷泵在各种操作背景(诸如供电电压低于由集成电路(IC)设备用来操作的电压的应用)中使用。CMOS电荷泵可以用作电压倍增器，该电压倍增器在其输出端处提供表现出电压电平的电压，该电压电平是由在其输入端处的电压(例如供电电压，但不限于此)表现出的电压电平的倍数，从而提供足以使IC设备在供电电压原本过低时操作的电压。

通过本公开的发明人已知的典型CMOS电荷泵的非限制性示例，CMOS电荷泵接收输入电压和泵送信号(例如，脉冲信号，诸如时钟或相位信号，但不限于此)，经由第一电荷转移开关将输入电压转移到耦合到电容器的一侧的节点(″升压节点″)，通过将泵送信号施加到电容器的另一侧来升高升压节点处的输入电压，并且经由第二电荷转移开关将经升压的电压转移到输出端子。由于耦合到输出端子的外部负载处的电流消耗，CMOS电荷泵可能需要持续供应升压电压。典型CMOS电荷泵可以采用NMOS或PMOS晶体管作为转移开关。

附图说明

图1是描绘本公开的发明人已知的易受闭锁风险影响的现有电荷泵的图。

图2是描绘由图1描绘的电荷泵单元中的任何电荷泵单元的NMOS晶体管(在此具体示例中为具有用于源极、漏极和栅极的三个端子的NMOS晶体管)的图。

图3是描绘根据一个或多个示例的可以表现出改进的闭锁抗扰度的电荷泵单元的图。

图4是描绘根据一个或多个示例的电荷转移开关的示意图。

图5是描绘根据一个或多个示例的可以表现出改进的闭锁抗扰度的电荷泵单元的图。

图6是描绘根据一个或多个示例的电荷转移开关的示意图，并且该电荷转移开关是图5所描绘的电荷转移开关的非限制性示例。

图7A是描绘根据一个或多个示例的用于操作电荷转移开关的电荷转移晶体管的过程的流程图。

图7B是描绘根据一个或多个示例的用于将电压施加到电荷转移开关的电荷转移晶体管的本体触点的过程的流程图。

图7C和图7D是描绘根据一个或多个示例的用于分别在NMOS或PMOS电荷转移晶体管的情况下观察图7B所描绘的过程的第一关系和第二关系的过程的流程图。

图8是描绘根据一个或多个示例的具有经调节的输出电压的电荷泵单元电路的图。

图9是描绘根据一个或多个示例的用于调节电荷泵和电荷泵单元的电压输出的示例性拓扑的图。

图10是描绘根据一个或多个示例的用于调节电荷泵和电荷泵单元的电压输出的示例性拓扑的图。

图11是描绘用于执行针对一个或多个示例公开的特征或元件中的一些或全部的电路系统的框图。

具体实施方式

在以下具体实施方式中，参考了形成本公开的一部分的附图，并且在附图中以举例的方式示出了可实践本公开的特定示例。充分详细地描述了这些示例，以使本领域的普通技术人员能够实践本公开。然而，可利用本文已启用的其他示例，并且可在不脱离本公开的范围的情况下进行结构、材料和流程变化。

本文所呈现的图示并不旨在为任何特定方法、系统、设备或结构的实际视图，而仅仅是用于描述本公开的示例的理想化表示。在一些情况下，为了读者的方便，各附图中的类似结构或部件可保持相同或相似的编号；然而，编号的相似性并不一定意味着结构或部件在尺寸、组成、构造或任何其他属性方面是相同的。

以下描述可包括示例以帮助本领域的普通技术人员实践本发明所公开的示例。使用术语″示例性的″、″通过示例″和″例如″是指相关描述是说明性的，虽然本公开的范围旨在涵盖示例和法律等同形式，但使用此类术语并不旨在将示例或本公开的范围限制于指定的部件、步骤、特征或功能等。

应当容易理解，如本文一般所述并且在附图中示出的示例的部件可被布置和设计成多种不同的配置。因此，对各种示例的以下描述并不旨在限制本公开的范围，而是仅代表各种示例。虽然这些示例的各个方面可在附图中给出，但附图未必按比例绘制，除非特别指明。

此外，所示出和描述的特定实施方式仅为示例，并且不应理解为实施本公开的唯一方式，除非本文另外指明。元件、电路和功能可以框图形式示出，以便不以不必要的细节模糊本公开。相反，所示出和描述的特定实施方式仅为示例性的，并且不应理解为实施本公开的唯一方式，除非本文另外指明。

另外，块定义和各个块之间逻辑的分区是特定实施方式的示例。对于本领域的普通技术人员将显而易见的是，本公开可通过许多其他分区解决方案来实践。在大多数情况下，已省略了关于定时考虑等的细节，其中此类细节不需要获得本公开的完全理解，并且在相关领域的普通技术人员的能力范围内。

本领域的普通技术人员将会理解，可使用多种不同技术和技法中的任何一者来表示信息和信号。为了清晰地呈现和描述，一些附图可以将信号示出为单个信号。本领域的普通技术人员应当理解，信号可表示信号总线，其中总线可具有多种位宽度，并且本公开可在包括单个数据信号在内的任意数量的数据信号上实现。

结合本文所公开的示例描述的各种示例性逻辑块、模块和电路可以用通用处理器、专用处理器、数字信号处理器(DSP)、集成电路(IC)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑设备、分立栅极或晶体管逻辑部件、分立硬件部件或被设计成执行本文所描述的功能的其任何组合来实现或执行，术语″处理器″的使用涵盖以上全部。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实现为计算设备的组合，诸如DSP和微处理器的组合、多个微处理器、与DSP核结合的一个或多个微处理器或任何其他此类配置。在通用计算机被配置为执行与本公开的示例相关的计算指令(例如，软件代码，但不限于此)时，包括处理器的通用计算机被认为是专用计算机。

示例可根据被描绘为流程图、流程示意图、结构图或框图的过程来描述。虽然流程图可将操作动作描述为连续过程，但是这些动作中的许多动作可按照另一序列、并行地或基本上同时地执行。此外，可重新安排动作的顺序。本文中的过程可对应于方法、线程、函数、过程(procedure)、子例程、子程序、其他结构或它们的组合。此外，本文公开的方法可通过硬件、软件或这两者来实施。如果在软件中实现，这些函数可作为一个或多个指令或代码存储或传输到计算机可读介质上。计算机可读介质包括计算机存储介质和通信介质两者，该通信介质包括有利于将计算机程序从一个位置传递到另一个位置的任何介质。

使用诸如″第一″、″第二″等名称对本文的元件的任何引用不限制那些元件的数量或顺序，除非明确陈述此类限制。相反，这些名称可在本文中用作在两个或更多个元件或元件的实例之间进行区分的便利方法。因此，提及第一元件和第二元件并不意味着在那里只能采用两个元件，或者第一元件必须以某种方式在第二元件之前。此外，除非另外指明，一组元件可包括一个或多个元件。

如本文所用，涉及给定参数、属性或条件的术语″基本上″或″约″是指并且包括本领域的普通技术人员将理解在具有较小方差程度(诸如，在可接受的制造或操作公差内)的情况下满足该给定参数、属性或条件的程度。以举例的方式，取决于基本上满足的具体参数、属性或条件，参数、属性或条件可至少满足90％、至少满足95％、或甚至至少满足99％。

如本文所用，为了在理解本公开和附图时的清楚性和方便性而使用任何关系术语(诸如″在…上方″、″在…下方″、″在…上″、″在…下″、″上部″或″下部″，但不限于此)，并且该关系术语并不暗示或取决于任何特定偏好、取向或顺序，除非上下文另有明确指示。

在此描述中，可使用术语″耦接″和其派生词来指示两个元件彼此协作或交互。当将元件描述为″耦接″至另一元件时，那么该元件可直接物理或电接触，或者可存在居间元件或层。相比之下，当将元件描述为″直接耦接″至另一元件时，那么不存在居间元件或层。术语″连接″在本说明书中可与术语″耦接″可互换地使用，并且具有与″耦接″相同的含义，除非另有明确指示或者上下文将以其他方式向本领域普通技术人员指示。应当理解，当元件称为″连接″或″耦接″第一元件和第二元件时，则该元件耦接到第一元件并且该元件耦接到第二元件。

当元件在本文中被称为″电耦合″到另一个元件时，则电荷或信号中的一者或多者可直接或经由居间元件(如果存在的话)在元件与另一元件之间转移。应当理解，当元件被称为″电连接″或″电耦合″第一元件和第二元件时，则电荷和/或信号中的一者或多者可经由元件、直接或经由居间元件(如果存在的话)在第一元件与第二元件之间转移。

对于专用IC(ASIC)和特定应用中的其他IC的操作要求通常基于特定应用而不同。作为非限制性示例，安全是汽车应用中的问题，因此汽车知识产权(IP)单元要求(即，用于实现电子系统的集成电路设计的要求)通常与安全性不是主要问题的其他商业要求不同。

作为非限制性示例，在触摸ASIC(例如，用于控制触摸显示器(例如，在智能电话、平板计算机、家电的控制单元或汽车或其他车辆的控制单元上，但不限于此)或触摸输入(例如，触摸板或触摸按钮，但不限于此)的ASIC)的情况下，电荷泵可以用于提供供电电压，与以其他方式可用的供电电压相比，该供电电压表现出更适合扫描屏幕的电压电平(例如，更高的，但不限于此)。

在电荷泵的通电期间，作为非限制性示例，在本公开的发明人已知的CMOS技术中实现的电荷泵和其他设备可能易受″闭锁″现象影响。闭锁是寄生结构(例如，PNP双极结晶体管(BJT)或PN二极管，但不限于此)在CMOS结构处导通的状况，这可能会损害设置在CMOS结构或包括其的设备处的晶体管或其他CMOS设备的正确或可靠操作，并且有时导致对其的永久性损坏。如果在设备处经历了闭锁，则设备可能达不到对安全意识应用(诸如汽车、医疗和某些工业控制，但不限于此)的质量要求。

图1是描绘作为本公开的发明人已知的现有技术的示例的电荷泵100的图。电荷泵100包括串联布置在输入节点104与输出节点106之间的三个电荷泵单元，该三个电荷泵单元为电荷泵单元102a、102b和102c。电荷泵单元102a至102c中的每个电荷泵单元包括P侧和N侧，它们由一对180度异相泵送信号CLKP或CLKN中的一者指定，将该180度异相泵送信号供应到侧部以用于施加到泵送电容器108a至108c和110a至110c中的相应泵送电容器。使用电荷泵单元102a作为示例，将泵送信号CLKP施加到泵送电容器108a，该泵送电容器108a被布置成响应于泵送信号CLKP而在内部节点112a处注入电荷。更一般地，电荷转移开关114a至114c、内部节点112a至112c和泵送电容器108a至108c在本文中被称为在相应电荷泵单元102a至102c和电荷泵100的″P侧″上。类似地，更一般地，电荷转移开关116a至116c、内部节点118a至118c和泵送电容器110a至110c在本文中被称为在相应电荷泵单元102a至102c和电荷泵100的″N侧″上。

当将泵送信号CLKP和CLKN施加到电荷泵单元102a至102c并且将输入电压VIN施加到电荷泵100的输入节点104(在该特定示例中，输入电压VIN被设定为3V)时，预期在输出节点106处获得输出电压VOUT(在该特定示例中为12V)。如图所示，预期在电荷泵单元102a的输出端处获得供应到电荷泵单元102b的输入端的约6V，并且预期在电荷泵单元102b的输出端处获得供应到电荷泵单元102c的输入端的约9V。输出电压VOUT是VIN的倍数，其中关系至少部分地基于电荷泵单元102a至102c的数量、泵送电容器108a至108c和110a至110c的电容以及泵送信号CLKN和CLKP的频率。

电荷泵单元102a至102c中的每一个电荷泵单元是CMOS设备，该CMOS设备包括交叉耦合的PMOS(P型金属氧化物半导体)晶体管和交叉耦合的NMOS(N型金属氧化物半导体)晶体管，在这两种情况下均为增强类型。电荷泵单元102a至102c的相应CMOS晶体管的本体和源极电耦合。

图2是描绘根据本公开的发明人已知的现有技术的具有寄生结构的图1的电荷泵单元102a至102c中的任何一个电荷泵单元的示例NMOS电荷转移开关200的图。NMOS电荷转移开关200是内置在CMOS结构214的深N阱202和P阱204中的NMOS晶体管，该深N阱和该P阱经由NMOS晶体管的本体触点B和源极端子S的电耦合件212电耦合。值得注意的是，出于设计目的，内置在深N阱中的NMOS晶体管可以在例如尝试避免闭锁的操作期间将本体和漏极电压限制于预先指定的电压范围内。

关于在NMOS电荷转移开关200的通电期间的闭锁，深N阱202电耦合到电荷泵或电荷泵单元(例如，电荷泵100或电荷泵单元102a至102c，但不限于此)中的最高电压电平(即，可靠地最高的可用电压电平)，以抑制寄生PNP双极结晶体管(BJT)208的导通，在该寄生PNP双极结晶体管中，P阱204是发射极，深N阱202是基极并且P衬底206是集电极。寄生PNP BJT208在其发射极电压(例如，P阱204处的电压电平)高于其基极电压(例如，深N阱202处的电压电平)并且在其基极电压高于其集电极电压(例如，P衬底206处的电压电平)时导通。迫使在深N阱202处的电压成为在电荷泵或电荷泵单元处表现出的最高电压电平确保基极电压大于或等于寄生PNP BJT 208的发射极电压。在电荷泵100中，可能合理地预期最高电压电平(即，可靠地最高的可用电压电平)由电荷泵100的输出电压VOUT表现出，并且因此在电荷泵100中，电荷转移开关116a至116c的相应深N阱电耦合到输出节点106以接收输出电压VOUT，诸如图2所描绘，其中深N阱202电耦合到输出节点106以接收输出电压VOUT。

本公开的发明人现在应当理解，在电荷泵100和电荷泵单元102a、102b和102c通电时，输出节点106处的输出电压VOUT最初是0V，并且然后在较短持续时间(在本文中被称为″斜升时段″)内斜升到电压电平，该电压电平是电荷泵100处的最高电压电平，并且然后最终斜升到完全升压的电压电平。在斜升时段的初始持续时间期间，输出电压VOUT不是电荷泵100处的最高电压电平，因此寄生PNP BJT208可以在其发射极电压(例如，P阱204处的电压电平)高于其基极电压(例如，深N阱202处的电压电平)并且其基极电压高于其集电极电压(例如，P衬底206处的电压电平)时导通。在图2所描绘的示例CMOS结构中，导通的寄生PNPBJT208可以将电流注入到P衬底206(换句话说，泄漏电流可以从P阱204流动到P衬底206)。在硅上的CMOS设备(诸如NMOS电荷转移开关200)中，泄漏电流流入P衬底206中的流动可以导致闭锁现象，这可以降低这种CMOS设备或产品的可靠性(例如，电荷泵可以生成小于完全升压的电压或甚至0伏，并且可以存在来自运行到地面的电流的重大功率损耗，但不限于此)，并且在一些情况下不可逆地增加这种CMOS设备或产品将失效的风险。因此，寄生PNPBJT208的导通增加了电荷泵单元(例如，电荷泵单元102a至102c，但不限于此)和包括其的电荷泵(例如，电荷泵100，但不限于此)的闭锁的风险。

在典型电荷泵中，NMOS电荷转移开关200的P阱204电耦合到输入电压VIN，并且输入节点104处的输入电压VIN通常是在其操作期间在这种电荷泵处表现出的最低电压电平。本公开的发明人现在应当理解，在NMOS电荷转移开关200的通电期间，输入电压VIN将至少暂时(即，在斜升时段的至少某个部分)大于输出电压VOUT，并且寄生PN二极管210可以(另外或可替代地为寄生PNP BJT208)导通，其中P阱204是阳极并且漏极(D)-N结是阴极。当阳极的电压大于寄生PN二极管210的阴极的电压电平时，这种寄生PN二极管210可以将电流注入到P阱204。泄漏电流流入CMOS设备的P阱204中的流动增加了闭锁现象的风险和与上文论述的相关联的问题。虽然未描绘，但寄生二极管或BJT可以类似地从PMOS晶体管的漏极P结、N阱和P衬底导通。

用于改进本公开的发明人已知的闭锁抗扰度的一个选项是在电荷泵开始操作之前(例如，在通电之前或在通电之后但在施加输入电压VIN之前，但不限于此)将电荷泵的一个或多个节点(例如，输入节点、输出节点、升压节点或不与电荷泵送相关联的内部节点，但不限于此)预充电到适宜地较高电压。例如，这可以通过利用辅助电荷泵来对电荷泵或电荷泵单元的一个或多个输入、输出或内部节点进行预充电来实现。本公开的发明人现在应当理解，执行预充电增加了启动电荷泵或电荷泵单元的持续时间(例如，即，″预充电阶段″)以及硅基板面成本。

本公开的发明人现在理解对具有改进的闭锁抗扰度和闭锁风险降低(即，具有闭锁抗扰度)的改进性能的电荷转移开关或电荷泵单元的期望性，该电荷转移开关或电荷泵单元保持低面积成本(例如，与作为非限制性示例，利用上述辅助电荷泵的电荷泵相比，维持硅的低面积成本)，并且另外或可替代地，表现出通电的较短持续时间(例如，与作为非限制性示例，利用上述辅助电荷泵、增加预充电阶段的电荷泵相比)。

一个或多个示例整体涉及表现出闭锁抗扰度的电荷转移开关。包括这种电荷转移开关的电荷泵单元可以表现出增加的闭锁抗扰度，并且因此可以对包括其的泵进行充电。在一个或多个示例中，这种电荷泵单元可以包括电荷转移开关，该电荷转移开关包括：设置在CMOS结构处的晶体管，这种晶体管用于将输入节点电耦合到升压节点(并且在本文中也被称为″电荷转移晶体管″)；第一屏蔽电路，该第一屏蔽电路被布置成向CMOS结构的本体(例如，P阱或P衬底，但不限于此)提供屏蔽电压VSH；和第二屏蔽电路，该第二屏蔽电路被布置成向CMOS结构的深N阱提供屏蔽电压VSH。在一个或多个示例中，屏蔽电压VSH可以表现出电压电平，更一般地，该电压电平是在电荷泵单元或电荷泵处表现出的最低可用电压电平。第一屏蔽电路可以包括电压选择器，该电压选择器被配置为选择在晶体管的源极(其可以电耦合到电荷泵单元的输入节点)处的电压与晶体管的漏极(其可以电耦合到电荷泵单元的内部节点，在该内部节点处，响应于泵送信号而生成升压电压(该内部节点在本文中也可以被称为″升压节点″))处的电压之间表现出的最低电压电平。

值得注意的是，除非明确说明，否则本公开不需要在电荷泵单元或电荷泵处的特定程度的闭锁抗扰度。作为非限制性示例，可以在电荷泵的全部或少于全部的电荷泵单元中利用所公开的电荷泵单元，并且可以在电荷泵单元的全部或少于全部的电荷转移开关中利用所公开的电荷转移开关——在不超出本公开的范围的所有情况下。

图3是描绘根据一个或多个示例的可以表现出改进的闭锁抗扰度的电荷泵单元300的图。通常，电荷泵单元300被配置为响应于泵送信号CLKP和CLKN和输入电压VIN而生成输出节点308处的输出电压VOUT。电荷泵单元300包括交叉耦合的NMOS电荷转移开关302和304(在本文中也被称为″第一NMOS电荷转移开关302″和″第二NMOS电荷转移开关304″)和交叉耦合的PMOS电荷转移开关316和318。

电荷泵单元300的NMOS电荷转移开关302和304分别包括三个NMOS晶体管，该三个NMOS晶体管被布置(即，经由其相应端子和本体触点的电耦合，如图3所描绘)为单个NMOS转移开关(即，第一电荷转移开关302和第二电荷转移开关304)。电荷转移开关302和304分别包括由电路320辅助的NMOS电荷转移晶体管M1(在本文中被称为″电荷转移晶体管M1″，并且更一般地被称为″第一晶体管″)，该电路通常被配置为施加屏蔽电压，该屏蔽电压表现出由第一端子处的电压表现出的电压电平和由第二端子处的电压表现出的电压电平中的较低者。电路320可以包括两个NMOS晶体管M2和M3(在本文中被称为″晶体管M2″和″晶体管M3″，并且更一般地被称为″第二晶体管″和″第三晶体管″)的布置。电荷转移开关302和304的相应电荷转移晶体管的栅极分别电耦合到内部节点310和314。为了便于说明，图3仅描绘了第一电荷转移开关302的晶体管M1、M2和M3，但第一电荷转移开关302的论述也适用于第二电荷转移开关304。

在一个或多个示例中，在电荷泵单元300和更具体地电荷转移开关302的通电期间，将屏蔽电压VSH施加到电荷转移晶体管M1的本体触点312(例如，直接耦合到设置有电荷转移晶体管M1的CMOS结构的P阱的导电材料)以抑制将泄漏电流生成于P阱404中，如下文关于图4进一步描述的，例如，如上文在通电期间所论述的，但不限于此。

在一个或多个示例中，晶体管M2和M3被布置为电路320，该电路被配置为选择表现出最低电压电平的电压(如下文所论述)并且将所选择的电压作为屏蔽电压VSH施加到电荷转移晶体管M1的本体触点312，以迫使电荷转移晶体管M1的P阱404达到电荷泵单元300中的最低电压电平，并且因此确保P阱404处的电压电平不高于深N阱402处的电压电平，如将在下文关于图4进一步描述的。这种电压选择器在电荷转移晶体管M1的电耦合到电荷泵单元300的输入节点306以接收输入电压VIN的源极S1(在本文中也被称为电荷转移晶体管M1和更一般地电荷转移开关302的″第二端子″)处的电压与电荷转移晶体管M1的电耦合到内部节点310以接收升压电压VBOOST的漏极D1(在本文中也被称为电荷转移晶体管M1和更一般地电荷转移开关302的″第一端子″)处的电压之间进行选择，该升压电压表现出在约0到约(S+1)*VIN的范围内的电压电平，其中S为到给定节点的电荷泵单元的级数。

通常，在电荷泵单元300和电荷转移开关302的通电期间，更具体地，将屏蔽电压VSH进一步施加到电荷转移晶体管M1的深N阱402(如图4所描绘)。因此，在设置有电荷转移晶体管M1的CMOS结构的P阱404和深N阱402处表现出的电压电平基本上相同。在寄生PNPBJT的发射极和基极处表现出相等电压电平抑制PNP BJT的导通，因此没有电流被注入到P衬底406。此外，在寄生二极管的阳极和阴极处表现出相等电压电平抑制寄生二极管的导通，因此没有电流被注入到P阱中。

图4是描绘根据一个或多个示例的电荷转移开关400的示意图。电荷转移开关400是图3的电荷转移开关302或304的非限制性示例。

CMOS结构414包括单个P阱(P阱404)和单个深N阱(深N阱402)，该单个深N阱基本上封装单个P阱404。晶体管M1、M2和M3设置在CMOS结构414中，并且更具体地，设置在单个P阱404和单个深N阱402中，该单个深N阱基本上封装单个P阱404并且由公共P衬底406支撑。因此，深N阱402布置在P阱404与P衬底406之间。

晶体管M2的栅极电耦合到电荷转移晶体管M1的源极S1，并且晶体管M3的栅极电耦合到电荷转移晶体管M1的漏极D1，晶体管M2的漏极D2电耦合到电荷转移晶体管M1的本体触点408，并且晶体管M3的漏极D3电耦合到电荷转移晶体管M1的本体触点416。本体触点416电耦合到P阱404和深N阱402。当在源极S1处表现出的电压电平大于在漏极D1处表现出的电压电平(例如，S1与D1之间的电压差增加到高于阈值)时，晶体管M2接通(晶体管M3关闭)并且迫使本体触点408处的电压达到在晶体管M2的源极S2处表现出的电压电平，该源极也是电荷转移晶体管M1的漏极D1(共同地作为电荷转移开关400的第一端子412)。当在漏极D1处表现出的电压电平大于在源极S1处表现出的电压电平(例如，S1与D1之间的电压差降低到低于阈值)时，晶体管M2关断并且晶体管M3接通，并且晶体管M3迫使本体触点408处的电压达到在晶体管M2的源极S3处表现出的电压电平，该源极也是电荷转移晶体管M1的源极S1并且共同地作为电荷转移开关400的第二端子410。

在图3所描绘的特定非限制性示例中，电荷泵单元300的PMOS电荷转移开关316和318不包括用于增加闭锁抗扰度的电路。如关于图5和图6所论述的，在一个或多个示例中，电荷泵单元可以包括被配置为增加闭锁抗扰度的PMOS电荷转移开关。

图5是描绘根据一个或多个示例的可以表现出改进的闭锁抗扰度的电荷泵单元500的图。电荷泵单元500包括电耦合到电荷泵单元500的输入节点510的NMOS种类的交叉耦合的电荷转移开关506和508(诸如图3的电荷转移开关302和304，但不限于此)，并且包括电耦合到电荷泵单元500的输出节点512的PMOS种类的交叉耦合的电荷转移开关502和504。电荷转移开关502和504在本文中可以分别被称为″第一电荷转移开关502″和″第二电荷转移开关504″。

泵送信号CLKP和CLKN可以由被配置为提供两个振荡信号的数字电路提供，该两个振荡信号相对于彼此处于相同频率但180°相移。所公开的电荷转移开关、电荷泵单元和电荷泵的操作频率(或频率范围)可以至少部分地基于泵电容器的电容，将泵送信号施加到该泵电容器(例如，在电荷泵单元300或电荷泵单元500处，但不限于此)。通常，用于使泵送信号足以对泵电容器进行充电的频率的量值与泵电容器的电容的量值具有反比关系。作为非限制性示例，对于小电容(例如，适配在芯片上的电容器，对于电荷泵通常为约1pF到约100pF，但不限于此)泵电容器，电荷转移开关502、504、506和508(以及电荷转移开关302和304)可以在至少高达40MHz下操作，并且电荷泵单元500(以及电荷泵单元300)支持泵送信号CLKP和CLKN的至少高达40MHz的频率。此外，泵送信号的频率越高，由输出电压VOUT表现出的电压纹波越低，这在一些应用中可以是期望的。因此，在一个或多个示例中，所公开的电荷转移开关、电荷泵单元和电荷泵的操作频率(或频率范围)可以至少部分地基于由输出电压VOUT表现出的电压纹波的期望量值(或量值范围)(另外或可替代地，泵电容器的电容)。对于大电容(例如，不合理地适配在芯片上的电容器，通常大于约100pF)泵电容器，泵电容器通常是片外的。与小电容泵电容器相比，使用大电容泵电容器降低电荷转移开关可以操作的频率和所支持的泵送信号的频率。

电荷转移开关502和504分别包括三个PMOS晶体管，该三个PMOS晶体管被布置(即，经由其相应端子的电耦合，如图5所描绘)为单个PMOS电荷转移开关。电荷转移开关502和504两者包括由电路518辅助的PMOS电荷转移晶体管M4(在本文中被称为″电荷转移晶体管M4″，并且更一般地被称为″第一晶体管″)，该电路包括两个PMOS晶体管M5和M6(在本文中被称为″晶体管M5″和″晶体管M6″，并且更一般地被称为″第二晶体管″和″第三晶体管″)的布置。为了简化描述，仅关于电荷转移开关502描绘了晶体管M4、M5和M6。

通常，在电荷转移开关502的操作期间，将屏蔽电压VSH施加到电荷转移晶体管M4的本体触点516(例如，包括导电材料的导电结构，该导电材料电耦合到设置有电荷转移晶体管M4的CMOS结构606的N阱602，如图6所描绘)以抑制泄漏电流的生成(例如，如上文通过在通电期间使PN二极管或BJT导通到N阱602或P衬底604的所论述的，但不限于此)。

图6是描绘根据一个或多个示例的电荷转移开关600的示意图，并且该电荷转移开关是图5的电荷转移开关502或504的非限制性示例。

更具体地并且返回图5，电路518通常被配置为施加屏蔽电压，该屏蔽电压表现出由第二端子(例如，电荷转移晶体管M4的电耦合到电荷泵单元500的内部节点514的漏极D4，该漏极表现出在约0V到约(S+1)*VIN的范围内的电压电平)处的电压表现出的电压电平和由第一端子(例如，电荷转移晶体管M4的电耦合到输出节点512的源极S4，该源极从约0V斜升到约(S+1)*VIN)处的电压表现出的电压电平中的较高者，以迫使CMOS结构606的本体触点608和N阱602在电荷泵单元(例如，电荷泵单元500)处表现出最高电压电平。

晶体管M5被布置在电路518处以至少部分地响应于PMOS电荷转移晶体管M4的漏极D4(″第二端子612″，其也是晶体管M5的源极S5)处的电压表现出比由PMOS电荷转移晶体管M4的源极S4(电耦合到晶体管M5的栅极的″第一端子610″)处的电压表现出的电压电平更高的电压电平而接通，并且至少部分地响应于PMOS电荷转移晶体管M4的漏极D4处的电压表现出比由PMOS电荷转移晶体管M4的源极S4处的电压表现出的电压电平更低的电压电平而关断。晶体管M6被布置在电路518处以至少部分地响应于PMOS电荷转移晶体管M4的源极S4(″第一端子610″，其也是晶体管M6的源极S6)处的电压表现出比由PMOS电荷转移晶体管M4的漏极D4(电耦合到晶体管M6的栅极的″第二端子612″)处的电压表现出的电压电平更高的电压电平而接通，并且至少部分地响应于PMOS电荷转移晶体管M4的源极S4处的电压表现出比由PMOS电荷转移晶体管M4的漏极D4表现出的电压电平更低的电压电平而关断。

电荷转移开关600和更具体地电路518的布置将表现出源极S4和漏极D4处的电压之间的最高电压电平的电压连续地施加到设置有所有的三个PMOS晶体管M4、M5和M6的CMOS结构606的本体触点608和N阱602。不存在使PN二极管(其中N阱602是阴极，并且P-S4结或P-D4结是阳极，如上文所论述，)导通的机会(即，不重要地，如果有的话)。因此，未生成流向N阱602的泄漏电流(即，如果有的话为不重要的量)，并且因此减少电荷泵单元500的电荷转移开关502和504的PMOS电荷转移晶体管中的闭锁风险。

图7A是描绘根据一个或多个示例的在电荷泵单元或更一般地电荷泵的通电期间操作电荷转移开关的第一晶体管(例如，NMOS或PMOS电荷转移晶体管，但不限于此)的过程700a的流程图。作为非限制性示例，图7A的操作可以由图3的电路320或图5的电路508执行。

在操作702处，过程700a向电荷泵单元的输入节点提供输入电压。电荷泵单元可以包括设置在CMOS结构处的第一晶体管(例如，NMOS或PMOS电荷转移晶体管，但不限于此)。

在操作704处，过程700a响应于第一晶体管的第一端子(例如，NMOS电荷转移晶体管的漏极或PMOS电荷转移晶体管的源极，但不限于此)处的电压与第一晶体管的第二端子(例如，在NMOS电荷转移晶体管的源极或PMOS电荷转移晶体管的漏极处，但不限于此)处的电压之间的关系而将屏蔽电压施加到第一晶体管的本体触点。在第一晶体管是NMOS电荷转移晶体管的情况下，本体触点电耦合到NMOS晶体管的P阱。在第一晶体管是PMOS电荷转移晶体管的情况下，本体触点电耦合到PMOS晶体管的N阱。

图7B是描绘根据一个或多个示例的用于将电压施加到电荷泵单元的电荷转移开关的晶体管的本体触点的过程700b的流程图。作为非限制性示例，图7A的操作可以由图3的电路320或图5的电路508执行。

在操作706处，过程700b响应于第一晶体管的第一端子(例如，NMOS电荷转移晶体管的漏极或PMOS电荷转移晶体管的源极，但不限于此)处的电压与第一晶体管的第二端子(例如，NMOS电荷转移晶体管的源极或PMOS电荷转移晶体管的漏极，但不限于此)处的电压之间的第一关系而将屏蔽电压施加到第一晶体管(例如，NMOS或PMOS电荷转移晶体管，但不限于此)的本体触点，该电压表现出第一电压电平。

在操作708处，过程700b响应于第一晶体管的第一端子(例如，NMOS电荷转移晶体管的漏极或PMOS电荷转移晶体管的源极，但不限于此)处的电压与电荷转移晶体管的第二端子(例如，NMOS电荷转移晶体管的源极或PMOS电荷转移晶体管的漏极，但不限于此)处的电压之间的第二关系而将屏蔽电压施加到第一晶体管(例如，NMOS或PMOS电荷转移晶体管，但不限于此)的本体触点，该电压表现出第二电压电平。在一个或多个示例中，第二关系与第一关系不同，并且可以与第一关系相反。

在一个或多个示例中，在NMOS电荷转移晶体管的示例中，第一端子可以任选地电耦合到电荷泵单元的内部或输出节点(例如，升压节点，但不限于此)或电荷泵的输出节点，并且第二端子可以任选地电耦合到电荷泵单元或电荷泵的输入节点。在一个或多个示例中，在PMOS电荷转移晶体管的示例中，第一端子可以任选地电耦合到电荷泵单元或电荷泵的输出节点，并且第二端子可以任选地电耦合到电荷泵单元的内部节点(例如，升压节点，但不限于此)。

图7C和图7D是描绘根据一个或多个示例的用于分别在NMOS或PMOS电荷转移晶体管的情况下观察过程700b的第一关系和第二关系的过程700c和700d的流程图。作为非限制性示例，图7C的操作可以由图3的电路320执行，并且作为非限制性示例，图7D的操作可以由图5的电路508执行。

在过程700b的第一晶体管是NMOS电荷转移晶体管(例如，图3或图4的电荷转移晶体管M1，但不限于此)的一个或多个示例中，过程700c是根据一个或多个示例的用于施加屏蔽电压的过程，该屏蔽电压表现出由第一端子处的电压表现出的电压电平和由第二端子处的电压表现出的电压电平中的较低者。

在操作710处，过程700c响应于由NMOS电荷转移晶体管的第一端子(任选地电耦合到电荷泵单元的内部节点(例如，升压节点，但不限于此))处的电压表现出的电压电平低于由NMOS电荷转移晶体管的第二端子(任选地电耦合到电荷泵单元的输入节点)处的电压表现出的电压电平而观察第一关系。在电荷泵单元的通电的至少初始持续时间(即，上文论述的斜升时段)期间，电压中的较低电压是内部节点处的电压，并且较高电压处于输入节点处，并且过程700c将内部节点处的电压电平施加到NMOS电荷转移晶体管的本体触点。

在操作712处，过程700c响应于由NMOS电荷转移晶体管的第二端子(任选地电耦合到电荷泵的输入节点)处的电压表现出的电压电平低于由NMOS电荷转移晶体管的第一端子(任选地电耦合到电荷泵单元的内部节点(例如，升压节点，但不限于此))处的电压表现出的电压电平而观察第二关系。在斜升时段之后，这种内部节点处的电压电平响应于泵送信号的施加而增加(即，斜升)，并且当输入节点处的电压电平低于内部节点处的电压电平时，过程700c将输入节点处的电压电平施加到NMOS电荷转移晶体管的本体触点。

在过程700b的第一晶体管是PMOS电荷转移晶体管(例如，图5或图6的电荷转移晶体管M4，但不限于此)的一个或多个示例中，过程700d是根据一个或多个示例的用于施加屏蔽电压的过程，该屏蔽电压表现出由第一端子处的电压表现出的电压电平和由第二端子处的电压表现出的电压电平中的较高者。

在操作714处，过程700d响应于由PMOS电荷转移晶体管的第二端子(任选地电耦合到电荷泵单元的内部节点(例如，升压节点，但不限于此))处的电压表现出的电压电平高于由PMOS电荷转移晶体管的第一端子(任选地电耦合到电荷泵单元的输出节点)处的电压表现出的电压电平而观察第一关系。在电荷泵单元的通电的至少初始持续时间(即，上文论述的斜升时段)期间，电压中的较高电压是电荷泵单元的内部节点处的电压，并且过程700b将内部节点处的电压电平施加到PMOS电荷转移晶体管的本体触点。

在操作716处，过程700d响应于由PMOS电荷转移晶体管的第一端子(任选地电耦合到电荷泵单元的输出节点)处的电压表现出的电压电平高于由PMOS电荷转移晶体管的第二端子(任选地电耦合到电荷泵单元的内部节点(例如，升压节点，但不限于此))处的电压表现出的电压电平而观察第二关系。当由输出节点处的电压表现出的电压电平高于由电荷泵单元的内部节点处的电压表现出的电压电平时，过程700b将输出节点处的电压电平施加到PMOS电荷转移晶体管的本体触点。

值得注意的是，在一个或多个示例中，如本文所论述，过程700a至700d的操作可以在电荷泵单元的通电期间在电荷泵单元的NMOS和PMOS电荷转移晶体管(例如，分别为图3和图4的NMOS电荷转移晶体管M1和图5和图6的PMOS电荷转移晶体管M4)两者处执行。

在所公开的电荷泵单元和包括其的电荷泵的一些用例中，电荷泵单元的输出节点上的负载(例如，由负载引起的瞬时负载电流或负载电流方差)可以使得输出电压Vout不可靠地表现出为(S+1)*VIN的电压电平。一个或多个示例整体涉及具有经调节的输出电压的电荷泵单元。

图8是描绘根据一个或多个示例的具有经调节的输出电压的电荷泵单元电路800的图。电荷泵单元电路800包括电荷泵单元802(例如，电荷泵单元300或500，但不限于此)和控制回路816，该控制回路被布置成控制由输出电压VOUT表现出的电压电平。在图8所描绘的特定非限制性示例中，控制回路816包括布置在负反馈回路814中的电阻分压器808、比较器804和栅极806(在本文中也被称为″与门806″)，该负反馈回路布置在输出节点812与用于在电荷泵单元802处泵送信号CLKP和CLKN的相应输入端(用于使CLKP或CLKN相移的延迟电路，视情况而定，未描绘)之间。

通常，负反馈回路814被配置为将输出电压Vout调节到表示为VREF*(R1+R2)/R2的可靠恒定电压电平，其中R1和R2表示电阻分压器808中的电阻器的相应电阻。因此，输入节点810处的输出电压Vout和输入电压Vin的电压电平的关系至少部分地基于参考电压VREF的预定电压电平和预定相应电阻R1和r R2，并且不受输出节点812上的负载电流影响。作为非限制性示例，在电阻R1和R2被设定为相同的情况下，响应于1/2VOUT(N-1)(VOUT(N-1)在本文中用于表示提供给控制回路816的电压输出VOUT的状态)低于VREF，比较器804被配置为输出逻辑″1″。与门806被配置为布尔与运算符。当与门806从比较器804接收逻辑″1″时，其输出处的波形将基本上跟踪振荡信号CLK的波形、电荷泵单元802处的泵送信号CLKN和CLKP的源(作为非限制性示例)、由数字电路的时钟源生成的方波。在一个或多个示例中，振荡信号CLK可以表现出至少部分地基于如上文所论述的泵送信号CLKN和CLKP的期望频率的频率。作为非限制性示例，振荡信号CLK可以表现出与CLKN和CLKP的频率或为CLKN和CLKP的频率的倍数的频率基本上相同的频率。

当1/2VOUT(N-1)低于VREF时，泵送信号CLKP和CLKN的源有效地开启，并且将泵送信号供应到电荷泵单元802。在一个或多个示例中，泵送信号CLKP和CLKN的波形根据频率跟踪CLK的波形，并且CLKP和CLKN中的一者的波形可以处于与CLK基本上相同的相位，并且CLKP和CLKN中的另一者的波形基本上180°相移到CLK的波形。CLKP/CLKN与CLK之间的相位和频率关系可以在不超出本公开的范围的情况下不同于本文论述的示例。例如，在一些具体实施中，CLKN和CLKP的相应波形可以表现出从CLK的频率导出的频率(例如，经由分频器，但不限于此)，或CLKN或CLKP的一个波形可以与CLK的相位相移，并且CLKN和CLKP的另一个波形可以与其基本上180°相移。

响应于1/2VOUT(N-1)超出VREF，比较器804被配置为输出逻辑″0″。当与门806从比较器805接收逻辑″0″时，其输出处的波形将是不振荡的逻辑″0″。当1/2VOUT(N-1)等于或超出VREF泵送信号时，CLKP和CLKN有效地关断并且未将源供应到电荷泵单元802。当泵送信号关闭时，电荷泵单元802不会将VIN升压以将电荷供应到输出节点812，并且输出电压VOUT的电压电平随着VOUT被负载电流(未描绘的负载电流)拉低而降低。当1/2VOUT(N-1)下降到低于VREF时，比较器804生成输出″1″，该输出有效地接通泵送信号CLKN和CLKP，并且电荷泵单元802向输出节点812提供电荷，因此输出电压VOUT的电压电平增加。利用开启/关闭的周期性操作，达到平衡，其中平均1/2VOUT(N-1)基本上等于VREF，并且输出电压VOUT被调节到输出电压的期望电压电平。

本领域普通技术人员应当理解，许多拓扑可用于具有经调节的输出的所公开的电荷泵单元和电荷泵。图9和图10是描绘根据一个或多个示例的用于调节电荷泵和电荷泵单元的电压输出的示例性拓扑的示意图。

在图9所描绘的示例性拓扑中，电荷泵900的1至N个电荷泵单元902、904和906(例如，每个电荷泵单元300或500，但不限于此)由负反馈回路908(例如，负反馈回路814，但不限于此)控制以调节电荷泵900的电压输出VOUT。虽然图9描绘在1至N个电荷泵单元902、904和906中的每个电荷泵单元处执行的控制动作，但在一个或多个示例中，负反馈回路908可以被配置为或被布置成在从1到全部的任何数量的N个电荷泵单元902、904和906(例如，电荷泵单元中的至少一个电荷泵单元，但不限于此)处执行控制动作。

在图10所描绘的示例性拓扑中，电荷泵1000的1至N个电荷泵单元1002、1004和1006由1至N个负反馈回路1008、1010和1012单独控制以调节1至N个电荷泵单元1002、1004和1006的相应电压输出。值得注意的是，在图10所描绘的拓扑中，可以基本上同时在相应的1至N个电荷泵单元1002、1004和1006的电压输出处获得多个经调节的输出电压。

图11是电路系统1100的框图，在一些示例中，该电路系统可以用于实现本文所公开的各种功能、操作、动作、过程和/或方法。电路系统1100包括可操作地耦接到一个或多个数据存储设备(在本文中有时被称为″存储装置1104″)的一个或多个处理器(在本文中有时被称为″处理器1102″)。存储装置1104包括存储在其上的机器可执行代码1106，并且处理器1102包括逻辑电路系统1108。机器可执行代码1106包括描述可以由逻辑电路系统1108实现(例如，由该逻辑电路系统执行)的功能元件的信息。逻辑电路系统1108适于实现(例如，执行)由机器可执行代码1106描述的功能元件。当执行由机器可执行代码1106描述的功能元件时，电路系统1100应被视为被配置用于实施本文所公开的功能元件的专用硬件。在一些示例中，处理器1102可以被配置为按顺序、同时地(例如，在一个或多个不同的硬件平台上)或在一个或多个并行过程流中执行由机器可执行代码1106描述的功能元件。

当由处理器1102的逻辑电路系统1108实现时，机器可执行代码1106被配置为使处理器1102适于执行本文所公开的示例的操作。例如，机器可执行代码1106可以被配置为使处理器1102适于执行图3至图10所描绘的框和过程的至少一部分或全部。作为另一示例，机器可执行代码1106可以被配置为使处理器1102适于执行针对所公开的电荷转移开关、电荷泵单元或电荷泵所论述的操作的至少一部分或全部。

作为特定非限制性示例，机器可执行代码1106可以被配置为使处理器1102适于执行用于操作所公开的电荷转移开关、电荷泵单元或电荷泵的过程，包括但不限于过程700a至700d。

处理器1102可以包括通用处理器、专用处理器、中央处理单元(CPU)、微控制器、可编程逻辑控制器(PLC)、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑设备、分立栅极或晶体管逻辑、分立硬件部件、其他可编程设备或它们的被设计成执行本文所公开的功能的任何组合。当包括处理器的通用计算机被配置为执行对应于与本公开的示例相关的机器可执行代码1106(例如，软件代码、固件代码、硬件描述)的功能元件时，该通用计算机被视为专用计算机。需注意，通用处理器(在本文也可以被称为主机处理器或被简称为主机)可以是微处理器，但在替代方案中，处理器1102可以包括任何常规处理器、控制器、微控制器或状态机。处理器1102也可以实现为计算设备的组合，诸如DSP和微处理器的组合、多个微处理器、与DSP核心结合的一个或多个微处理器或任何其他这种配置。

在一些示例中，存储装置1104包括易失性数据存储装置(例如，随机存取存储器(RAM))、非易失性数据存储装置(例如，闪存存储器、硬盘驱动器、固态驱动器、可擦可编程只读存储器(EPROM)，但不限于此)。在各种示例中，可以将处理器1102和存储装置1104实现为单个设备(例如，半导体器件产品、片上系统(SOC)或系统基础芯片，但不限于此)。在各种示例中，可以将处理器1102和存储装置1104实现为单独设备。

在各种示例中，机器可执行代码1106可以包括计算机可读指令(例如，软件代码、固件代码)。作为非限制性示例，计算机可读指令可以由存储装置1104存储，由处理器1102直接访问，并且由处理器1102至少使用逻辑电路系统1108执行。同样作为非限制性示例，计算机可读指令可以存储在存储装置1104上，转移到存储器设备(未示出)以供执行，并且由处理器1102至少使用逻辑电路系统1108执行。因此，在各种示例中，逻辑电路系统1108包括能够以电的方式配置的逻辑电路系统1108。

在各种示例中，机器可执行代码1106可以描述将要在逻辑电路系统1108中实现以执行功能元件的硬件(例如，电路系统)。该硬件可以从低级晶体管布局到高级描述语言的各种抽象级别中的任何一种进行描述。在高级抽象下，可使用硬件描述语言(HDL)，诸如IEEE标准硬件描述语言(HDL)。作为非限制性示例，可以使用VerilogTM，SystemVerilogTM或超大规模集成(VLSI)硬件描述语言(VHDLTM)。

HDL描述可根据需要以多种其他抽象级别中的任一种转换成描述。作为非限制性示例，高级描述可被转换为逻辑级描述诸如寄存器传送语言(RTL)、栅极级(GL)描述、布局级描述或掩模级描述。作为非限制性示例，将由逻辑电路系统1108的硬件逻辑电路(例如，栅极、触发器、寄存器，但不限于此)执行的微操作可以在RTL中描述并且然后通过合成工具转换成GL描述，并且GL描述可以通过安置和路由工具转换成布局级描述，该布局级描述对应于可编程逻辑设备的集成电路、分立栅极或晶体管逻辑部件、分立硬件部件或它们的组合的物理布局。因此，在各种示例中，机器可执行代码1106可以包括HDL、RTL、GL描述、掩模级描述、其他硬件描述或它们的任何组合。

在机器可执行代码1106包括硬件描述(以任何抽象级别)的示例中，系统(未示出，但包括存储装置1104)可以被配置为实现由机器可执行代码1106描述的硬件描述。作为非限制性示例，处理器1102可以包括可编程逻辑设备(例如，FPGA或PLC)，并且逻辑电路系统1108可以被电控制以将对应于硬件描述的电路系统实现到逻辑电路系统1108中。同样作为非限制性示例，逻辑电路系统1108可以包括根据机器可执行代码1106的硬件描述由制造系统(未示出，但包括存储装置1104)制造的硬连线逻辑部件。

无论机器可执行代码1106包括计算机可读指令还是硬件描述，逻辑电路系统1108都适于在实现机器可执行代码1106的功能元件时执行由机器可执行代码1106描述的功能元件。需注意，虽然硬件描述可能不直接描述功能元件，但硬件描述间接描述了由硬件描述所描述的硬件元件能够执行的功能元件。

本领域普通技术人员应当理解来自本文所公开的电荷泵单元的各种示例的许多优点和有益效果。作为非限制性示例：

(1)在发射极(P阱)和基极(深N阱)被耦合以表现出相同电压电平时，寄生PNP BJT永远不在NMOS种类的所公开的电荷转移开关处导通(即，不重要地，如果有的话)。尽管迫使深N阱表现出电荷泵单元的最低电压电平，但当其发射极和基极处的电压电平相同时，不存在使寄生PNP BJT导通的机会。因此，寄生PNP BJT没有将泄漏电流注入到所公开的电荷转移开关的P衬底。

(2)P阱通过电压选择器(M2、M3的布置)而被设定为最低电压电平。在P阱中，P阱是阳极的二极管不能在其阳极处的电压始终低于其阴极处的电压(漏极D1的N区)时导通。因此，没有(即，如果有的话为不重要的量)泄漏电流流过P阱。

在此描述中任何将某物表征为″典型″、″常规″、″已知″等不一定意味着该物在现有技术中公开或在现有技术中了解所论述的方面。此类表征也不一定意味着在相关领域中它是众所周知的、充分理解的或常规使用的。这仅意味着本公开的发明人已知或理解。

如本公开内容所用，涉及多个元件的术语″组合″可包括所有元件的组合或某些元件的各种不同子组合中的任何一种组合。例如，短语″A、B、C、D或它们的组合″可指A、B、C或D中的任一个；A、B、C和D中的每一个的组合；以及A、B、C或D的任何子组合，诸如A、B和C；A、B和D；A、C和D；B、C和D；A和B；A和C；A和D；B和C；B和D；或C和D。

本公开且特别是所附权利要求中所用的术语(例如，所附权利要求的主体等)通常旨在作为″开放式″术语(例如，术语″包括(including)″应解释为″包括但不限于″，术语″具有″应解释为″至少具有″，术语″包括(includes)″应解释为″包括但不限于″，等等)。如本文所用，术语″各个″意指一些或全部。如本文所用，术语″每一个″是指全部。

另外，如果预期特定数量的引入的权利要求表述，则在权利要求中将明确叙述此类意图，并且在不进行此类表述的情况下，不存在此类意图。例如，作为对理解的辅助，以下所附权利要求书可包含使用引入性短语″至少一个″和″一个或多个″来引入权利要求叙述。然而，使用此类短语不应理解为暗示由不定冠词″一个″或″一种″引入的权利要求表述将包含此类引入的权利要求表述的任何特定权利要求限定于仅包含一个此类表述的示例，即使当相同的权利要求包括介绍性短语″一个或多个″或″至少一个″和不定冠词，诸如″一个″或″一种″(例如，″一个″和/或″一种″可被解释为指的是″至少一个″或″一个或多个″，但不限于此)；使用定冠词来引入权利要求叙述也是如此。如本文所用，术语″每个″意指一些或全部，并且术语″每个和各个″意指全部。

另外，即使明确叙述了特定数量的所引入的权利要求叙述，本领域的技术人员也将认识到，此类叙述应被解译为旨在至少所叙述的数量(例如，无修饰的叙述″两项叙述″在没有其他修饰成分的情况下旨在至少两项叙述，或两项或更多项叙述，但不限于此)。此外，在使用类似于″A、B和C中的至少一者，但不限于此″或″A、B和C中的一者或多者，但不限于此″的惯例的那些实例情况下，此类构造一般旨在包括单独A、单独B、单独C、A和B一起、A和C一起、B和C一起或A、B和C一起，但不限于此。

此外，无论在说明书、权利要求书或附图中，呈现两个或更多个替代性术语的任何分离的词或措辞应当理解为考虑包括该术语中的一个术语、该术语中的任意一个术语或两个术语的可能性。例如，短语″A或B″应理解为包括″A″或″B″或″A和B″的可能性。

本公开的非限制性示例的各种示例包括：

示例1：一种设备，包括：CMOS结构；第一晶体管，该第一晶体管设置在CMOS结构处；和电路，该电路被布置成至少部分地响应于第一晶体管的第一端子处的电压与第一晶体管的第二端子处的电压之间的关系而将屏蔽电压施加到第一晶体管的本体触点。

示例2：根据示例1的设备，其中电路被配置为施加屏蔽电压，该屏蔽电压表现出由第一端子处的电压表现出的电压电平和由第二端子处的电压表现出的电压电平中的较低者。

示例3：根据示例1和2中任一项的设备，其中电路包括设置在CMOS结构处的第二晶体管和设置在CMOS结构处的第三晶体管。

示例4：根据示例1至3中任一项的设备，其中第二晶体管被布置成至少部分地响应于第二端子处的电压表现出比由第一端子处的电压表现出的电压电平更高的电压电平而接通，并且至少部分地响应于第一端子处的电压表现出比由第二端子处的电压表现出的电压电平更高的电压电平而关断。

示例5：根据示例1至4中任一项的设备，其中第三晶体管被布置成至少部分地响应于第一端子处的电压表现出比由第二端子处的电压表现出的电压电平更高的电压电平而接通，并且至少部分地响应于第二端子处的电压表现出比由第二端子处的电压表现出的电压电平更高的电压电平而关断。

示例6：根据示例1至5中任一项的设备，其中第一晶体管的第一端子和第二端子分别是第一晶体管的漏极和源极。

示例7：根据示例1至6中任一项的设备，其中第二晶体管的漏极和第一晶体管的本体触点电耦合，并且第二晶体管的栅极和第一晶体管的源极电耦合。

示例8：根据示例1至7中任一项的设备，其中第三晶体管的漏极和第一晶体管的本体触点电耦合，并且第三晶体管的栅极和第一晶体管的漏极电耦合。

示例9：根据示例1至8中任一项的设备，其中第二晶体管被布置成至少部分地响应于第二端子处的电压表现出比由第一端子处的电压表现出的电压电平更高的电压电平而接通，并且至少部分地响应于第一端子处的电压表现出比由第二端子处的电压表现出的电压电平更高的电压电平而关断。

示例10：根据示例1至9中任一项的设备，其中第三晶体管被布置成至少部分地响应于第一端子处的电压表现出比由第二端子处的电压表现出的电压电平更高的电压电平而接通，并且至少部分地响应于第二端子处的电压表现出比由第一端子处的电压表现出的电压电平更高的电压电平而关断。

示例11：根据示例1至10中任一项的设备，其中CMOS结构包括N阱和P衬底，并且本体触点电耦合到N阱。

示例12：根据示例1至11中任一项的设备，其中CMOS结构包括P阱、深N阱和P衬底，并且本体触点电耦合到P阱和深N阱。

示例13：根据示例1至12中任一项的设备，其中电路被配置为施加屏蔽电压，该屏蔽电压表现出由第一端子处的电压表现出的电压电平和由第二端子处的电压表现出的电压电平中的较高者。

示例14：一种方法，包括：向电荷泵单元的输入节点提供输入电压；以及至少部分地响应于电荷转移晶体管的第一端子处的电压与电荷转移晶体管的第二端子处的电压之间的关系而将屏蔽电压施加到电荷转移晶体管的本体触点。

示例15：根据示例14的方法，包括：至少部分地响应于电荷转移晶体管的第一端子处的电压与电荷转移晶体管的第二端子处的电压之间的第一关系而将屏蔽电压施加到电荷转移晶体管的本体触点，该屏蔽电压表现出第一电压电平；以及至少部分地响应于电荷转移晶体管的电耦合到电荷泵单元的输入节点的第一端子处的电压与电荷转移晶体管的电耦合到电荷泵单元的内部节点的第二端子处的电压之间的第二关系而将屏蔽电压施加到电荷转移晶体管的本体触点，该屏蔽电压表现出第二电压电平，其中电荷转移晶体管的第一端子电耦合到电荷泵单元的内部节点，并且其中电荷转移晶体管的第二端子电耦合到电荷泵单元的输入节点。

示例16：根据示例14和15中任一项的方法，包括：至少部分地响应于由电荷泵单元的第一端子处的电压表现出的电压电平低于由电荷泵单元的第二端子处的电压表现出的电压电平而观察第一关系。

示例17：根据示例14至16中任一项的方法，包括：至少部分地响应于由电荷泵单元的第二端子处的电压表现出的电压电平低于由电荷泵单元的第一端子处的电压表现出的电压电平而观察第二关系。

示例18：根据示例14至17中任一项的方法，该方法包括：至少部分地响应于电荷转移晶体管的第一端子处的电压与电荷转移晶体管的第二端子处的电压之间的第一关系而将屏蔽电压施加到电荷转移晶体管的本体触点，该屏蔽电压表现出第一电压电平；以及至少部分地响应于电荷转移晶体管的电耦合到电荷泵单元的输出节点的第一端子处的电压与电荷转移晶体管的电耦合到电荷泵单元的内部节点的第二端子处的电压之间的第二关系而将屏蔽电压施加到电荷转移晶体管的本体触点，该屏蔽电压表现出第二电压电平，其中电荷转移晶体管的第一端子电耦合到电荷泵单元的输出节点，并且其中电荷转移晶体管的第二端子电耦合到电荷泵单元的内部节点。

示例19：根据示例14至18中任一项的方法，包括：至少部分地响应于由电荷泵单元的第二端子处的电压表现出的电压电平高于由电荷泵单元的第一端子处的电压表现出的电压电平而观察第一关系。

示例20：根据示例14至19中任一项的方法，包括：至少部分地响应于由电荷泵单元的第一端子处的电压表现出的电压电平高于由电荷泵单元的第二端子处的电压表现出的电压电平而观察第二关系。

示例21：一种设备，包括：电荷泵；和控制回路，该控制回路被配置为调节电荷泵的输出电压，其中电荷泵包括至少一个电荷转移开关，该至少一个电荷转移开关包括：CMOS结构；第一晶体管，该第一晶体管设置在CMOS结构处；和电路，该电路被布置成响应于第一晶体管的第一端子处的电压与第一晶体管的第二端子处的电压之间的关系而将电压施加到第一晶体管的本体触点。

示例22：根据示例21的设备，其中控制回路包括负反馈回路，该负反馈回路被配置为通过控制泵送信号来调节电荷泵的输出电压，电荷泵被配置为响应于泵送信号而操作。

示例23：根据示例21和22中任一项的设备，其中电荷泵包括至少一个电荷泵单元，并且控制回路被配置为通过控制泵送信号来调节至少一个电荷泵单元的输出电压，至少一个电荷泵单元被配置为响应于泵送信号而操作。

示例24：根据示例21至23中任一项的设备，其中控制回路被配置为至少部分地响应于至少一个电荷泵单元的观察到的输出电压而控制泵送信号。

示例25：根据示例21至24中任一项的设备，其中控制回路被配置为至少部分地响应于电荷泵的观察到的输出电压而控制泵送信号。

示例26：根据示例21至25中任一项的设备，其中电荷泵包括两个或更多个电荷泵单元，并且控制回路包括两个或更多个负反馈回路，该两个或更多个负反馈回路被单独配置为通过控制泵送信号来调节两个或更多个电荷泵单元的相应输出电压，两个或更多个电荷泵单元被配置为响应于泵送信号而操作。

示例27：根据示例21至26中任一项的设备，其中控制回路被配置为至少部分地响应于两个或更多个电荷泵单元中的相应电荷泵单元的输出电压的状态而控制泵送信号。

在不脱离本公开的范围的情况下，本文所述的各种示例的特征不是相互排斥的，并且可以各种组合和排列存在，即使本文未明确描述此类组合或排列。事实上，在不脱离本公开的范围的情况下，本领域的普通技术人员将认识到本文所述内容的变型、修改和其他具体实施。因此，本发明不应仅由前述示例性描述限定，而应仅由所附权利要求书及其法律等同物限定。

Claims (27)

1.一种设备，包括：

CMOS结构；

第一晶体管，所述第一晶体管设置在所述CMOS结构处；以及

电路，所述电路被布置成至少部分地响应于所述第一晶体管的第一端子处的电压与所述第一晶体管的第二端子处的电压之间的关系而将屏蔽电压施加到所述第一晶体管的本体触点。

2.根据权利要求1所述的设备，其中所述电路被配置为施加所述屏蔽电压，所述屏蔽电压表现出由所述第一端子处的所述电压表现出的电压电平和由所述第二端子处的所述电压表现出的电压电平中的较低者。

3.根据权利要求1所述的设备，其中所述电路包括设置在所述CMOS结构处的第二晶体管和设置在所述CMOS结构处的第三晶体管。

4.根据权利要求3所述的设备，其中所述第二晶体管被布置成至少部分地响应于所述第二端子处的所述电压表现出比由所述第一端子处的所述电压表现出的电压电平更高的电压电平而接通，并且至少部分地响应于所述第一端子处的所述电压表现出比由所述第二端子处的所述电压表现出的所述电压电平更高的电压电平而关断。

5.根据权利要求3所述的设备，其中所述第三晶体管被布置成至少部分地响应于所述第一端子处的所述电压表现出比由所述第二端子处的所述电压表现出的电压电平更高的电压电平而接通，并且至少部分地响应于所述第二端子处的所述电压表现出比由所述第二端子处的所述电压表现出的所述电压电平更高的电压电平而关断。

6.根据权利要求3所述的设备，其中所述第一晶体管的所述第一端子和所述第二端子分别是所述第一晶体管的漏极和源极。

7.根据权利要求6所述的设备，其中所述第二晶体管的漏极和所述第一晶体管的所述本体触点电耦合，并且所述第二晶体管的栅极和所述第一晶体管的所述源极电耦合。

8.根据权利要求3所述的设备，其中所述第三晶体管的漏极和所述第一晶体管的所述本体触点电耦合，并且所述第三晶体管的栅极和所述第一晶体管的所述漏极电耦合。

9.根据权利要求3所述的设备，其中所述第二晶体管被布置成至少部分地响应于所述第二端子处的电压表现出比由所述第一端子处的电压表现出的电压电平更高的电压电平而接通，并且至少部分地响应于所述第一端子处的所述电压表现出比由所述第二端子处的所述电压表现出的所述电压电平更高的电压电平而关断。

10.根据权利要求3所述的设备，其中所述第三晶体管被布置成至少部分地响应于所述第一端子处的电压表现出比由所述第二端子处的电压表现出的电压电平更高的电压电平而接通，并且至少部分地响应于所述第二端子处的所述电压表现出比由所述第一端子处的所述电压表现出的所述电压电平更高的电压电平而关断。

11.根据权利要求1所述的设备，其中所述CMOS结构包括N阱和P衬底，并且所述本体触点电耦合到所述N阱。

12.根据权利要求1所述的设备，其中所述CMOS结构包括P阱、深N阱和P衬底，并且所述本体触点电耦合到所述P阱和所述深N阱。

13.根据权利要求1所述的设备，其中所述电路被配置为施加所述屏蔽电压，所述屏蔽电压表现出由所述第一端子处的所述电压表现出的电压电平和由所述第二端子处的所述电压表现出的电压电平中的较高者。

14.一种方法，包括：

向电荷泵单元的输入节点提供输入电压；以及

至少部分地响应于电荷转移晶体管的第一端子处的电压与所述电荷转移晶体管的第二端子处的电压之间的关系而将屏蔽电压施加到所述电荷转移晶体管的本体触点。

15.根据权利要求14所述的方法，包括：

至少部分地响应于所述电荷转移晶体管的所述第一端子处的所述电压与所述电荷转移晶体管的所述第二端子处的所述电压之间的第一关系而将所述屏蔽电压施加到所述电荷转移晶体管的所述本体触点，所述屏蔽电压表现出第一电压电平；以及

至少部分地响应于所述电荷转移晶体管的电耦合到所述电荷泵单元的所述输入节点的所述第一端子处的所述电压与所述电荷转移晶体管的电耦合到所述电荷泵单元的内部节点的所述第二端子处的所述电压之间的第二关系而将所述屏蔽电压施加到所述电荷转移晶体管的所述本体触点，所述屏蔽电压表现出第二电压电平，

其中所述电荷转移晶体管的所述第一端子电耦合到所述电荷泵单元的所述内部节点，以及

其中所述电荷转移晶体管的所述第二端子电耦合到所述电荷泵单元的所述输入节点。

16.根据权利要求15所述的方法，包括：

至少部分地响应于由所述电荷泵单元的所述第一端子处的所述电压表现出的电压电平低于由所述电荷泵单元的所述第二端子处的所述电压表现出的电压电平而观察所述第一关系。

17.根据权利要求15所述的方法，包括：

至少部分地响应于由所述电荷泵单元的所述第二端子处的所述电压表现出的电压电平低于由所述电荷泵单元的所述第一端子处的所述电压表现出的电压电平而观察所述第二关系。

18.根据权利要求14所述的方法，所述方法包括：

至少部分地响应于所述电荷转移晶体管的所述第一端子处的电压与所述电荷转移晶体管的第二端子处的电压之间的第一关系而将所述屏蔽电压施加到所述电荷转移晶体管的所述本体触点，所述屏蔽电压表现出第一电压电平；以及

至少部分地响应于所述电荷转移晶体管的电耦合到所述电荷泵单元的输出节点的所述第一端子处的所述电压与所述电荷转移晶体管的电耦合到所述电荷泵单元的内部节点的所述第二端子处的所述电压之间的第二关系而将所述屏蔽电压施加到所述电荷转移晶体管的所述本体触点，所述屏蔽电压表现出第二电压电平，

其中所述电荷转移晶体管的所述第一端子电耦合到所述电荷泵单元的所述输出节点，以及

其中所述电荷转移晶体管的所述第二端子电耦合到所述电荷泵单元的所述内部节点。

19.根据权利要求18所述的方法，包括：

至少部分地响应于由所述电荷泵单元的所述第二端子处的所述电压表现出的电压电平高于由所述电荷泵单元的所述第一端子处的所述电压表现出的电压电平而观察所述第一关系。

20.根据权利要求18所述的方法，包括：

至少部分地响应于由所述电荷泵单元的所述第一端子处的所述电压表现出的电压电平高于由所述电荷泵单元的所述第二端子处的所述电压表现出的电压电平而观察所述第二关系。

21.一种设备，包括：

电荷泵；以及

控制回路，所述控制回路被配置为调节所述电荷泵的输出电压，

其中所述电荷泵包括至少一个电荷转移开关，所述至少一个电荷转移开关包括：

CMOS结构；

第一晶体管，所述第一晶体管设置在所述CMOS结构处；以及

电路，所述电路被布置成响应于所述第一晶体管的第一端子处的电压与所述第一晶体管的第二端子处的电压之间的关系而将电压施加到所述第一晶体管的本体触点。

22.根据权利要求21所述的设备，其中所述控制回路包括负反馈回路，所述负反馈回路被配置为通过控制泵送信号来调节所述电荷泵的所述输出电压，所述电荷泵被配置为响应于所述泵送信号而操作。

23.根据权利要求21所述的设备，其中所述电荷泵包括至少一个电荷泵单元，并且所述控制回路被配置为通过控制泵送信号来调节所述至少一个电荷泵单元的所述输出电压，所述至少一个电荷泵单元被配置为响应于所述泵送信号而操作。

24.根据权利要求23所述的设备，其中所述控制回路被配置为至少部分地响应于所述至少一个电荷泵单元的观察到的输出电压而控制所述泵送信号。

25.根据权利要求23所述的设备，其中所述控制回路被配置为至少部分地响应于所述电荷泵的观察到的输出电压而控制所述泵送信号。

26.根据权利要求21所述的设备，其中所述电荷泵包括两个或更多个电荷泵单元，并且所述控制回路包括两个或更多个负反馈回路，所述两个或更多个负反馈回路被单独配置为通过控制泵送信号来调节所述两个或更多个电荷泵单元的相应输出电压，所述两个或更多个电荷泵单元被配置为响应于所述泵送信号而操作。

27.根据权利要求26所述的设备，其中所述控制回路被配置为至少部分地响应于所述两个或更多个电荷泵单元中的相应电荷泵单元的输出电压的状态而控制所述泵送信号。

Images