TW202147559A

TW202147559A - 具有改進閂鎖免疫性的電荷泵單元及包括該電荷泵單元的電荷泵以及相關系統、方法及裝置

Info

Publication number: TW202147559A
Application number: TW110117617A
Authority: TW
Inventors: 鄒磊; 托比約恩洛夫塞斯芬諾
Original assignee: 美商微晶片科技公司
Priority date: 2020-05-18
Filing date: 2021-05-17
Publication date: 2021-12-16
Also published as: WO2021236392A1; CN115606096A; US20210359599A1; KR20230006536A; DE112021002811T5; JP2023526350A; US20230231474A1; US11552559B2

Abstract

揭示一種用於電荷泵之電荷泵單元，其可展現改進之閂鎖免疫性。可配置電路於電荷泵單元處以至少部分地回應於此電荷泵單元的電荷轉移電晶體之第一端子處的電壓與電荷轉移電晶體之第二端子處的電壓之間的關係而將電壓施加至電荷泵單元之電荷轉移電晶體的主體觸點。包括一或多個此類電荷泵單元之電荷泵可包括控制迴路，該控制迴路經組態以至少部分地回應於電荷泵之輸出電壓的狀態而控制泵信號。

Description

具有改進閂鎖免疫性的電荷泵單元及包括該電荷泵單元的電荷泵以及相關系統、方法及裝置

[相關申請案之交叉參考]本申請案根據35 U.S.C. §119(e)主張2020年5月18日申請之美國臨時專利申請案第63/026,435號的權益，其揭示內容特此以全文引用之方式併入本文中。

一或多個實施例大致上係關於電荷轉移開關。一或多個實施例大致上係關於用於電荷泵之多個電荷泵單元及包括該等電荷泵單元之電荷泵。包括此類電荷轉移開關、電荷泵單元或電荷泵之CMOS裝置可展現對此類CMOS裝置之通電期間導通之寄生結構的閂鎖免疫性。

互補金屬氧化物半導體(CMOS)型電荷泵用於多種操作背景中，諸如供應電壓低於積體電路(IC)裝置操作所利用之電壓的應用。CMOS電荷泵可充當電壓倍增器，從而在其輸出處提供了展現電壓位準的電壓，該電壓位準為在其輸入處之電壓(例如但不限於，供應電壓)所展現的電壓位準之倍數，藉此在供應電壓將因其他原因過低時提供足夠電壓給IC裝置進行操作。

作為本發明之發明人已知的典型CMOS電荷泵之非限制性實施例，CMOS電荷泵接收輸入電壓及泵信號(例如，諸如但不限於時脈或相位信號之脈衝式信號)，經由第一電荷轉移開關將輸入電壓傳送至耦接至電容器之一側的節點(「升壓節點」)，藉由將該泵信號施加至電容器之另一側來升高在升壓節點處之輸入電壓，且經由第二電荷轉移開關將升高之電壓傳送至輸出端子。由於耦接至輸出端子的外部負載處的電流消耗，CMOS電荷泵可能需要不斷地供應升高之電壓。典型CMOS電荷泵可使用NMOS或PMOS電晶體作為轉移開關。

本發明提供一種裝置，包含: 一CMOS結構；一第一電晶體，設置於該CMOS結構處；以及一電路，經配置以至少部分地回應於該第一電晶體之一第一端子處之一電壓與該第一電晶體之一第二端子處之一電壓之間的一關係而將一屏蔽電壓施加至該第一電晶體之一主體觸點。

在以下詳細描述中，參考形成其一部分之隨附圖式，且其中藉助於說明來展示可實踐本發明之特定具體例。足夠詳細地描繪此等實施例以使得熟悉本技藝者能夠實踐本發明。然而，在不脫離本發明之範疇的情況下，可利用本文中所允用之其他實施例且可進行結構性、材料及過程改變。

本文中所呈現之說明並不意謂任何特定方法、系統、裝置或結構之實際視圖，而僅為用以描繪本發明之實施例的理想化表示。在一些情況下，為了讀者方便，各種圖式中之類似結構或組件可保留相同或類似編號；然而，編號之類似性未必意謂結構或組件在大小、組成、組態或任何其他特性上相同。

以下描繪可包括實施例以幫助本領域通常知識者能夠實踐所揭示之實施例。術語「例示性」、「藉由實施例」及「例如」之使用意謂相關描繪為解釋性的，且儘管本發明之範疇意欲涵蓋實施例及法定等效物，但此類術語之使用不意欲將實施例或本發明之範疇限制於指定組件、步驟、特徵、功能或其類似者。

吾人易於理解，如通常在本文中所描繪及在圖式中所例示之實施例之組件可以廣泛多種不同組態來配置及設計。因此，各種實施例之以下描繪不意欲限制本發明之範疇，而僅表示各種實施例。儘管實施例之各種態樣可在圖式中呈現，但圖式未必按比例繪製，除非特定指示。

此外，所展示及描繪之特定實施僅為具體例且不應被視為實施本發明的唯一方式，除非本文中另外指定。元件、電路及功能可以方塊圖形式展示，以便不在不必要細節上模糊本發明。相反，所展示及描繪之特定實施僅為示範性的且不應被視為實施本發明的唯一方式，除非本文中另外指定。

另外，區塊定義及各種區塊之間的邏輯之分區示範特定實施。將對本領域通常知識者容易顯而易見的係本發明可藉由眾多其他劃分解決方案來實踐。在最大程度上，關於時序考慮因素及其類似者之細節已省略，其中此類細節對獲得本發明之完整理解為不必要的且在一般熟悉相關技藝者之能力內。

本領域通常知識者應理解，可使用多種不同技藝與技術中任一者來表示資訊與信號。為了呈現及描繪清楚起見，一些圖式可將信號例示為單一信號。本領域通常知識者應理解，信號可表示信號之匯流排，其中匯流排可具有多種位元寬度且本發明可實施於包括單一資料信號之任何數目個資料信號上。

結合本文中所揭示之實施例而描繪的各種說明性邏輯區塊、模組及電路可藉由通用處理器、特殊用途處理器、數位信號處理器(DSP)、積體電路(IC)、特殊應用積體電路(ASIC)、場可程式化閘陣列(FPGA)或經設計以執行本文中所描繪之功能的其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或其任何組合(其全部由術語「處理器」之使用來涵蓋)來實施或執行。通用處理器可為微處理器，但在替代例中，處理器可為任何習知的處理器、控制器、微控制器或狀態機。處理器亦可實施為計算裝置之組合，例如DSP與微處理器之組合、複數個微處理器、結合DSP核心的一或多個微處理器或任何其他此組態。包括處理器之通用電腦被認為專用電腦，而通用電腦經組態以執行與本發明之實施例相關的計算指令(例如但不限於，軟體程式碼)。

可在描繪為流程圖(flowchart/flow diagram)、結構圖或方塊圖之過程方面來描繪諸實施例。儘管流程圖可描繪作為依序過程之操作動作，但此等動作中之許多者可以另一順序、並行地或實質上同時地執行。此外，動作之次序可經重新配置。過程可對應於方法、執行緒、函數、工序、次常式、次程式、其他結構或其組合。此外，本文中所揭示之方法可以硬體、軟體或兩者實施。若以軟體實施，則該等函數可作為一或多個指令或程式碼而儲存於電腦可讀媒體上或經由該電腦可讀媒體而傳輸。電腦可讀媒體包括電腦儲存媒體及通信媒體兩者，通信媒體包括促進電腦程式自一處傳送至另一處之任何媒體。

本文中使用諸如「第一」、「第二」等等之名稱對元件之任何參考並不限制彼等元件之數量或次序，除非明確陳述此限制。實情為，本文中可使用此等指定作為區別兩個或更多個元件或元件之例項的習知方法。因此，對第一元件及第二元件之參考不意謂此處僅可採用兩個元件或第一元件必須以某一方式先於第二元件。此外，除非另外陳述，否則一組元件可包括一或多個元件。

如本文所使用，參考給定參數、特性或條件之術語「實質上」或「約」意謂且包括本領域通常知識者將在一定程度上理解給定參數、特性或條件符合小程度之差異(諸如在可接受的製造或操作容差內)。作為實施例，取決於實質上符合之特定參數、特性或條件，可至少90%符合、至少95%符合或甚至至少99%符合參數、特性或條件。

如本文中所使用，例如但不限於「在...上方」、「下方」、「在...上」、「在...之下」、「上部」或「下部」之任何關係術語係出於清楚及方便理解本發明及隨附圖式而使用，且不意味著或取決於任何特定偏好、定向或次序，除非上下文另有明確指示。

在此描述中，術語「耦接」及其衍生詞可用以指示兩個元件彼此協作或互動。當一元件描述為「耦接」至另一元件時，則該等元件可直接實體或電接觸，或可存在中介元件或層。相比之下，當將一元件描述為「直接耦接」至另一元件時，則不存在中介元件或層。除非另有明確指示或上下文原本將向本領域通常知識者指示，否則術語「連接」在此描述中可與術語「耦接」互換使用，且具有與「耦接」相同的含義。應理解，當一元件稱為「連接」或「耦接」第一元件及第二元件時，則其耦接至第一元件，且其耦接至第二元件。

當一元件在本文中稱為「電耦接」至另一元件時，則電荷或信號中之一或多者可直接地或經由中介元件(若存在)而在該元件與另一元件之間傳送。應理解，當一元件稱為「電連接」或「電耦接」第一元件及第二元件時，則電荷或信號中之一或多者可經由該元件、直接地或經由中介元件(若存在)而在該第一元件與該第二元件之間傳送。

在某些應用中對於特殊應用IC(ASIC)及其他IC之操作要求通常基於具體應用而不同。作為非限制性實施例，安全為汽車應用中的關注點，因此汽車智慧財產(IP)單元要求(亦即，用於實施電子系統的積體電路設計的要求)通常不同於安全並非主要關注點的其他商業要求。

作為非限制性實施例，在觸控ASIC(例如但不限於，用於控制觸控顯示器(例如但不限於，在智慧型電話、平板電腦、家用電器之控制單元或汽車或其他車輛之控制單元上)之ASIC或觸控輸入(例如但不限於，觸控板或觸控按鈕)的情況下，電荷泵可用以提供展現比原本可用的供應電壓更佳地適合於掃描螢幕之電壓位準(例如但不限於，較高)的供電電壓。

作為非限制性實施例，在電荷泵之通電期間，實施於本發明之發明人已知的CMOS技術中之電荷泵及其他裝置可能易於遭受「閂鎖」現象。閂鎖為其中寄生結構(例如但不限於，PNP雙極接面電晶體(BJT)或PN二極體)在CMOS結構處導電的條件，其可能損害設置於CMOS結構及包括其之裝置處的電晶體或其他CMOS裝置之正確或可靠操作，且有時對其造成永久性損壞。若在裝置處經歷閂鎖，則該裝置可能達不到用於需考慮安全的應用(諸如汽車、醫療及某些工業控制)之品質要求。

圖1為描繪為本揭露之發明人已知的目前先進技術之實施例的電荷泵100之圖。電荷泵100包括串聯配置於輸入節點104與輸出節點106之間的三個電荷泵單元：電荷泵單元102a、102b及102c。電荷泵單元102a至102c中之每一者包括所指定的P側及N側，一對180度異相(out-of-phase)泵信號CLKP或CLKN中之一者藉由其供應至該側以用於施加至泵電容器108a至108c及110a至110c中之各別者。使用電荷泵單元102a作為實施例，泵信號CLKP施加至泵電容器108a，泵電容器108a經配置以回應於泵信號CLKP而在內部節點112a處注入電荷。電荷轉移開關114a至114c、內部節點112a至112c及泵電容器108a至108c更一般而言在本文中稱為在各別電荷泵單元102a至102c及電荷泵100之「P側」上。類似地，電荷轉移開關116a至116c、內部節點118a至118c及泵電容器110a至110c在本文中更一般而言稱為在各別電荷泵單元102a至102c及電荷泵100之「N側」上。

當泵信號CLKP及CLKN施加至電荷泵單元102a至102c且輸入電壓VIN施加至電荷泵100之輸入節點104時(在此特定實施例中，輸入電壓VIN設定成3V)，預期在輸出節點106處獲得輸出電壓VOUT(在此特定實施例中，12V)。如所展示，預期在電荷泵單元102a之輸出處獲得約6V，該6V供應至電荷泵單元102b之輸入，且預期在電荷泵單元102b之輸出處獲得約9V，該9V供應至電荷泵單元102c之輸入。輸出電壓VOUT係VIN之倍數，其中該關係是至少部分地基於電荷泵單元102a至102c之數目、泵電容器108a至108c及110a至110c之電容以及泵信號CLKN及CLKP之頻率。

電荷泵單元102a至102c中之每一者為CMOS裝置，包括交叉耦接PMOS(P型金屬-氧化物-半導體)電晶體及交叉耦接NMOS(N型金屬-氧化物-半導體)電晶體，其在兩種情況下皆為增強型。電荷泵單元102a至102c之各別CMOS電晶體的主體與源極電耦接。

圖2為描繪根據本揭露之發明人已知的目前先進技術的具有寄生結構的圖1之電荷泵單元102a至102c中之任一者的實施例NMOS電荷轉移開關200之圖。NMOS電荷轉移開關200為建置於CMOS結構214的深N井202及P井204中的NMOS電晶體，其經由NMOS電晶體的主體觸點B與源極端子S的電耦接件212而電耦接。值得注意地，建置於深N井中的NMOS電晶體可出於設計目的而在操作期間將主體電壓及汲極電壓限制在預定電壓範圍內，例如以試圖避免閂鎖。

關於閂鎖，在NMOS電荷轉移開關200通電期間，深N井202電耦接至電荷泵或電荷泵單元(例如但不限於，電荷泵100或電荷泵單元102a至102c)中之最高電壓位準(亦即，可靠的最高可用電壓位準)，以抑制寄生PNP雙極接面電晶體(BJT)208之導通，其中P井204為射極，深N井202為基極，且P基板206為集極。寄生PNP BJT 208在其射極電壓(例如，P井204處之電壓位準)高於其基極電壓(例如，深N井202處之電壓位準)且其基極電壓高於其集極電壓(例如，P基板206處之電壓位準)時導通。迫使深N井202處之電壓達到在電荷泵或電荷泵單元處展現之最高電壓位準，確保基極電壓大於或等於寄生PNP BJT 208之射極電壓。

在電荷泵100中，可合理地預期最高電壓位準(亦即，可靠地最高可用電壓位準)由電荷泵100之輸出電壓VOUT展現，且因此在電荷泵100中，電荷轉移開關116a至116c之各別深N井電耦接至輸出節點106以接收輸出電壓VOUT，諸如由圖2描繪，其中深N井202電耦接至輸出節點106以接收輸出電壓VOUT。

本揭露之發明人現瞭解，在電荷泵100及電荷泵單元102a、102b及102c通電時，輸出節點106處之輸出電壓VOUT最初為0 V且接著在短時間持續時間內斜升(在本文中稱為「斜升週期」)至電荷泵100處之最高電壓位準的電壓位準，且接著最終為完全升高之電壓位準。在斜升週期之初始持續時間期間，輸出電壓VOUT並非電荷泵100處之最高電壓位準，因此當寄生PNP BJT 208之射極電壓(例如，P井204處之電壓位準)高於其基極電壓(例如，深N井202處之電壓位準)且其基極電壓高於其集極電壓(例如，P基板206處之電壓位準)時，該寄生PNP BJT 可導通。在由圖2描繪之實施例CMOS結構中，導通的寄生PNP BJT 208可將電流注入至P基板206(換言之，漏電流可自P井204流動至P基板206)。在諸如NMOS電荷轉移開關200的矽上CMOS裝置中，至P基板206的漏電流流動可引起閂鎖現象，其可降低此類CMOS裝置或產品的可靠性(例如，電荷泵可產生小於完全升高之電壓或甚至0伏特，且可能由於電流流動至接地而存在嚴重功率損失，但不限於此)，且增大此類CMOS裝置或產品將失效(在一些情況下，不可逆地)的風險。因此，寄生PNP BJT 208之導通增大電荷泵單元(例如但不限於，電荷泵單元102a至102c)及包括其之電荷泵(例如但不限於，電荷泵100)之閂鎖風險。

在典型電荷泵中，NMOS電荷轉移開關200之P井204電耦接至輸入電壓VIN，且輸入節點104處之輸入電壓VIN通常為在其操作期間在此電荷泵處展現之最低電壓位準。

本發明之發明人現瞭解，在NMOS電荷轉移開關200通電期間，輸入電壓VIN將至少暫時(亦即，斜升週期之至少某一部分)大於輸出電壓VOUT，且寄生PN二極體210可(作為寄生PNP BJT 208之補充或替代)導通，其中P井204為陽極，且汲極(D)-N接面為陰極。當寄生PN二極體210之陽極之電壓大於陰極之電壓位準時，此類寄生PN二極體210可將電流注入至P井204。漏電流至CMOS裝置的P井204中的流動增大如上文所論述的閂鎖現象及與其相關聯的問題的風險。儘管未描繪，但寄生二極體或BJT可類似地自PMOS電晶體之汲極-P接面、N井及P基板導電。

用於改進本揭露之發明人已知的閂鎖免疫性之一個選項為在電荷泵開始操作之前(例如但不限於，在通電之前或在通電之後但在施加輸入電壓VIN之前)對電荷泵之一或多個節點(例如但不限於，輸入節點、輸出節點、升壓節點或不與電荷泵相關聯之內部節點)預充電至適當高電壓。舉例而言，此可藉由利用輔助電荷泵對電荷泵或電荷泵單元之一或多個輸入、輸出或內部節點預充電來實現。本揭露之發明人現瞭解，執行預充電添加啟動電荷泵或電荷泵單元之持續時間(例如，即，「預充電階段」)以及矽佔據面積成本。

本揭露之發明人現在從減小的閂鎖風險(亦即，具有閂鎖免疫性) 瞭解到具有改進之閂鎖免疫性及改進之效能的電荷轉移開關或電荷泵單元之期待性，其維持低面積成本(例如，矽，作為非限制性實施例，與利用上文所描述之輔助電荷泵的電荷泵相比)，且另外或替代地，展現通電之短持續時間(例如，作為非限制性實施例，與添加預充電階段之利用上文所描述之輔助電荷泵的電荷泵相比)。

一或多個實施例大致上係關於展現閂鎖免疫性之電荷轉移開關。包括此電荷轉移開關之單元可展現增大的閂鎖免疫性，且包括電荷轉移開關之多個電荷泵也如此。在一或多個實施例中，此電荷泵單元可包括電荷轉移開關，該電荷轉移開關包括：設置於CMOS結構處之電晶體，此電晶體用於將輸入節點電耦接至升壓節點(且在本文中亦稱為「電荷轉移電晶體」)；第一屏蔽電路，經配置以將屏蔽電壓VSH提供至CMOS結構之主體(例如但不限於，P井或P基板)；以及第二屏蔽電路，經配置以將屏蔽電壓VSH提供至CMOS結構之深N井。在一或多個實施例中，屏蔽電壓VSH可展現更一般而言為在電荷泵單元或電荷泵處展現之最低可用電壓位準的電壓位準。第一屏蔽電路可包括電壓選擇器，該電壓選擇器經組態以選擇在電晶體之源極(其可電耦接至電荷泵單元之輸入節點)處的電壓與電晶體之汲極(其可電耦接至電荷泵單元之內部節點，在該內部節點處，升高之電壓回應於泵信號而產生(該內部節點在本文中亦可稱為「升壓節點」))處的電壓之間展現的最低電壓位準。

值得注意地，除非明確地陳述，否則本揭露不需要電荷泵單元或電荷泵處之特定程度的閂鎖免疫性。作為非限制性實施例，所揭示之多個電荷泵單元可全部地或少於電荷泵之全部電荷泵單元被利用，且所揭示之多個電荷轉移開關可全部地或少於電荷泵單元之全部電荷轉移開關被利用(在所有情況下，而不超出本發明之範疇)。

圖3為描繪根據一或多個實施例之可展現改進之閂鎖免疫性的電荷泵單元300之圖。通常，電荷泵單元300經組態以回應於泵信號CLKP及CLKN及輸入電壓VIN而在輸出節點308處產生輸出電壓VOUT。電荷泵單元300包括交叉耦接之NMOS電荷轉移開關302及304(在本文中亦稱為「第一NMOS電荷轉移開關302」及「第二NMOS電荷轉移開關304」)及交叉耦接之PMOS電荷轉移開關316及318。

電荷泵單元300之NMOS電荷轉移開關302及304分別包括三個NMOS電晶體，該三個NMOS電晶體配置(亦即，經由其各別端子及主體觸點之電耦接，如由圖3所描繪)為單一NMOS轉移開關(亦即，第一電荷轉移開關302及第二電荷轉移開關304)。電荷轉移開關302及304分別包括NMOS電荷轉移電晶體M1(在本文中稱為「電荷轉移電晶體M1」且更一般而言稱為「第一電晶體」)，該NMOS電荷轉移電晶體由電路320輔助，該電路通常經組態以施加了展現由第一端子處之電壓展現的電壓位準及由第二端子處之電壓展現的電壓位準中的較低者的屏蔽電壓。電路320可包括兩個NMOS電晶體M2及M3之配置(在本文中稱為「電晶體M2」及「電晶體M3」，且更一般而言稱為「第二電晶體」及「第三電晶體」)。電荷轉移開關302及電荷轉移開關304的各別電荷轉移電晶體的閘極分別電耦接至內部節點310及內部節點314。為了易於說明，圖3描繪僅用於第一電荷轉移開關302之電晶體M1、M2及M3，但對第一電荷轉移開關302的論述亦適用於第二電荷轉移開關304。

在一或多個實施例中，在電荷泵單元300通電期間，且更具體言之電荷轉移開關302之通電期間，將屏蔽電壓VSH施加至電荷轉移電晶體M1之主體觸點312(例如，直接耦接至CMOS結構之P井的導電材料，在該p井處提供電荷轉移電晶體M1)以抑制至P井404中之漏電流產生，如下文關於圖4將進一步描述的，例如但不限於在通電期間如上文所論述。

在一或多個實施例中，電晶體M2及M3配置為電路320，該電路經組態以選擇展現最低電壓位準(如下文所論述)之電壓且將選定電壓作為屏蔽電壓VSH施加至電荷轉移電晶體M1之主體觸點312以迫使電荷轉移電晶體M1之P井404達到電荷泵單元300中之最低電壓位準，且因此確保P井404處之電壓位準不高於深N井402處之電壓位準，如下文相對於圖4將進一步描述。此類電壓選擇器在電耦接至電荷泵單元300之輸入節點306以接收輸入電壓VIN的電荷轉移電晶體M1之源極S1(在本文中亦稱為電荷轉移電晶體M1且更一般而言稱為電荷轉移開關302之「第二端子」)處的電壓與電耦接至內部節點310以接收展現範圍介於約0至約(S+1)*VIN(其中S為至給定節點的電荷泵單元的級數)之電壓位準的升壓電壓VBOOST之電晶體電荷轉移M1汲極D1(在本文中亦稱為電荷轉移電晶體M1且更一般而言稱為電荷轉移開關302之「第一端子」)處的電壓之間進行選擇。

通常，在電荷泵單元300通電期間且更具體言之在電荷轉移開關302之通電期間，進一步將屏蔽電壓VSH施加至電荷轉移電晶體M1之深N井402(如由圖4所描繪)。因此，在設置電荷轉移電晶體M1的CMOS結構的P井404與深N井402處展現的電壓位準實質上相同。在寄生PNP BJT之射極與基極處展現的相等電壓位準抑制PNP BJT導通，且因此無電流注入至P基板406。此外，在寄生二極體之陽極與陰極處展現的相等電壓位準抑制寄生二極體導通，且因此無電流注入至P井中。

圖4為描繪根據一或多個實施例之電荷轉移開關400的示意圖。電荷轉移開關400為圖3的電荷轉移開關302或304之非限制性實施例。

CMOS結構414包括單一P井(P井404)及實質上囊封單一P井404之單一深N井(深N井402)。電晶體M1、M2及M3設置於CMOS結構414中，且更具體言之，設置於單一P井404及實質上囊封單一P井404且由共同P基板406支撐的單一深N井402中。深N井402因此配置於P井404與P基板406之間。

電晶體M2之閘極電耦接至電荷轉移電晶體M1之源極S1，且電晶體M3之閘極電耦接至電荷轉移電晶體M1之汲極D1，電晶體M2之汲極D2電耦接至電荷轉移電晶體M1之主體觸點408，且電晶體M3之汲極D3電耦接至電荷轉移電晶體M1之主體觸點416。主體觸點416電耦接至P井404及深N井402。當源極S1處展現之電壓位準大於在汲極D1處展現之電壓位準(例如，S1與D1之間的電壓差增大至高於臨限值)時，電晶體M2接通(電晶體M3斷開)且迫使主體觸點408處之電壓達到在亦為電荷轉移電晶體M1之汲極D1的電晶體M2之源極S2(統稱為電荷轉移開關400之第一端子412)處展現的電壓位準。當在汲極D1處展現的電壓位準大於在源極S1處展現的電壓位準(例如，S1與D1之間的電壓差減小至低於臨限值)時，電晶體M2斷開且電晶體M3接通，且電晶體M3迫使主體觸點408處的電壓達到在亦為電荷轉移電晶體M1之源極S1且統稱為電荷轉移開關400之第二端子410的電晶體M2之源極S3處展現的電壓位準。

在藉由圖3描繪之特定非限制性實施例中，電荷泵單元300之PMOS電荷轉移開關316及318不包括用於增大閂鎖免疫性之電路。如關於圖5及圖6所論述，在一或多個實施例中，電荷泵單元可包括經組態以增大閂鎖免疫性之PMOS電荷轉移開關。

圖5為描繪根據一或多個實施例之可展現改進之閂鎖免疫性的電荷泵單元500之圖。電荷泵單元500包括電耦接至電荷泵單元500之輸入節點510的NMOS變體之交叉耦接之電荷轉移開關506及508(諸如但不限於圖3的電荷轉移開關302及304)，且包括電耦接至電荷泵單元500之輸出節點512的PMOS變體之交叉耦合交叉耦接之電荷轉移開關502及504。電荷轉移開關502及504在本文中可分別稱為「第一電荷轉移開關502」及「第二電荷轉移開關504」。

泵信號CLKP及CLKN可由數位電路提供，該數位電路經組態以提供相同頻率但相對於彼此相位移180°之兩個振盪信號。所揭示電荷轉移開關、電荷泵單元及電荷泵之操作頻率(或頻率範圍)可至少部分地基於施加(例如但不限於，在電荷泵單元300或電荷泵單元500處)有泵信號之泵電容器的電容。通常，對於充分為泵電容器充電的泵信號之頻率的量值與泵電容器之電容的量值具有相反關係。作為非限制性實施例，對於較小電容(例如但不限於，適配於晶片上之電容器，電荷泵通常約1 pF至約100 pF)泵電容器，電荷轉移開關502、504、506及508(以及電荷轉移開關302及304)可操作至少達40 MHz，且電荷泵單元500(以及電荷泵單元300)支援至少達40 MHz之泵信號CLKP及CLKN之頻率。另外，泵信號之頻率愈高，由輸出電壓VOUT展現的電壓漣波愈低，此在一些應用中可係合乎需要的。因此，在一或多個實施例中，所揭示電荷轉移開關、電荷泵單元及電荷泵之操作頻率(或頻率範圍)可至少部分地基於(作為泵電容器之電容的補充或替代)由輸出電壓VOUT展現的電壓漣波之所要量值(或量值範圍)。對於大電容(例如，並不合理地適配於晶片上的電容器，通常大於約100 pF)泵電容器，泵電容器通常在晶片外。相較於小電容泵電容器，大電容泵電容器之使用降低電荷轉移開關可操作之頻率及所支援泵信號之頻率。

電荷轉移開關502及504分別包括三個PMOS電晶體，所述三個PMOS電晶體配置(亦即，經由其各別端子之電耦接，如由圖5所描繪)為單一PMOS電荷轉移開關。電荷轉移開關502及電荷轉移開關504兩者皆包括藉由電路518輔助的PMOS電荷轉移電晶體M4(在本文中稱為「電荷轉移電晶體M4」，且更一般而言稱為「第一電晶體」)，所述電路包含兩個PMOS電晶體M5及M6(在本文中稱為「電晶體M5」及「電晶體M6」，且更一般而言稱為「第二電晶體」及「第三電晶體」)的配置。為描述簡單起見，僅相對於電荷轉移開關502描繪電晶體M4、M5以及M6。

通常，在電荷轉移開關502的操作期間，屏蔽電壓VSH施加至電荷轉移電晶體M4之主體觸點516(例如，包括導電材料的導電結構，其電耦接至設置電荷轉移電晶體M4的CMOS結構606的N井602，如圖6所描繪)以抑制漏電流的產生(例如但不限於，如上文藉由使PN二極體或BJT在通電期間導電至N井602或P基板604所論述)。

圖6為描繪根據一或多個實施例之電荷轉移開關600的示意圖，且該電荷轉移開關為由圖5描繪之電荷轉移開關502或504的非限制性實施例。

更特定言之且轉回至圖5，電路518通常經組態以施加展現第二端子(例如，電耦接至電荷泵單元500之內部節點514的電荷轉移電晶體M4之汲極D4，其展現範圍介於約0V至約(S+1)*VIN之電壓位準)處的電壓展現的電壓位準與第一端子(例如，電耦接至輸出節點512的電荷轉移電晶體M4之源極S4，其自約0V斜變至約(S+1)*VIN)處的電壓展現的電壓位準中之較高者以迫使CMOS結構606之主體觸點608及N井602在電荷泵單元(例如，電荷泵單元500)處展現最高電壓位準。

電晶體M5配置於電路518處以至少部分地回應於PMOS電荷轉移電晶體M4之汲極D4(「第二端子612」，其亦為電晶體M5之源極S5)處的電壓展現比PMOS電荷轉移電晶體M4之源極S4(「第一端子610」，其電耦接至電晶體M5之閘極)處的電壓展現的電壓位準高的電壓位準而接通，且至少部分地回應於PMOS電荷轉移電晶體M4之汲極D4處的電壓展現比PMOS電荷轉移電晶體M4之源極S4處的電壓展現的電壓位準低的電壓位準而斷開。電晶體M6配置於電路518處以至少部分地回應於PMOS電荷轉移電晶體M4之源極S4(「第一端子610」，其亦為電晶體M6之源極S6)處的電壓展現比PMOS電荷轉移電晶體M4之汲極D4(「第二端子612」，其電耦接至電晶體M6之閘極)處的電壓展現的電壓位準高的電壓位準而接通，且至少部分地回應於PMOS電荷轉移電晶體M4之源極S4處的電壓展現比PMOS電荷轉移電晶體M4之汲極D4展現的電壓位準低的電壓位準而斷開。

電荷轉移開關600且更特定言之電路518的配置將在設置全部三個PMOS電晶體M4、M5及M6的情況下將展現源極S4及汲極D4處的電壓之間的最高電壓位準的電壓連續地施加至CMOS結構606之主體觸點608及N井602。PN二極體(其中N井602為陰極且P-S4接面或P-D4接面為陽極，如上文所論述)不存在導電機會(亦即，若曾存在，則不連續)。因此，並未產生流動至N井602之漏電流(亦即，若存在，不連貫量)，且因此電荷泵單元500之電荷轉移開關502及504之PMOS電荷轉移電晶體中的閂鎖風險減小。

圖7A為描繪根據一或多個實施例的用於在電荷泵單元或更一般而言電荷泵之通電期間操作電荷轉移開關的第一電晶體(例如但不限於，NMOS或PMOS電荷轉移電晶體)的過程700a的流程圖。作為非限制性實施例，圖7A之操作可由圖3的電路320或圖5之電路508執行。

在操作702處，過程700a將輸入電壓提供至電荷泵單元之輸入節點。該電荷泵單元可包括設置於CMOS結構處的第一電晶體(例如但不限於，NMOS或PMOS電荷轉移電晶體)。

在操作704處，過程700a回應於第一電晶體之第一端子(例如但不限於，NMOS電荷轉移電晶體之汲極或PMOS電荷轉移電晶體之源極)處的電壓與第一電晶體之第二端子(例如但不限於，NMOS電荷轉移電晶體之源極或PMOS電荷轉移電晶體之汲極)處的電壓之間的關係而將屏蔽電壓施加至第一電晶體之主體觸點。在第一電晶體為NMOS電荷轉移電晶體的情況下，主體觸點電耦接至NMOS電晶體的P井。在第一電晶體為PMOS電荷轉移電晶體的情況下，主體觸點電耦接至PMOS電晶體的N井。

圖7B為描繪根據一或多個實施例的用於將電壓施加至電荷泵單元之電荷轉移開關之電晶體之主體觸點的過程700b之流程圖。作為非限制性實施例，圖7A之操作可由圖3的電路320或圖5之電路508執行。

在操作706處，過程700b回應於第一電晶體之第一端子(例如但不限於，NMOS電荷轉移電晶體之汲極或PMOS電荷轉移電晶體之源極)處的電壓與第一電晶體之第二端子(例如但不限於，NMOS電荷轉移電晶體之源極或PMOS電荷轉移電晶體之汲極)處的電壓之間的第一關係而將展現第一電壓位準的屏蔽電壓施加至第一電晶體(例如但不限於，NMOS或PMOS電荷轉移電晶體)之主體觸點。

在操作708處，過程700b回應於第一電晶體之第一端子(例如但不限於，NMOS電荷轉移電晶體之汲極或PMOS電荷轉移電晶體之源極)處的電壓與電荷轉移電晶體之第二端子(例如但不限於，NMOS電荷轉移電晶體之源極或PMOS電荷轉移電晶體之汲極)處的電壓之間的第二關係而將展現第二電壓位準的屏蔽電壓施加至第一電晶體(例如但不限於，NMOS或PMOS電荷轉移電晶體)之主體觸點。在一或多個實施例中，第二關係不同於第一關係，且可與第一關係相反。

在一或多個實施例中，在NMOS電荷轉移電晶體之實施例中，第一端子可選擇性地電耦接至電荷泵單元之內部或輸出節點(例如但不限於，升壓節點)或電荷泵單元之輸出接點，且第二端子可選擇性地電耦接至電荷泵單元或電荷泵之輸入節點。在一或多個實施例中，在PMOS電荷轉移電晶體之實施例中，第一端子可選擇性地電耦接至電荷泵單元或電荷泵之輸出節點，且第二端子可選擇性地電耦接至電荷泵單元之內部節點(例如但不限於升壓節點)。

圖7C及圖7D為描繪根據一或多個實施例的分別在NMOS或PMOS電荷轉移電晶體的情況下用於觀測過程700b的第一關係及第二關係的過程700c及700d的流程圖。圖7C之操作可作為非限制性實施例由圖3的電路320執行，且圖7D之操作可作為非限制性實施例由圖5之電路508執行。

在其中過程700b之第一電晶體為NMOS電荷轉移電晶體(例如但不限於，圖3或圖4之電荷轉移電晶體M1)之一或多個實施例中，過程700c為根據一或多個實施例之用於施加展現由第一端子處之電壓展現的電壓位準及由第二端子處之電壓展現的電壓位準中的較低者之屏蔽電壓的過程。

在操作710處，過程700c回應於由NMOS電荷轉移電晶體之第一端子(可選擇性地電耦接至電荷泵單元之內部節點(例如但不限於，升壓節點))處的電壓展現的電壓位準低於由NMOS電荷轉移電晶體之第二端子(可選擇性地電耦接至電荷泵單元之輸入節點)處的電壓展現的電壓位準而觀測第一關係。在電荷泵單元之通電的至少初始持續時間(亦即，上文所論述之斜升週期)期間，該等電壓中之較低者為內部節點處的電壓，且較高電壓處於輸入節點處，且過程700c將內部節點處的電壓位準施加至NMOS電荷轉移電晶體之主體觸點。

在操作712處，過程700c回應於由NMOS電荷轉移電晶體之第二端子(可選擇性地電耦接至電荷泵單元之輸入節點)處的電壓展現的電壓位準低於由NMOS電荷轉移電晶體之第一端子(可選擇性地電耦接至電荷泵單元之內部節點(例如但不限於，升壓節點))處的電壓展現的電壓位準而觀測第二關係。在斜升週期之後，此類內部節點處的電壓位準回應於泵信號的施加而增大(亦即，斜升)，且當輸入節點處的電壓位準低於內部節點處的電壓位準時，過程700c將輸入節點處的電壓位準施加至NMOS電荷轉移電晶體的主體觸點。

在其中過程700b之第一電晶體為PMOS電荷轉移電晶體(例如但不限於，圖5或圖6之電荷轉移電晶體M4)之一或多個實施例中，過程700d為根據一或多個實施例之用於施加展現由第一端子處之電壓展現的電壓位準及由第二端子處之電壓展現的電壓位準中的較高者之屏蔽電壓的過程。

在操作714處，過程700d回應於由PMOS電荷轉移電晶體之第二端子(可選擇性地電耦接至電荷泵單元之內部節點(例如但不限於，升壓節點))處的電壓展現的電壓位準高於由PMOS電荷轉移電晶體之第一端子(可選擇性地電耦接至電荷泵單元之輸出節點)處的電壓展現的電壓位準而觀測第一關係。在電荷泵單元之通電之至少初始持續時間(亦即，如上文所論述之斜升週期)期間，該等電壓中之較高者為電荷泵單元之內部節點處之電壓，且過程700b將內部節點處之電壓位準施加至PMOS電荷轉移電晶體之主體觸點。

在操作716處，過程700d回應於由PMOS電荷轉移電晶體之第一端子(選擇性地電耦接至電荷泵單元之輸出節點)處的電壓展現的電壓位準高於由PMOS電荷轉移電晶體之第二端子(可選擇性地電耦接至電荷泵單元之內部節點(例如但不限於，升壓節點))處的電壓展現的電壓位準而觀測第二關係。當由輸出節點處之電壓展現的電壓位準高於由電荷泵單元之內部節點處之電壓展現的電壓位準時，過程700b將輸出節點處之電壓位準施加至PMOS電荷轉移電晶體之主體觸點。

值得注意地，在一或多個實施例中，過程700a至700d之操作可在電荷泵單元之通電期間在電荷泵單元之NMOS及PMOS電荷轉移電晶體(例如，分別為圖3及圖4之NMOS電荷轉移電晶體M1以及圖5及圖6之PMOS電荷轉移電晶體M4)兩者處執行，如本文所論述。

在所揭示電荷泵單元及包括其之電荷泵的一些使用情況下，電荷泵單元之輸出節點上之負載(例如，由負載引起之瞬時負載電流或負載電流之變化)可使得輸出電壓Vout不可靠地展現為(S+1)*VIN之電壓位準。一或多個實施例大致上係關於具有經調節輸出電壓的電荷泵單元。

圖8為描繪根據一或多個實施例之具有經調節輸出電壓的電荷泵單元電路800之圖。電荷泵單元電路800包括電荷泵單元802(例如但不限於，電荷泵單元300或500)及經配置以控制由輸出電壓VOUT展現之電壓位準的控制迴路816。在由圖8描繪之特定非限制性實施例中，控制迴路816包括電阻式分壓器808、比較器804及閘806(在本文中亦稱為「及閘806」)，該閘806配置於在輸出節點812與用於電荷泵單元802處的泵信號CLKP及CLKN之各別輸入(用於使CLKP或CLKN相移之延遲電路，視具體情況而定，未描繪)之間配置的負回授迴路814中。

一般而言，負回授迴路814經組態以將輸出電壓Vout調節至表達為VREF*(R1+R2)/R2的可靠地恆定電壓位準，其中R1及R2表示電阻式分壓器808中的電阻器的各別電阻。因此，輸出電壓Vout之電壓位準與輸入節點810處的輸入電壓Vin之關係至少部分地基於參考電壓VREF之預定電壓位準及預定各別電阻R1及R2，且不受輸出節點812上之負載電流影響。藉助於其中電阻R1與R2設定為相同的非限制性實施例，回應於1/2 VOUT(N-1)(VOUT(N-1)在本文中用以表示提供至控制迴路816的電壓輸出VOUT之狀態低於VREF，比較器804經組態以輸出邏輯「1」。及閘806組態為布林及運算子(Boolean AND operator)。當及閘806自比較器804接收邏輯「1」時，其輸出處的波形將實質上追蹤振盪信號CLK之波形，其為電荷泵單元802處的泵信號CLKN及CLKP之訊號源，作為非限制性實施例，為由數位電路之時脈源產生的方波。在一或多個實施例中，振盪信號CLK可展現至少部分地基於如上文所論述之泵信號CLKN及CLKP之所要頻率的頻率。作為非限制性實施例，振盪信號CLK可展現與CLKN及CLKP之頻率實質上相同的頻率或為CLKN及CLKP之頻率之倍數的頻率。

在1/2 VOUT(N-1)低於VREF時，用於泵信號CLKP及CLKN之訊號源有效地接通，且泵信號供應至電荷泵單元802。在一或多個實施例中，泵信號CLKP及CLKN之波形在頻率方面追蹤CLK之波形，且CLKP及CLKN中之一者之波形可與CLK實質上相同的相位，且CLKP及CLKN中之另一者之波形實質上與CLK之波形相移180°。

CLKP/CLKN與CLK之間的相位與頻率關係可在不超出本發明之範疇的情況下根據本文所論述之實施例而變化。舉例而言，在一些實施中，CLKN及CLKP之各別波形可展現自CLK之頻率導出(例如但不限於，經由分頻器)之頻率，或CLKN或CLKP之一個波形可自CLK之相位相移，且CLKN及CLKP之另一波形可實質上自其相移180°。

回應於1/2 VOUT(N-1)超過VREF，比較器804經組態以輸出邏輯「0」。當及閘806自比較器805接收邏輯「0」時，其輸出處之波形將為並不振盪之邏輯「0」。當1/2 VOUT(N-1)等於或超過VREF時，泵信號CLKP及CLKN有效地斷開，且無訊號源供應至電荷泵單元802。當泵信號斷開時，電荷泵單元802並不升高VIN來將電荷供應至輸出節點812，且輸出電壓VOUT之電壓位準隨著VOUT藉由負載電流(未描繪之負載電流)下拉而遞減。當1/2 VOUT(N-1)下降至低於VREF時，比較器804產生有效地接通泵信號CLKN及CLKP之輸出「1」，且電荷泵單元802將電荷提供至輸出節點812，因此輸出電壓VOUT之電壓位準遞增。在運用開/關進行週期性操作的情況下，平均1/2 VOUT(N-1)實質上等於VREF且輸出電壓VOUT經調節至用於輸出電壓之所要電壓位準時，達到平衡。

本領域通常知識者應瞭解，許多拓樸可用於具有經調節輸出之所揭示的電荷泵單元及電荷泵。

圖9及圖10為描繪根據一或多個實施例之用於調節電荷泵及電荷泵單元之電壓輸出的實施例拓樸之示意圖。

在由圖9描繪之實施例拓樸中，電荷泵900之1至N個電荷泵單元902、904及906(例如但不限於，每一電荷泵單元300或500)由負回授迴路908(例如但不限於，負回授迴路814)控制以調節電荷泵900之電壓輸出VOUT。儘管圖9描繪1至N個電荷泵單元902、904及906中之每一者處執行的控制動作，但在一或多個實施例中，負回授迴路908可經組態或經配置以在任何數目(自1至總計N個)電荷泵單元902、904及906(例如但不限於，電荷泵單元中之至少一者)處執行控制動作。

在由圖10描繪之實施例拓樸中，電荷泵1000之1至N個電荷泵單元1002、1004及1006分別由1至N個負回授迴路1008、1010及1012個別地控制，以調節1至N個電荷泵單元1002、1004及1006之各別電壓輸出。值得注意地，在由圖10描繪之拓樸中，在實質上相同的時間下可在各別1至N個電荷泵單元1002、1004及1006之電壓輸出處獲得多個經調節輸出電壓。

圖11為電路系統1100之方塊圖，在一些實施例中，該電路系統可用以實施本文中所揭示之各種功能、操作、動作、過程及/或方法。電路系統1100包括可操作地耦接至一或多個資料儲存裝置(在本文中有時稱為「儲存器1104」)的一或多個處理器(在本文中有時稱為「處理器1102」)。儲存器1104包括儲存於其上之機器可執行程式碼1106，且處理器1102包括邏輯電路系統1108。機器可執行程式碼1106包括描述可由邏輯電路系統1108實施(例如，執行)之功能元件的資訊。邏輯電路系統1108經調適以實施(例如，執行)由機器可執行程式碼1106描述之功能元件。電路系統1100在執行由機器可執行程式碼1106描述之功能元件時應被認為係經組態用於進行本文中所揭示之功能元件之特殊用途硬體。在一些實施例中，處理器1102可經組態以依次地、同時地(例如，在一或多個不同硬體平台上)或在一或多個並行處理串流中執行由機器可執行程式碼1106描述之功能元件。

當由處理器1102之邏輯電路系統1108實施時，機器可執行程式碼1106經組態以調適處理器1102以執行本文中所揭示之實施例的操作。舉例而言，機器可執行程式碼1106可經組態以調適處理器1102以執行由圖3至圖10描繪之區塊及過程之至少一部分或全部。作為另一實施例，機器可執行程式碼1106可經組態以調適處理器1102以執行針對所揭示電荷轉移開關、電荷泵單元或電荷泵所論述之操作的至少一部分或全部。

作為特定的非限制性實施例，機器可執行程式碼1106可經組態以調適處理器1102以執行用於操作所揭示之電荷轉移開關、電荷泵單元或電荷泵的過程(包括但不限於，過程700a至700d)。

處理器1102可包括通用處理器、特殊用途處理器、中央處理單元(CPU)、微控制器、可程式化邏輯控制器(PLC)、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、場可程式化閘陣列(FPGA)或經設計以執行本文所揭示之功能的其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件、其他可程式化裝置或其任何組合。包括處理器之通用電腦被視為特殊用途電腦，而通用電腦經組態以執行對應於與本發明之實施例相關的機器可執行程式碼1106(例如，軟體程式碼、韌體程式碼、硬體描述)之功能元件。應注意，通用處理器(在本文中亦可稱為主機處理器或簡稱為主機)可為微處理器，但在替代例中，處理器1102可為任何習知處理器、控制器、微控制器或狀態機。處理器1102亦可實施為計算裝置之組合，諸如，DSP與微處理器之組合、複數個微處理器、結合DSP核心的一或多個微處理器，或任何其他的此種組態。

在一些實施例中，儲存器1104包括揮發性資料儲存器(例如，隨機存取記憶體(RAM))、非揮發性資料儲存器(例如但不限於，快閃記憶體、硬碟驅動器、固態驅動器、可抹除可程式化唯讀記憶體(EPROM))。在各種實施例中，處理器1102及儲存器1104可實施於單一裝置(例如但不限於，半導體裝置產品、系統單晶片(SOC)或系統基礎晶片)中。在各種實施例中，處理器1102與儲存器1104可實施於單獨裝置中。

在各種實施例中，機器可執行程式碼1106可包括電腦可讀指令(例如軟體程式碼、韌體程式碼)。作為非限制性實施例，電腦可讀指令可由儲存器1104儲存，由處理器1102直接存取，且由處理器1102至少使用邏輯電路系統1108執行。亦作為非限制性實施例，電腦可讀指令可儲存於儲存器1104上，傳送至記憶體裝置(未展示)以供執行，且由處理器1102至少使用邏輯電路系統1108執行。因此，在各種實施例中，邏輯電路系統1108包括電可組態邏輯電路系統1108。

在各種實施例中，機器可執行程式碼1106可描述待實施於邏輯電路系統1108中以執行功能元件之硬體(例如，電路系統)。可在自低層級電晶體佈局至高層級描述語言之多種抽象層級中之任一者處描述此硬體。在高抽象層級下，可使用諸如IEEE標準硬體描述語言(HDL)之硬體描述語言(HDL)。作為非限制性實施例，可使用VerilogTM、SystemVerilogTM或超大型積體電路(VLSI)硬體描述語言(VHDLTM)。

可視需要將HDL描述轉換成在許多其他抽象層級中之任一者處的描述。作為非限制性實施例，高層級描述可轉換成邏輯層級描述，諸如暫存器傳送語言(RTL)、閘道器層級(GL)描述、佈局層級描述或掩碼層級描述。作為非限制性實施例，待由邏輯電路系統1108的硬體邏輯電路(例如但不限於，閘極、觸發器、暫存器)執行的微操作可在RTL中描述，且接著藉由合成工具轉換成GL描述，且GL描述可藉由置放及路由工具轉換成對應於可程式化邏輯裝置、離散閘極或電晶體邏輯、離散硬體組件或其組合的積體電路的實體佈局的佈局層級描述。因此，在各種實施例中，機器可執行程式碼1106可包括HDL、RTL、GL描述、掩碼層級描述、其他硬體描述或其任何組合。

在機器可執行程式碼1106包括硬體描述(在任何抽象層級)之實施例中，系統(未展示，但包括儲存器1104)可經組態以實施由機器可執行程式碼1106描述之硬體描述。作為非限制性實施例，處理器1102可包括可程式化邏輯裝置(例如，FPGA或PLC)，且邏輯電路系統1108可經電控制以實施對應於至邏輯電路系統1108中之硬體描述的電路系統。亦作為非限制性實施例，邏輯電路系統1108可包括根據機器可執行程式碼1106之硬體描述由製造系統(未展示，但包括儲存器1104)製造的硬連線邏輯。

不論機器可執行程式碼1106是否包括電腦可讀指令抑或硬體描述，邏輯電路1108皆經調適以在實施機器可執行程式碼1106之功能元件時執行由機器可執行程式碼1106描述之功能元件。應注意，儘管硬體描述可能並不直接描述功能元件，但硬體描述間接地描述由硬體描述所描述之硬體元件能夠執行之功能元件。

本領域通常知識者應瞭解來自本文所揭示之電荷泵單元之各種實施例的許多優點及益處。作為非限制性實施例： (1) 在射極(P井)及基極(深N井)耦接以展現相同電壓位準時，寄生PNP BJT從不(亦即，若曾存在，則不連續)在NMOS變體之所揭示的電荷轉移開關處導通。儘管迫使深N井展現電荷泵單元之最低電壓位準，但當在其射極與基極處之電壓位準相同時，寄生PNP BJT不存在導通機會。因此，無漏電流藉由寄生PNP BJT注入至所揭示的電荷轉移開關的P基板。 (2) P井藉由電壓選擇器(M2、M3之配置)設定成最低電壓位準。在P井中，P井為陽極之二極體無法導通，此係因為其陽極處之電壓始終低於其陰極處之電壓(汲極D1之N區)。因此，無(亦即，非連續量(若存在))漏電流流經p井。

某物在此描述中作為「典型」、「習知」、「已知」等之任何表徵不一定意謂其在先前技術中揭示或所論述之態樣在先前技術中瞭解。其亦不一定意謂該物在相關領域中普遍地已知、易於理解或常規地使用。其僅意謂其由本發明之發明人已知或瞭解。

如本發明中所使用，關於複數個元件之術語「組合」可包括全部元件之組合或該等元件中之一些之各種不同子組合中的任一者。舉例而言，片語「A、B、C、D或其組合」可指A、B、C或D中之任一者；A、B、C及D中之每一者之組合；及A、B、C或D之任何子組合，諸如A、B及C；A、B及D；A、C及D；B、C及D；A及B；A及C；A及D；B及C；B及D；或C及D。

在本發明中且尤其在所附申請專利範圍中所使用之術語(例如但不限於，所附申請專利範圍之內文)通常意欲作為「開放式」術語(例如但不限於，術語「包括(including)」應解釋為「包括但不限於」，術語「具有」應解釋為「至少具有」，術語「包括(includes)」應解釋為「包括但不限於」)。如本文中所使用，術語「每一」意謂一些或總體。如本文中所使用，術語「每個」意謂總體。

另外，若意欲存在特定數目個所引入請求項敍述，則此意圖將明確地敍述於該請求項中，且在不作此敍述時不存在此意圖。舉例而言，作為對理解之輔助，以下隨附申請專利範圍可含有介紹性片語「至少一個」及「一或多個」之使用以介紹技術方案敍述。然而，此類片語之使用不應視為暗示由不定冠詞「一(a/an)」對技術方案敍述之引入將含有此類所引入技術方案敍述之任何特定技術方案限制於僅含有一個此類敍述的實施例，即使當同一技術方案包括介紹性片語「一或多個」或「至少一個」及諸如「一」之不定冠詞時(例如但不限於，「一」應解釋為意謂「至少一個」或「一或多個」)；此情況同樣適用於用以引入技術方案敍述之定冠詞的使用。如本文中所使用，術語「每一」」意謂一些或總體，且術語「每個」意謂總體。

另外，即使明確地敍述特定數目個所引入請求項敍述，熟悉此技藝者將認識到，此類敍述通常應被解釋為意謂至少所敍述之數目(例如但不限於，不具有其他修飾語的無修飾敍述「兩個敍述」意謂至少兩個敍述或兩個或更多個敍述)。此外，在使用類似於「A、B及C中之至少一者，但不限於」或「A、B及C中之一或多者，但不限於」之的定則的情況下，一般而言，此構造意欲包括單獨A、單獨B、單獨C、A及B一起、A及C一起、B及C一起或A、B及C一起等。

此外，無論在本說明書、申請專利範圍或圖式中，呈現兩個或更多個替代性術語之任何分離性詞語或片語應被理解為涵蓋包括該等術語中之一者、該等術語中之任一者或兩個術語之可能性。舉例而言，片語「A或B」應理解為包括「A」或「B」或「A及B」的可能性。

本發明之非限制性實施例之各種實施例包括：實施例1：一種裝置，包含：一CMOS結構；一第一電晶體，設置於該CMOS結構處；以及一電路，經配置以至少部分地回應於該第一電晶體之一第一端子處之一電壓與該第一電晶體之一第二端子處之一電壓之間的一關係而將一屏蔽電壓施加至該第一電晶體之一主體觸點。實施例2：如實施例1之裝置，其中，該電路經組態以施加該屏蔽電壓，該屏蔽電壓展現由該第一端子處之該電壓展現的一電壓位準與由該第二端子處之該電壓展現的一電壓位準中之一較低者。實施例3：如實施例1及2中任一項之裝置，其中，該電路包含設置於該CMOS結構處之一第二電晶體及設置於該CMOS結構處之一第三電晶體。實施例4：如實施例1至3中任一項之裝置，其中，該第二電晶體經配置以至少部分地回應相較於該第一端子處之該電壓所展現的一電壓位準展現一更高電壓位準的該第二端子處之該電壓而接通，且至少部分地回應相較於該第二端子處之該電壓所展現的該電壓位準展現一更高電壓位準的該第一端子處的該電壓而斷開。實施例5：如實施例1至4中任一項之裝置，其中，該第三電晶體經配置以至少部分地相較於該第二端子處之該電壓所展現的一電壓位準展現一更高電壓位準的該第一端子處之該電壓而接通，且至少部分地回應相較於該第一端子處之該電壓所展現的該電壓位準展現一更高電壓位準的該第二端子處之該電壓而斷開。實施例6：如實施例1至5中之任一項之裝置，其中，該第一電晶體之該第一端子及該第二端子分別為該第一電晶體之一汲極及一源極。實施例7：如實施例1至6中任一項之裝置，其中，該第二電晶體之一汲極與該第一電晶體之該主體觸點電耦接，且該第二電晶體之一閘極與該第一電晶體之該源極電耦接。實施例8：如實施例1至7中任一項之裝置，其中，該第三電晶體之一汲極與該第一電晶體之該主體觸點電耦接，且該第三電晶體之一閘極與該第一電晶體之該汲極電耦接。實施例9：如實施例1至8中任一項之裝置，其中，該第二電晶體經配置以至少部分地回應相較於該第一端子處之該電壓所展現的一電壓位準展現一更高電壓位準的該第二端子處之該電壓而接通，且至少部分地回應相較於該第二端子處之該電壓所展現的該電壓位準展現一更高電壓位準的該第一端子處的該電壓而斷開。實施例10：如實施例1至9中任一項之裝置，其中，該第三電晶體經配置以至少部分地回應相較於該第二端子處之該電壓所展現的一電壓位準展現一更高電壓位準的該第一端子處之該電壓而接通，且至少部分地回應相較於該第一端子處之該電壓所展現的該電壓位準展現一更高電壓位準的該第二端子處之該電壓而斷開。實施例11：如實施例1至10中任一項之裝置，其中，該CMOS結構包含一N井及一P基板，且該主體觸點電耦接至該N井。實施例12：如實施例1至11中任一項之裝置，其中，該CMOS結構包含一P井、一深N井及一P基板，且該主體觸點電耦接至該P井及該深N井。實施例13：如實施例1至12中任一項之裝置，其中，該電路經組態以施加該屏蔽電壓，該屏蔽電壓展現由該第一端子處之該電壓展現的一電壓位準與由該第二端子處之該電壓展現的一電壓位準中之一較高者。實施例14：一種方法，包含：將一輸入電壓提供至一電荷泵單元之一輸入節點；以及至少部分地回應於一電荷轉移電晶體之一第一端子處的一電壓與該電荷轉移電晶體之一第二端子處的一電壓之間的一關係而將一屏蔽電壓施加至該電荷轉移電晶體的一主體觸點。實施例15：如實施例14之方法，包含：至少部分地回應於該電荷轉移電晶體之該第一端子處的該電壓與該電荷轉移電晶體之該第二端子處的該電壓之間的一第一關係而將展現一第一電壓位準的該屏蔽電壓施加至該電荷轉移電晶體之該主體觸點；以及至少部分地回應於電耦接至該電荷泵單元之該輸入節點的該電荷轉移電晶體之該第一端子處的該電壓與電耦接至該電荷泵單元之該內部節點的該電荷轉移電晶體之該第二端子處的該電壓之間的一第二關係而將展現一第二電壓位準的該屏蔽電壓施加至該電荷轉移電晶體之該主體觸點，其中，該電荷轉移電晶體之該第一端子電耦接至該電荷泵單元之一內部節點，且其中，該電荷轉移電晶體之該第二端子電耦接至該電荷泵單元之該輸入節點。實施例16：如實施例14及15中任一項之方法，包含：至少部分地回應於由該電荷泵單元之該第一端子處的該電壓展現的一電壓位準低於由該電荷泵單元之該第二端子處的該電壓展現的一電壓位準而觀測該第一關係。實施例17：如實施例14至16中任一項之方法，包含：至少部分地回應於由該電荷泵單元之該第二端子處的該電壓展現的一電壓位準低於由該電荷泵單元之該第一端子處的該電壓展現的一電壓位準而觀測該第二關係。實施例18：如實施例14至17中任一項之方法，該方法包含：至少部分地回應於該電荷轉移電晶體之該第一端子處的一電壓與該電荷轉移電晶體之該第二端子處的一電壓之間的一第一關係而將展現一第一電壓位準的該屏蔽電壓施加至該電荷轉移電晶體之該主體觸點；以及至少部分地回應於電耦接至該電荷泵單元之該輸出節點的該電荷轉移電晶體之該第一端子處的該電壓與電耦接至該電荷泵單元之該內部節點的該電荷轉移電晶體之該第二端子處的該電壓之間的一第二關係而將展現一第二電壓位準的該屏蔽電壓施加至該電荷轉移電晶體之該主體觸點，其中，該電荷轉移電晶體之該第一端子電耦接至該電荷泵單元之一輸出節點，且其中，該電荷轉移電晶體之該第二端子電耦接至該電荷泵單元之一內部節點。實施例19：如實施例14至18中任一項之方法，包含：至少部分地回應於由該電荷泵單元之該第二端子處的該電壓展現的一電壓位準高於由該電荷泵單元之該第一端子處的該電壓展現的一電壓位準而觀測該第一關係。實施例20：如實施例14至19中任一項之方法，包含：至少部分地回應於由該電荷泵單元之該第一端子處的該電壓展現的一電壓位準高於由該電荷泵單元之該第二端子處的該電壓展現的一電壓位準而觀測該第二關係。實施例21：一種裝置，包含：一電荷泵；以及一控制迴路，經組態以調節該電荷泵之一輸出電壓，其中，該電荷泵包括至少一個電荷轉移開關，該至少一個電荷轉移開關包含：一CMOS結構；一第一電晶體，設置於該CMOS結構處；以及一電路，經配置以回應於該第一電晶體之一第一端子處的一電壓與該第一電晶體之一第二端子處的一電壓之間的一關係而將一電壓施加至該第一電晶體之一主體觸點。實施例22：如實施例21之裝置，其中，該控制迴路包含一負回授迴路，該負回授迴路經組態以藉由控制一泵信號來調節該電荷泵之該輸出電壓，該電荷泵經組態以回應於該泵信號而操作。實施例23：如實施例21及22中任一項之裝置，其中，該電荷泵包含至少一個電荷泵單元，且該控制迴路經組態以藉由控制一泵信號來調節該至少一個電荷泵單元之該輸出電壓，該至少一個電荷泵單元經組態以回應於該泵信號而操作。實施例24：如實施例21至23中任一項之裝置，其中，該控制迴路經組態以至少部分地回應於該至少一個電荷泵單元之一觀測的輸出電壓而控制該泵信號。實施例25：如實施例21至24中任一項之裝置，其中，該控制迴路經組態以至少部分地回應於該電荷泵之一觀測的輸出電壓而控制該泵信號。實施例26：如實施例21至25中任一項之裝置，其中，該電荷泵包含兩個或更多個電荷泵單元，且該控制迴路包含兩個或更多個負回授迴路，該等負回授迴路個別地經組態以藉由控制泵信號來調節該兩個或更多個電荷泵單元之各別輸出電壓，該兩個或更多個電荷泵單元經組態以回應於該等泵信號而操作。實施例27：如實施例21至26中任一項之裝置，其中，該控制迴路經組態以至少部分地回應於該兩個或更多個電荷泵單元中之各別者的輸出電壓之狀態而控制該泵信號。

在不脫離本發明之範疇的情況下，本文中所描述之各種實施例之特徵並非相互排斥的且可以各種組合及排列存在，即使本文中並未明確地描述此等組合或排列。實際上，對於本領域通常知識者而言，在不脫離本發明之範疇之情況下將產生本文所述內容之變化、修改及其他實施。因此，本發明將不僅由前述說明性描述界定，且僅由隨附申請專利範圍及其法定等效物來界定。

100:電荷泵 102a-102c:電荷泵單元 104:輸入節點 106:輸出節點 108a-108c:泵電容器 110a-110c:泵電容器 112a-112c:內部節點 114a-114c:電荷轉移開關 116a-116c:電荷轉移開關 118a-118c:內部節點 200:NMOS電荷轉移開關 202:深N井 204:P井 206:P基板 208:寄生PNP雙極接面電晶體(BJT) 210:寄生PN二極體 212:電耦接件 214:CMOS結構 300:電荷泵單元 302:第一電荷轉移開關 304:第二電荷轉移開關 306:輸入節點 308:輸出節點 310:內部節點 312:主體觸點 314:內部節點 316:PMOS電荷轉移開關 318:PMOS電荷轉移開關 320:電路 400:電荷轉移開關 402:深N井 404:P井 406:P基板 408:主體觸點 410:第二端子 412:第一端子 414:CMOS結構 416:主體觸點 500:電荷泵單元 502:電荷轉移開關 504:電荷轉移開關 506:交叉耦接之電荷轉移開關 508:交叉耦接之電荷轉移開關(電路) 510:輸入節點 512:輸出節點 514:內部節點 516:主體觸點 518:電路 600:電荷轉移開關 602:N井 604:P基板 606:CMOS結構 608:主體觸點 610:第一端子 612:第二端子 700a:過程 700b:過程 700c:過程 700d:過程 702:操作 704:操作 706:操作 708:操作 710:操作 712:操作 714:操作 716:操作 800:電荷泵單元電路 802:電荷泵單元 804:比較器 806:閘極 808:電阻式分壓器 810:輸入節點 812:輸出節點 814:負回授迴路 816:控制迴路 900:電荷泵 902:N電荷泵單元 904:N電荷泵單元 906:N電荷泵單元 908:負回授迴路 1000:電荷泵 1002:N電荷泵單元 1004:N電荷泵單元 1006:N電荷泵單元 1008:N負回授迴路 1010:N負回授迴路 1012:N負回授迴路 1100:電路系統 1102:處理器 1104:儲存器 1106:機器可執行程式碼 1108:邏輯電路系統 1108:可組態邏輯電路系統

圖1為描繪本揭露之發明人已知的易受閂鎖風險影響之現有電荷泵的圖。圖2為描繪由圖1描繪之電荷泵單元中之任一者之NMOS電晶體(在此特定實施例中，為具有用於源極、汲極及閘極之三個端子的NMOS電晶體)的圖。圖3為描繪根據一或多個實施例之可展現改進之閂鎖免疫性的電荷泵單元之圖。圖4為描繪根據一或多個實施例之電荷轉移開關的示意圖。圖5為描繪根據一或多個實施例之可展現改進之閂鎖免疫性的電荷泵單元之圖。圖6為描繪根據一或多個實施例之電荷轉移開關的示意圖，且該電荷轉移開關為由圖5描繪之電荷轉移開關的非限制性實施例。圖7A為描繪根據一或多個實施例的用於操作電荷轉移開關的電荷轉移電晶體的過程的流程圖。圖7B為描繪根據一或多個實施例的用於將電壓施加至電荷轉移開關之電荷轉移電晶體之主體觸點的過程之流程圖。圖7C及圖7D為描繪根據一或多個實施例的分別在NMOS或PMOS電荷轉移電晶體的情況下用於觀測由圖7B描繪的過程的第一關係及第二關係的過程的流程圖。圖8為描繪根據一或多個實施例的具有經調節輸出電壓的電荷泵單元電路之圖。圖9為描繪根據一或多個實施例的用於調節電荷泵及電荷泵單元之電壓輸出的實施例拓樸之圖。圖10為描繪根據一或多個實施例的用於調節電荷泵及電荷泵單元之電壓輸出的實施例拓樸之圖。圖11為描繪用於執行針對一或多個實施例所揭示之特徵或元件之一些或全部的電路系統之方塊圖。

300:電荷泵單元

302:第一電荷轉移開關

304:第二電荷轉移開關

306:輸入節點

308:輸出節點

310:內部節點

312:主體觸點

314:內部節點

316:PMOS電荷轉移開關

318:PMOS電荷轉移開關

320:電路

Claims

一種裝置，包含：一CMOS結構；一第一電晶體，設置於該CMOS結構處；以及一電路，經配置以至少部分地回應於該第一電晶體之一第一端子處之一電壓與該第一電晶體之一第二端子處之一電壓之間的一關係而將一屏蔽電壓施加至該第一電晶體之一主體觸點。
如請求項1之裝置，其中，該電路經組態以施加該屏蔽電壓，該屏蔽電壓展現由該第一端子處之該電壓展現的一電壓位準與由該第二端子處之該電壓展現的一電壓位準中之一較低者。
如請求項1之裝置，其中，該電路包含設置於該CMOS結構處之一第二電晶體及設置於該CMOS結構處之一第三電晶體。
如請求項3之裝置，其中，該第二電晶體經配置以至少部分地回應相較於該第一端子處之該電壓所展現的一電壓位準展現一更高電壓位準的該第二端子處之該電壓而接通，且至少部分地回應相較於該第二端子處之該電壓所展現的該電壓位準展現一更高電壓位準的該第一端子處的該電壓而斷開。
如請求項3之裝置，其中，該第三電晶體經配置以至少部分地回應相較於該第二端子處之該電壓所展現的一電壓位準展現一更高電壓位準的該第一端子處之該電壓而接通，且至少部分地回應相較於該第一端子處之該電壓所展現的該電壓位準展現一更高電壓位準的該第二端子處之該電壓而斷開。
如請求項3之裝置，其中，該第一電晶體之該第一端子及該第二端子分別為該第一電晶體之一汲極及一源極。
如請求項6之裝置，其中，該第二電晶體之一汲極與該第一電晶體之該主體觸點電耦接，且該第二電晶體之一閘極與該第一電晶體之該源極電耦接。
如請求項3之裝置，其中，該第三電晶體之一汲極與該第一電晶體之該主體觸點電耦接，且該第三電晶體之一閘極與該第一電晶體之該汲極電耦接。
如請求項3之裝置，其中，該第二電晶體經配置以至少部分地回應相較於該第一端子處之該電壓所展現的一電壓位準展現一更高電壓位準的該第二端子處之該電壓而接通，且至少部分地回應相較於該第二端子處之該電壓所展現的該電壓位準展現一更高電壓位準的該第一端子處的該電壓而斷開。
如請求項3之裝置，其中，該第三電晶體經配置以至少部分地回應相較於該第二端子處之該電壓所展現的一電壓位準展現一更高電壓位準的該第一端子處之該電壓而接通，且至少部分地回應相較於該第一端子處之該電壓所展現的該電壓位準展現一更高電壓位準的該第二端子處之該電壓而斷開。
如請求項1之裝置，其中，該CMOS結構包含一N井及一P基板，且該主體觸點電耦接至該N井。
如請求項1之裝置，其中，該CMOS結構包含一P井、一深N井及一P基板，且該主體觸點電耦接至該P井及該深N井。
如請求項1之裝置，其中，該電路經組態以施加該屏蔽電壓，該屏蔽電壓展現由該第一端子處之該電壓展現的一電壓位準與由該第二端子處之該電壓展現的一電壓位準中之一較高者。
一種方法，包含：將一輸入電壓提供至一電荷泵單元之一輸入節點；以及至少部分地回應於一電荷轉移電晶體之一第一端子處的一電壓與該電荷轉移電晶體之一第二端子處的一電壓之間的一關係而將一屏蔽電壓施加至該電荷轉移電晶體的一主體觸點。
如請求項14之方法，包含：至少部分地回應於該電荷轉移電晶體之該第一端子處的該電壓與該電荷轉移電晶體之該第二端子處的該電壓之間的一第一關係而將展現一第一電壓位準的該屏蔽電壓施加至該電荷轉移電晶體之該主體觸點；以及至少部分地回應於電耦接至該電荷泵單元之該輸入節點的該電荷轉移電晶體之該第一端子處的該電壓與電耦接至該電荷泵單元之該內部節點的該電荷轉移電晶體之該第二端子處的該電壓之間的一第二關係而將展現一第二電壓位準的該屏蔽電壓施加至該電荷轉移電晶體之該主體觸點，其中，該電荷轉移電晶體之該第一端子電耦接至該電荷泵單元之該內部節點，且其中，該電荷轉移電晶體之該第二端子電耦接至該電荷泵單元之該輸入節點。
如請求項15之方法，包含：至少部分地回應於由該電荷泵單元之該第一端子處的該電壓展現的一電壓位準低於由該電荷泵單元之該第二端子處的該電壓展現的一電壓位準而觀測該第一關係。
如請求項15之方法，包含：至少部分地回應於由該電荷泵單元之該第二端子處的該電壓展現的一電壓位準低於由該電荷泵單元之該第一端子處的該電壓展現的一電壓位準而觀測該第二關係。
如請求項14之方法，該方法包含：至少部分地回應於該電荷轉移電晶體之該第一端子處的一電壓與該電荷轉移電晶體之一第二端子處的一電壓之間的一第一關係而將展現一第一電壓位準的該屏蔽電壓施加至該電荷轉移電晶體之該主體觸點；以及至少部分地回應於電耦接至該電荷泵單元之一輸出節點的該電荷轉移電晶體之該第一端子處的該電壓與電耦接至該電荷泵單元之一內部節點的該電荷轉移電晶體之該第二端子處的該電壓之間的一第二關係而將展現一第二電壓位準的該屏蔽電壓施加至該電荷轉移電晶體之該主體觸點，其中，該電荷轉移電晶體之該第一端子電耦接至該電荷泵單元之該輸出節點，且其中，該電荷轉移電晶體之該第二端子電耦接至該電荷泵單元之該內部節點。
如請求項18之方法，包含：至少部分地回應於由該電荷泵單元之該第二端子處的該電壓展現的一電壓位準高於由該電荷泵單元之該第一端子處的該電壓展現的一電壓位準而觀測該第一關係。
如請求項18之方法，包含：至少部分地回應於由該電荷泵單元之該第一端子處的該電壓展現的一電壓位準低於由該電荷泵單元之該第二端子處的該電壓展現的一電壓位準而觀測該第二關係。
一種裝置，包含：一電荷泵；以及一控制迴路，經組態以調節該電荷泵之一輸出電壓，其中，該電荷泵包括至少一個電荷轉移開關，該至少一個電荷轉移開關包含：一CMOS結構；一第一電晶體，設置於該CMOS結構處；以及一電路，經配置以回應於該第一電晶體之一第一端子處的一電壓與該第一電晶體之一第二端子處的一電壓之間的一關係而將一電壓施加至該第一電晶體之一主體觸點。
如請求項21之裝置，其中，該控制迴路包含一負回授迴路，該負回授迴路經組態以藉由控制一泵信號來調節該電荷泵之該輸出電壓，該電荷泵經組態以回應於該泵信號而操作。
如請求項21之裝置，其中，該電荷泵包含至少一個電荷泵單元，且該控制迴路經組態以藉由控制一泵信號來調節該至少一個電荷泵單元之該輸出電壓，該至少一個電荷泵單元經組態以回應於該泵信號而操作。
如請求項23之裝置，其中，該控制迴路經組態以至少部分地回應於該至少一個電荷泵單元之一觀測的輸出電壓而控制該泵信號。
如請求項23之裝置，其中，該控制迴路經組態以至少部分地回應於該電荷泵之一觀測的輸出電壓而控制該泵信號。
如請求項21之裝置，其中，該電荷泵包含兩個或更多個電荷泵單元，且該控制迴路包含兩個或更多個負回授迴路，該等負回授迴路個別地經組態以藉由控制泵信號來調節該兩個或更多個電荷泵單元之各別輸出電壓，該兩個或更多個電荷泵單元經組態以回應於該等泵信號而操作。
如請求項26之裝置，其中，該控制迴路經組態以至少部分地回應於該兩個或更多個電荷泵單元中之各別者的輸出電壓之狀態而控制該等泵信號。