CN115600542A - 一种芯片封装结构及其设计方法和相关设备 - Google Patents
一种芯片封装结构及其设计方法和相关设备 Download PDFInfo
- Publication number
- CN115600542A CN115600542A CN202211498279.1A CN202211498279A CN115600542A CN 115600542 A CN115600542 A CN 115600542A CN 202211498279 A CN202211498279 A CN 202211498279A CN 115600542 A CN115600542 A CN 115600542A
- Authority
- CN
- China
- Prior art keywords
- packaging
- chip
- package
- cover shell
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 113
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 239000000463 material Substances 0.000 claims description 25
- 239000002826 coolant Substances 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000004088 simulation Methods 0.000 claims description 4
- 230000001154 acute effect Effects 0.000 claims description 3
- 238000003860 storage Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims 4
- 238000005728 strengthening Methods 0.000 claims 1
- 238000003466 welding Methods 0.000 abstract description 8
- 229910000679 solder Inorganic materials 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 7
- 239000003351 stiffener Substances 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 6
- RAHZWNYVWXNFOC-UHFFFAOYSA-N Sulphur dioxide Chemical compound O=S=O RAHZWNYVWXNFOC-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000004021 metal welding Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 238000005057 refrigeration Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 238000012916 structural analysis Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2113/00—Details relating to the application field
- G06F2113/18—Chip packaging
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请公开了一种芯片封装结构及其设计方法和相关设备,包括封装基板、裸片和封装盖壳;裸片位于封装基板的一侧,且与封装基板电连接;封装盖壳位于裸片背离封装基板的一侧,且封装盖壳与封装基板围成一封闭空间,裸片位于封闭空间内;封装盖壳包括第一部分和第二部分;第二部分位于第一部分周边,第一部分的厚度大于第二部分的厚度,裸片固定在第一部分与封装基板之间,以通过厚度较大、重量较重的第一部分抵御芯片封装结构的翘曲,保护裸片不受损害,通过厚度较小、重量较轻的第二部分减少整个封装盖壳的重量,降低因封装盖壳重量过大而导致芯片封装结构出现焊点塌陷以及桥连等工艺问题的风险,提高芯片封装结构的封装良率。
Description
技术领域
本申请涉及芯片封装技术领域,具体涉及一种芯片封装结构及其设计方法和相关设备。
背景技术
随着芯片封装结构的尺寸越来越大,芯片封装结构中的封装盖壳也越来越厚,以抵御经历加热工艺后芯片封装结构产生的越来越大的翘曲,保护芯片封装结构的关键部件不受损害,但是,这样会导致封装盖壳的重量较大,容易导致芯片封装结构出现焊点塌陷以及桥连等问题。
发明内容
本申请公开一种芯片封装结构及其设计方法和相关设备,以降低芯片封装结构出现焊点塌陷以及桥连等问题的风险。
第一方面,本申请公开了一种芯片封装结构,包括封装基板、裸片和封装盖壳;所述裸片位于所述封装基板的一侧,且与所述封装基板电连接;所述封装盖壳位于所述裸片背离所述封装基板的一侧,且所述封装盖壳与所述封装基板围成一封闭空间,所述裸片位于所述封闭空间内;所述封装盖壳包括第一部分和第二部分;所述第二部分位于所述第一部分周边,所述第一部分的厚度大于所述第二部分的厚度,所述裸片固定在所述第一部分与所述封装基板之间,以通过厚度较大、重量较重的第一部分抵御芯片封装结构的翘曲,保护裸片不受损害,通过厚度较小、重量较轻的第二部分减少整个封装盖壳的重量,降低因封装盖壳重量过大而导致芯片封装结构出现焊点塌陷以及桥连等工艺问题的风险,提高芯片封装结构的封装良率。
在一些可选示例中,所述第一部分位于所述封装盖壳的中间区域,所述第二部分位于所述第一部分的四周边缘,以通过位于第一部分四周的第二部分,对第一部分进行均匀散热。
在一些可选示例中,所述第一部分包括相对设置的第一表面和第二表面,所述第一表面的面积大于或等于所述裸片的面积,且所述第一表面与所述裸片固定连接;所述第二部分包括相对设置的第三表面和第四表面,所述第二表面和所述第四表面位于同一平面,所述第一表面与所述平面之间的距离大于所述第三表面与所述平面之间的距离,以增大封闭空间的高度,提高封闭空间对裸片的散热能力。
在一些可选示例中,所述第一部分还包括第五表面,所述第五表面位于所述第一表面和所述第二表面之间;所述第五表面包括平面,且所述第五表面与所述第一表面的夹角为锐角或钝角;或者,所述第五表面为弧面,且所述弧面朝向远离所述第一部分的方向凸出,以通过所述第五表面缓解裸片边缘应力集中的问题,降低裸片破裂的风险,提高其可靠性。
在一些可选示例中,所述第一部分包括第一表面,所述第一表面用于与所述裸片固定连接;所述第一表面具有多个微沟槽,所述微沟槽用于容纳所述第一表面与所述裸片之间的连接材料,以避免因封装盖壳的重量较大而导致的连接材料过分流动,进而可以避免因连接材料过分流动而影响封装盖壳与裸片的连接效果。
在一些可选示例中,所述微沟槽为条状沟槽,所述多个微沟槽在所述第一表面上平行排列,以提高封装盖壳与裸片之间连接力的均匀性,提高封装盖壳与裸片的连接效果。
在一些可选示例中,所述第一部分包括微流道,所述微流道至少部分位于所述第一部分内部,所述微流道用于通过其内流动的冷却剂对所述封装盖壳及所述裸片散热,以提高封装盖壳的散热能力,延长芯片封装结构的使用寿命。
在一些可选示例中,所述微流道的进口和出口位于所述第一部分背离所述裸片的一侧,以免微流道内的冷却剂腐蚀裸片的连接线路等,影响裸片的正常工作。
在一些可选示例中,所述微流道包括多个第一流道和多个第二流道;所述第一流道沿第一方向延伸,所述第二流道沿第二方向延伸,所述第一方向与所述第二方向相交;所述多个第一流道沿所述第二方向依次排列,所述第二流道位于相邻的两个所述第一流道之间,使得相邻的两个所述第一流道首尾相接,以使微流道均匀覆盖裸片,实现对裸片的均匀散热。
在一些可选示例中,所述封装盖壳的四周具有封装挡墙;所述封装挡墙用于与所述封装基板固定连接,以使所述封装盖壳与所述封装基板围成容纳所述裸片的封闭空间;所述封装挡墙朝向所述封装基板的一侧表面具有加强筋或肋片,以抵御封装基板因尺寸过大而产生的翘曲。
在一些可选示例中,所述第二部分具有透气孔,所述透气孔用于使所述封闭空间与外界连通,以排除裸片与封装基板焊接时,助焊剂产生的挥发性气体等。
第二方面,本申请公开了一种电子设备,包括如上任一项所述的芯片封装结构,可以通过厚度较大、重量较重的第一部分抵御芯片封装结构的翘曲,保护裸片不受损害,通过厚度较小、重量较轻的第二部分减少整个封装盖壳的重量,降低因封装盖壳重量过大而导致芯片封装结构出现焊点塌陷以及桥连等工艺问题的风险,提高芯片封装结构的封装良率。
第三方面,本申请公开了一种芯片封装结构的设计方法,所述芯片封装结构包括封装基板、裸片和封装盖壳,所述裸片位于所述封装基板的一侧,且所述裸片与所述封装基板电连接,所述封装盖壳位于所述裸片背离所述封装基板的一侧,且所述封装盖壳与所述封装基板围成一封闭空间,所述裸片位于所述封闭空间内,所述封装盖壳包括第一部分和第二部分,所述第二部分位于所述第一部分周边,所述第一部分的厚度大于所述第二部分的厚度,所述裸片固定在所述第一部分和所述封装基板之间,所述设计方法包括:获取所述封装基板的结构参数和所述裸片的结构参数;根据所述封装基板的结构参数和所述裸片的结构参数,确定所述封装盖壳的多组结构参数,所述多组结构参数中所述第一部分和/或所述第二部分的结构参数各不相同;根据所述封装基板的结构参数、所述裸片的结构参数和所述封装盖壳的多组结构参数,对所述芯片封装结构进行模拟仿真,得到所述芯片封装结构的多个形变值,所述多个形变值与所述多组结构参数一一对应;将所述多个形变值中最小者对应的结构参数,确定为所述芯片封装结构的最优结构参数。以通过具有最优结构参数的第一部分抵御芯片封装结构的翘曲,保护裸片不受损害,通过具有最优结构参数的第二部分减少整个封装盖壳的重量,降低因封装盖壳重量过大而导致芯片封装结构出现焊点塌陷以及桥连等工艺问题的风险,提高芯片封装结构的封装良率。
在一些可选示例中,所述结构参数至少包括形状、材料和尺寸,所述确定所述封装盖壳的多组结构参数包括:将所述封装盖壳中所述第一部分和所述第二部分的多个形状、多种材料和多个尺寸进行组合,得到所述封装盖壳的多组结构参数。
在一些可选示例中,所述第一部分的剖面形状包括梯形。
第四方面,本申请公开了一种计算机设备,包括存储器和处理器;所述存储器用于存储指令;所述处理器用于根据所述存储器存储的指令,执行如上任一项所述的芯片封装结构的设计方法。
第五方面,本申请公开了一种计算机可读存储介质,其上存储有用于执行如上任一项所述的芯片封装结构的设计方法的指令。
附图说明
为了更清楚地说明本申请实施例或背景技术中的技术方案,下面将对本申请实施例或背景技术中所需要使用的附图进行说明。
图1为本申请公开的一种芯片封装结构的剖面结构示意图。
图2为本申请实施例公开的一种芯片封装结构的俯视结构示意图。
图3为图2所示的芯片封装结构沿切割线AA′的剖面结构示意图。
图4为本申请实施例公开的一种芯片封装结构中封装盖壳的仰视结构示意图。
图5为本申请实施例公开的另一种芯片封装结构的剖面结构示意图。
图6为本申请实施例公开的另一种芯片封装结构的剖面结构示意图。
图7为本申请实施例公开的另一种芯片封装结构的剖面结构示意图。
图8为本申请实施例公开的另一种芯片封装结构中封装盖壳的仰视结构示意图。
图9为本申请实施例公开的另一种芯片封装结构的剖面结构示意图。
图10为本申请实施例公开的另一种芯片封装结构中封装盖壳的仰视结构示意图。
图11为本申请实施例公开的另一种芯片封装结构的剖面结构示意图。
图12为本申请实施例公开的另一种芯片封装结构的俯视结构示意图。
图13为图12所示的芯片封装结构沿切割线BB′的剖面结构示意图。
图14为本申请实施例公开的一种微流道的结构示意图。
图15为本申请实施例公开的另一种芯片封装结构的俯视结构示意图。
图16为图15所示的芯片封装结构沿切割线CC′的剖面结构示意图。
图17为本申请实施例公开的另一种芯片封装结构的剖面结构示意图。
图18为本申请实施例公开的一种芯片封装结构的设计方法的流程图。
图19为本申请实施例公开的一种封装盖壳的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
目前的芯片封装结构大多为倒装芯片(Flip Chip)结构,该倒装芯片结构是一种无引脚结构,如图1所示,图1为本申请公开的一种芯片封装结构的剖面结构示意图,该芯片封装结构包括裸片22、封装基板21和封装盖壳20。其中,裸片22固定在封装基板21和封装盖壳20之间,且裸片22可以通过焊球220与封装基板21电连接。
如图1所示,封装盖壳20与封装基板21围成一封闭空间,该封闭空间用于容纳裸片22,以向裸片22提供一定的机械保护。随着芯片封装结构的尺寸越来越大,封装盖壳20也越来越厚,以抵御经历加热工艺后芯片封装结构产生的越来越大的翘曲,保护芯片封装结构的关键部件如裸片22不受损害,但是,封装盖壳20越厚,其重量也越大,重量过大的封装盖壳20会导致芯片封装结构出现焊球210所在的焊点塌陷以及相邻焊点之间桥连等问题。
基于此,本申请公开了一种芯片封装结构,使得封装盖壳与裸片对应设置的部分的厚度大于周边部分的厚度,来降低封装盖壳的重量,降低芯片封装结构出现焊点塌陷以及桥连等问题的风险。
作为本申请公开内容的一种可选实现,本申请实施例公开了一种芯片封装结构,该芯片封装结构也可以称为芯片,该芯片包括处理器芯片以及服务器芯片等。如图2和图3所示,图2为本申请实施例公开的一种芯片封装结构的俯视结构示意图,图3为图2所示的芯片封装结构沿切割线AA′的剖面结构示意图,该芯片封装结构包括封装基板21、裸片22和封装盖壳20。
其中,裸片22位于封装基板21的一侧,且裸片22与封装基板21电连接,封装盖壳20位于裸片22背离封装基板21的一侧,且封装盖壳20与封装基板21围成一封闭空间,裸片22位于封闭空间内。
封装盖壳20包括第一部分201和第二部分202,第二部分202位于第一部分201周边。并且,第一部分201的厚度大于第二部分202的厚度。其中,裸片22固定在第一部分201与封装基板21之间。
在对裸片22进行封装的过程中,会对裸片22进行加热,以实现裸片22与封装基板21的电连接,但是,由于封装基板21以及裸片22之间的热膨胀系数不匹配,因此,会使得芯片封装结构产生翘曲。通过使得第一部分201的厚度大于第二部分202的厚度,可以通过厚度较大、重量较重的第一部分201抵御芯片封装结构的翘曲,保护裸片22不受损害,减小芯片封装结构失效的概率,通过厚度较小、重量较轻的第二部分202减轻整个封装盖壳20的重量,降低封装过程中因封装盖壳20重量过大而导致的焊点塌陷以及焊点之间桥连等工艺问题的风险。
本申请一些实施例中,如图2所示,第一部分201位于封装盖壳20的中间区域,第二部分202位于封装盖壳20的四周边缘区域,以通过位于第一部分201四周的第二部分202,对第一部分201进行均匀散热。当然,本申请并不仅限于此,在另一些实施例中,第一部分201也可以位于封装盖壳20的边缘区域,但应理解的是,第一部分201的位置与裸片22的位置是对应的,或者说,第一部分201的位置是由裸片22的位置决定的。
本申请一些实施例中,如图3所示,封装盖壳20四周具有封装挡墙203,该封装挡墙203用于与封装基板21固定连接,以使封装盖壳20与封装基板21围成容纳裸片22的封闭空间。当然,本申请并不仅限于此,在另一些实施例中,封装盖壳20也可以为平板状的结构,其与封装基板21之间可以通过封装胶封闭,以形成容纳裸片22的封闭空间。
本申请一些实施例中,如图3和图4所示,图4为本申请实施例公开的一种芯片封装结构中封装盖壳的仰视结构示意图,第一部分201包括相对设置的第一表面S1和第二表面S2,第一表面S1的面积大于或等于裸片22的面积,且第一表面S1与裸片22固定连接,第二部分202包括相对设置的第三表面S3和第四表面S4,第二表面S2和第四表面S4位于同一平面,第一表面S1与上述平面之间的距离D1大于第三表面S3与上述平面之间的距离D2。
也就是说,第一部分201和第二部分202背离裸片22的一侧表面共面,第一部分201和第二部分202靠近裸片22的一侧表面高度不同,以使第一部分201的厚度大于第二部分202的厚度。可以理解的是,封装挡墙203的厚度需大于或等于第一部分201的厚度,如D3大于D1,以使封装挡墙203能够与封装基板21围成容纳裸片22的封闭空间。
当然,本申请并不仅限于此,在另一些实施例中,如图5所示,图5为本申请实施例公开的另一种芯片封装结构的剖面结构示意图,第一表面S1和第三表面S3位于同一平面,第二表面S2与该平面之间的距离D4大于第四表面S4与该平面之间的距离D5。
也就是说,第一部分201和第二部分202靠近裸片22的一侧表面共面,第一部分201和第二部分202背离裸片22的一侧表面高度不同,以使第一部分201的厚度大于第二部分202的厚度。
本申请一些实施例中,如图3所示,第一部分201还包括第五表面S5,第五表面S5位于第一表面S1和第二表面S2之间,第五表面S5包括平面,且第五表面S5与第一表面S1的夹角α为钝角。或者,如图5所示,第五表面S5与第一表面S1的夹角α为锐角。
当然,本申请并不仅限于此,在另一些实施例中,如图6所示,图6为本申请实施例公开的另一种芯片封装结构的剖面结构示意图,第五表面S5与第一表面S1的夹角α还可以为直角。在另一些实施例中,如图7所示,图7为本申请实施例公开的另一种芯片封装结构的剖面结构示意图,第五表面S5为弧面,且弧面朝向远离第一部分201的方向凸出。
本申请一些实施例中,如图8和图9所示,图8为本申请实施例公开的另一种芯片封装结构中封装盖壳的仰视结构示意图,图9为本申请实施例公开的另一种芯片封装结构的剖面结构示意图,第一部分201包括第一表面S1,第一表面S1用于与裸片22固定连接,或者说,第一表面S1为与裸片22固定连接的表面。第一表面S1具有多个微沟槽200,微沟槽200用于容纳第一表面S1与裸片22之间的连接材料23。
基于此,在通过厚度较大的第一部分201抵御裸片的翘曲,通过厚度较小的第二部分202减轻封装盖壳20的重量的同时,通过在第一表面S1设置多个微沟槽200,不仅可以增加连接材料23与第一表面S1和裸片22的接触面积,而且可以防止连接材料23过分流动,增强裸片22与封装盖壳20之间的连接效果。
在一些实施例中,如图8所示,微沟槽200为条状沟槽,并且,多个微沟槽200平行排列,当然,本申请并不仅限于此,在另一些实施例中,多个微沟槽200还可以为阵列排布的方形或圆形沟槽等,在此不再赘述。
本申请一些实施例中,如图9所示,裸片22通过焊球220与封装基板21电连接,第一部分201通过连接材料23与裸片22固定连接。其中,裸片22与封装基板21之间还具有填充胶221,以通过填充胶221保护焊球220。
此外,封装基板21底部也具有与PCB(Printed Circuit Board,印刷线路板)等电连接的多个焊球210,且在一些实施例中,多个焊球210排列成一个类似于格子的图案,因此,该封装结构也称为BGA(Ball Grid Array,球状引脚栅格阵列)封装结构。
本申请一些实施例中,封装盖壳20包括金属盖壳,连接材料23包括金属焊接材料,其中,金属焊接材料又包括金属铟。在另一些实施例中,连接材料23还可以包括硅脂材料等,在此不再赘述。基于此,可以通过导热性能较好的金属焊接材料,建立裸片22与第一部分201之间的散热通道,更好地实现对裸片22的散热。
在一些实施例中,金属盖壳的材料包括铜或铜合金,以通过金属盖壳进一步地抑制裸片22的翘曲。并且,金属盖壳的表面可以镀镍或者镀金,以实现金属焊接材料如铟的良好浸润,达到可靠的焊接效果。
在一些实施例中,如图10和图11所示,图10为本申请实施例公开的另一种芯片封装结构中封装盖壳的仰视结构示意图,图11为本申请实施例公开的另一种芯片封装结构的剖面结构示意图,封装挡墙203朝向封装基板21的一侧表面具有加强筋205,该加强筋205也可以称为肋片。该加强筋205与封装基板21固定连接,以抵御封装基板21因尺寸过大而产生的翘曲。其中,封装挡墙203通过胶粘剂204与封装基板21固定连接,加强筋205也可以通过胶粘剂204与封装基板21固定连接。
在一些实施例中,如图10所示,加强筋205沿封装盖壳20的长边方向延伸,并且,两个加强筋205分别位于第一部分201两侧,以对厚度较小的第二部分202进行支撑,抵御封装基板21因尺寸过大而产生的翘曲。当然,本申请并不仅限于此,在另一些实施例中,加强筋205也可以沿封装盖壳20的短边方向或对角线延伸,在此不再赘述。
本申请一些实施例中,如图12和图13所示,图12为本申请实施例公开的另一种芯片封装结构的俯视结构示意图,图13为图12所示的芯片封装结构沿切割线BB′的剖面结构示意图,第一部分201包括微流道206,该微流道206至少部分位于第一部分201内部,该微流道206用于通过其内部流动的冷却剂,对封装盖壳20及裸片22进行散热。其中,该冷却剂可以包括水或酒精等液体,也可以包括氨气或二氧化硫等气体。需要说明的是,氨气或二氧化硫等气体通常用来作为空调等制冷设备的制冷剂。
本申请实施例中,封装盖壳20内部可以包括一个微流道206,也可以包括多个微流道206。本申请实施例和附图中仅以一个微流道206为例进行说明,并不仅限于此。在一些实施例中,多个微流道206可以根据实际需求平行排布或交叉排布,在此不再赘述。
如图13所示,微流道206通过进口210和出口211与封装盖壳20外部连接,以便封装盖壳20外部的马达以及机械泵等部件,通过进口210将冷却剂灌入微流道206内部,使得冷却剂在微流道206内部流动并带走封装盖壳20以及裸片22等的热量后,从出口211流出微流道206,实现对封装盖壳20以及裸片22等的散热。并且,由于第一部分201的厚度较大,因此,可以使得第一部分201内部的微流道206的流道孔径较大或流道长度更大,进而可以提高微流道206的散热能力。
本申请一些实施例中,微流道206被设置成预设图案,以使微流道206均匀覆盖裸片22,实现对裸片22的均匀散热。如图14所示,图14为本申请实施例公开的一种微流道的结构示意图,该微流道206包括多个第一流道212和多个第二流道213,第一流道212沿第一方向Y延伸,第二流道213沿第二方向X延伸,第一方向Y与第二方向X相交,并且,多个第一流道212沿第二方向X依次排列,第二流道212位于相邻的两个第一流道212之间,使得相邻的两个第一流道212首尾相接,构成弓字形微流道。
当然,本申请并不仅限于此,在另一些实施例中,多个第一流道212和多个第二流道213构成回字形微流道。在其他实施例中,微流道21还可以是其他形状的微流道,在此不再赘述。
本申请一些实施例中,如图15和图16所示,图15为本申请实施例公开的另一种芯片封装结构的俯视结构示意图,图16为图15所示的芯片封装结构沿切割线CC′的剖面结构示意图,第二部分202具有透气孔207,透气孔207用于使裸片22所在的封闭空间与外界连通,以排除裸片22与封装基板21焊接时,助焊剂产生的挥发性气体等。
在一些实施例中,如图17所示,图17为本申请实施例公开的另一种芯片封装结构的剖面结构示意图,封装基板21还设置有被动器件24,该被动器件24包括去耦电容,该去耦电容用于减少电路中其他器件对裸片22的噪声影响。
作为本申请公开内容的另一种可选实现,本申请实施例公开了一种电子设备,该电子设备包括如上任一实施例公开的芯片封装结构。该电子设备可以是智能手机、平板电脑、数码相机以及服务器等。
作为本申请公开内容的另一种可选实现,本申请实施例公开了一种芯片封装结构的设计方法,该芯片封装结构可以为如上任一实施例公开的芯片封装结构,如图18所示,图18为本申请一个实施例公开的芯片封装结构的设计方法的流程图,该设计方法包括:
S181:获取封装基板的结构参数和裸片的结构参数;
本申请一些实施例中,可以采用计算机设备运行的封装电气设计软件设计封装基板和裸片,基于此,可以从封装电气设计软件获取封装基板的结构参数和裸片的结构参数。也就是说,本申请实施例中的结构参数可以为封装基板设计的结构参数和裸片设计的结构参数。当然,本发明并不仅限于此,在另一些实施例中,可以对封装基板成品和裸片成品进行结构分析,来获得封装基板的结构参数和裸片的结构参数。其中,封装基板的结构参数包括封装基板中金属层、走线层以及焊球等的结构参数,裸片的结构参数包括裸片主体以及焊球等的结构参数。
S182:根据封装基板的结构参数和裸片的结构参数,确定封装盖壳的多组结构参数;
本申请实施例中,可以采用计算机设备运行的封装结构设计软件,根据封装基板的结构参数和裸片的结构参数,设计与封装基板和裸片匹配的封装盖壳,并确定封装盖壳的多组结构参数。其中,该封装盖壳的结构参数包括第一部分和第二部分的结构参数。并且,多组结构参数中第一部分和/或第二部分的结构参数各不相同。
S183:根据封装基板的结构参数、裸片的结构参数和封装盖壳的多组结构参数,对芯片封装结构进行模拟仿真,得到芯片封装结构的多个形变值;多个形变值与多组结构参数一一对应;
本申请实施例中,可以采用封装结构设计软件根据封装基板的结构参数、裸片的结构参数和封装盖壳的多组结构参数,对芯片封装结构进行3D建模,获得多个3D模型,每个3D模型具有封装盖壳的一组结构参数,然后根据多个3D模型对芯片封装结构进行模拟仿真,得到芯片封装结构的多个形变值,其中,多个形变值与多组结构参数一一对应。该形变值可以表示芯片封装结构在受热形变后的翘曲量。
S184:将多个形变值中最小者对应的结构参数,确定为芯片封装结构的最优结构参数。
本申请实施例中,可以根据多个形变值中最小者对应的结构参数,确定第一部分和第二部分的最优结构参数,从而可以通过厚度较大、重量较重、结构参数最优的第一部分,更好地抵御芯片封装结构的翘曲,保护裸片不受损害,减小芯片封装结构失效的概率,通过厚度较小、重量较轻、结构参数最优的第二部分,最大程度地减轻整个封装盖壳的重量,降低封装过程中因封装盖壳重量过大而导致的焊点塌陷以及焊点之间桥连等工艺问题的风险。
在一些可选示例中,结构参数至少包括形状、材料和尺寸,确定封装盖壳的多组结构参数包括:将封装盖壳中第一部分和第二部分的多个形状、多种材料和多个尺寸进行组合,得到封装盖壳的多组结构参数。
如图19所示,图19为本申请实施例公开的一种封装盖壳的结构示意图,虽然封装盖壳的多组结构参数中,第一部分的厚度都大于第二部分的厚度,但是,多组结构参数中H、L、T1、T2、W、D等参数的尺寸可以不同,多组结构参数中封装盖壳的材料可以不同,多组结构参数中第一部分和/或第二部分形状如剖面形状可以不同。将第一部分和第二部分的形状、材料和尺寸调整为可变参数,即可获得多个形状、多种材料和多个尺寸的不同组合,即可计算不同组合下的形变值。
在一些实施例中,T1的范围为1mm~3mm,T2的范围为2mm~4mm,L的范围为4mm~5mm,W的范围为大于或等于2mm,D的范围为1mm~2mm,H的范围可以根据裸片的厚度确定,在此不再赘述。
在一些可选示例中,第一部分的剖面形状包括梯形,以缓解裸片边缘应力集中的问题,降低裸片破裂的风险,提高其可靠性。当然,本发明并不仅限于此,在另一些实施例中,第一部分的剖面形状包括弧形,在此不再赘述。
作为本申请公开内容的另一种可选实现,本申请实施例公开了一种计算机设备,包括存储器和处理器;存储器用于存储指令;处理器用于根据存储器存储的指令,执行如上任一项的芯片封装结构的设计方法。
作为本申请公开内容的另一种可选实现,本申请实施例公开了一种计算机可读存储介质,其上存储有用于执行如上任一项的芯片封装结构的设计方法的指令。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上实施例仅表达了本说明书的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本说明书构思的前提下,还可以做出若干变形和改进,这些都属于本说明书的保护范围。因此,本说明书专利的保护范围应以所附权利要求为准。
Claims (17)
1.一种芯片封装结构,其特征在于,包括封装基板、裸片和封装盖壳;
所述裸片位于所述封装基板的一侧,且与所述封装基板电连接;
所述封装盖壳位于所述裸片背离所述封装基板的一侧,且所述封装盖壳与所述封装基板围成一封闭空间,所述裸片位于所述封闭空间内;
所述封装盖壳包括第一部分和第二部分,所述第二部分位于所述第一部分周边,所述第一部分的厚度大于所述第二部分的厚度,所述裸片固定在所述第一部分与所述封装基板之间。
2.根据权利要求1所述的芯片封装结构,其特征在于,所述第一部分位于所述封装盖壳的中间区域,所述第二部分位于所述第一部分的四周边缘。
3.根据权利要求1所述的芯片封装结构,其特征在于,所述第一部分包括相对设置的第一表面和第二表面,所述第一表面的面积大于或等于所述裸片的面积,且所述第一表面与所述裸片固定连接;
所述第二部分包括相对设置的第三表面和第四表面,所述第二表面和所述第四表面位于同一平面,所述第一表面与所述平面之间的距离大于所述第三表面与所述平面之间的距离。
4.根据权利要求3所述的芯片封装结构,其特征在于,所述第一部分还包括第五表面,所述第五表面位于所述第一表面和所述第二表面之间;
所述第五表面包括平面,且所述第五表面与所述第一表面的夹角为锐角或钝角;或者,
所述第五表面为弧面,且所述弧面朝向远离所述第一部分的方向凸出。
5.根据权利要求1所述的芯片封装结构,其特征在于,所述第一部分包括第一表面,所述第一表面与所述裸片固定连接;
所述第一表面具有多个微沟槽,所述微沟槽用于容纳所述第一表面与所述裸片之间的连接材料。
6.根据权利要求5所述的芯片封装结构,其特征在于,所述微沟槽为条状沟槽,所述多个微沟槽在所述第一表面上平行排列。
7.根据权利要求1所述的芯片封装结构,其特征在于,所述第一部分包括微流道,所述微流道至少部分位于所述第一部分内部,所述微流道用于通过其内流动的冷却剂对所述封装盖壳及所述裸片散热。
8.根据权利要求7所述的芯片封装结构,其特征在于,所述微流道的进口和出口位于所述第一部分背离所述裸片的一侧。
9.根据权利要求7所述的芯片封装结构,其特征在于,所述微流道包括多个第一流道和多个第二流道;
所述第一流道沿第一方向延伸,所述第二流道沿第二方向延伸,所述第一方向与所述第二方向相交;所述多个第一流道沿所述第二方向依次排列,所述第二流道位于相邻的两个所述第一流道之间,使得相邻的两个所述第一流道首尾相接。
10.根据权利要求1所述的芯片封装结构,其特征在于,所述封装盖壳的四周具有封装挡墙;所述封装挡墙位于所述封装盖壳与所述封装基板之间,以使所述封装盖壳与所述封装基板围成所述封闭空间;
所述封装挡墙与所述封装基板固定连接,且所述封装挡墙朝向所述封装基板的一侧表面具有加强筋或肋片。
11.根据权利要求1所述的芯片封装结构,其特征在于,所述第二部分具有透气孔,所述透气孔用于使所述裸片所在的封闭空间与外界连通。
12.一种电子设备,其特征在于,包括权利要求1~11任一项所述的芯片封装结构。
13.一种芯片封装结构的设计方法,其特征在于,所述芯片封装结构包括封装基板、裸片和封装盖壳,所述裸片位于所述封装基板的一侧,且所述裸片与所述封装基板电连接,所述封装盖壳位于所述裸片背离所述封装基板的一侧,且所述封装盖壳与所述封装基板围成一封闭空间,所述裸片位于所述封闭空间内,所述封装盖壳包括第一部分和第二部分,所述第二部分位于所述第一部分周边,所述第一部分的厚度大于所述第二部分的厚度,所述裸片固定在所述第一部分和所述封装基板之间,所述设计方法包括:
获取所述封装基板的结构参数和所述裸片的结构参数;
根据所述封装基板的结构参数和所述裸片的结构参数,确定所述封装盖壳的多组结构参数,所述多组结构参数中所述第一部分和/或所述第二部分的结构参数各不相同;
根据所述封装基板的结构参数、所述裸片的结构参数和所述封装盖壳的多组结构参数,对所述芯片封装结构进行模拟仿真,得到所述芯片封装结构的多个形变值,所述多个形变值与所述多组结构参数一一对应;
将所述多个形变值中最小者对应的结构参数,确定为所述芯片封装结构的最优结构参数。
14.根据权利要求13所述的设计方法,其特征在于,所述结构参数至少包括形状、材料和尺寸,所述确定所述封装盖壳的多组结构参数包括:
将所述封装盖壳中所述第一部分和所述第二部分的多个形状、多种材料和多个尺寸进行组合,得到所述封装盖壳的多组结构参数。
15.根据权利要求14所述的设计方法,其特征在于,所述第一部分的剖面形状包括梯形。
16.一种计算机设备,其特征在于,包括存储器和处理器;
所述存储器用于存储指令;
所述处理器用于根据所述存储器存储的指令,执行如权利要求13-15任一项所述的芯片封装结构的设计方法。
17.一种计算机可读存储介质,其特征在于,其上存储有用于执行如权利要求13-15任一项所述的芯片封装结构的设计方法的指令。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211498279.1A CN115600542B (zh) | 2022-11-28 | 2022-11-28 | 一种芯片封装结构及其设计方法和相关设备 |
CN202310257056.4A CN116305927A (zh) | 2022-11-28 | 2022-11-28 | 一种芯片封装结构的设计方法和相关设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211498279.1A CN115600542B (zh) | 2022-11-28 | 2022-11-28 | 一种芯片封装结构及其设计方法和相关设备 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310257056.4A Division CN116305927A (zh) | 2022-11-28 | 2022-11-28 | 一种芯片封装结构的设计方法和相关设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115600542A true CN115600542A (zh) | 2023-01-13 |
CN115600542B CN115600542B (zh) | 2023-04-07 |
Family
ID=84852622
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310257056.4A Pending CN116305927A (zh) | 2022-11-28 | 2022-11-28 | 一种芯片封装结构的设计方法和相关设备 |
CN202211498279.1A Active CN115600542B (zh) | 2022-11-28 | 2022-11-28 | 一种芯片封装结构及其设计方法和相关设备 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310257056.4A Pending CN116305927A (zh) | 2022-11-28 | 2022-11-28 | 一种芯片封装结构的设计方法和相关设备 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN116305927A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114942493A (zh) * | 2022-05-05 | 2022-08-26 | 武汉光迅科技股份有限公司 | 一种芯片组件、光器件及组装方法 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030168722A1 (en) * | 2002-03-08 | 2003-09-11 | Misuk Yamazaki | Semiconductor device |
CN101188221A (zh) * | 2006-11-20 | 2008-05-28 | 松下电器产业株式会社 | 布线基板和采用该布线基板的半导体器件 |
US20080290484A1 (en) * | 2005-07-20 | 2008-11-27 | Infineon Technologies Ag | Leadframe Strip and Mold Apparatus for an Electronic Component and Method of Encapsulating an Electronic Component |
CN101359636A (zh) * | 2007-07-31 | 2009-02-04 | 昆山达鑫电子有限公司 | 电子元件的封装结构与其封装方法 |
CN103107099A (zh) * | 2011-11-14 | 2013-05-15 | 联合科技(股份有限)公司 | 半导体封装以及封装半导体器件的方法 |
CN105489568A (zh) * | 2015-11-25 | 2016-04-13 | 中国科学院微电子研究所 | 一种倒装芯片的倒装封装结构及倒装芯片 |
US20170372979A1 (en) * | 2016-06-24 | 2017-12-28 | Xilinx, Inc. | Stacked silicon package assembly having conformal lid |
CN110168717A (zh) * | 2017-10-20 | 2019-08-23 | 华为技术有限公司 | 一种芯片封装结构及封装方法 |
CN111128912A (zh) * | 2019-12-23 | 2020-05-08 | 海光信息技术有限公司 | 封装结构及其制备方法 |
WO2021081943A1 (zh) * | 2019-10-31 | 2021-05-06 | 华为技术有限公司 | 芯片堆叠封装结构及其封装方法、电子设备 |
CN112997305A (zh) * | 2019-01-17 | 2021-06-18 | 华为技术有限公司 | 芯片封装结构、电子设备 |
CN113675154A (zh) * | 2020-05-13 | 2021-11-19 | 华为技术有限公司 | 芯片模块及电子设备 |
CN114420661A (zh) * | 2022-03-28 | 2022-04-29 | 飞腾信息技术有限公司 | 集成电路封装结构、封装方法、集成电路系统及电子设备 |
CN114514605A (zh) * | 2019-11-22 | 2022-05-17 | 华为技术有限公司 | 芯片封装、电子设备及芯片封装制备方法 |
-
2022
- 2022-11-28 CN CN202310257056.4A patent/CN116305927A/zh active Pending
- 2022-11-28 CN CN202211498279.1A patent/CN115600542B/zh active Active
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030168722A1 (en) * | 2002-03-08 | 2003-09-11 | Misuk Yamazaki | Semiconductor device |
US20080290484A1 (en) * | 2005-07-20 | 2008-11-27 | Infineon Technologies Ag | Leadframe Strip and Mold Apparatus for an Electronic Component and Method of Encapsulating an Electronic Component |
CN101188221A (zh) * | 2006-11-20 | 2008-05-28 | 松下电器产业株式会社 | 布线基板和采用该布线基板的半导体器件 |
CN101359636A (zh) * | 2007-07-31 | 2009-02-04 | 昆山达鑫电子有限公司 | 电子元件的封装结构与其封装方法 |
CN103107099A (zh) * | 2011-11-14 | 2013-05-15 | 联合科技(股份有限)公司 | 半导体封装以及封装半导体器件的方法 |
CN105489568A (zh) * | 2015-11-25 | 2016-04-13 | 中国科学院微电子研究所 | 一种倒装芯片的倒装封装结构及倒装芯片 |
US20170372979A1 (en) * | 2016-06-24 | 2017-12-28 | Xilinx, Inc. | Stacked silicon package assembly having conformal lid |
CN110168717A (zh) * | 2017-10-20 | 2019-08-23 | 华为技术有限公司 | 一种芯片封装结构及封装方法 |
CN112997305A (zh) * | 2019-01-17 | 2021-06-18 | 华为技术有限公司 | 芯片封装结构、电子设备 |
WO2021081943A1 (zh) * | 2019-10-31 | 2021-05-06 | 华为技术有限公司 | 芯片堆叠封装结构及其封装方法、电子设备 |
CN114631179A (zh) * | 2019-10-31 | 2022-06-14 | 华为技术有限公司 | 芯片堆叠封装结构及其封装方法、电子设备 |
CN114514605A (zh) * | 2019-11-22 | 2022-05-17 | 华为技术有限公司 | 芯片封装、电子设备及芯片封装制备方法 |
CN111128912A (zh) * | 2019-12-23 | 2020-05-08 | 海光信息技术有限公司 | 封装结构及其制备方法 |
CN113675154A (zh) * | 2020-05-13 | 2021-11-19 | 华为技术有限公司 | 芯片模块及电子设备 |
CN114420661A (zh) * | 2022-03-28 | 2022-04-29 | 飞腾信息技术有限公司 | 集成电路封装结构、封装方法、集成电路系统及电子设备 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114942493A (zh) * | 2022-05-05 | 2022-08-26 | 武汉光迅科技股份有限公司 | 一种芯片组件、光器件及组装方法 |
CN114942493B (zh) * | 2022-05-05 | 2024-01-30 | 武汉光迅科技股份有限公司 | 一种芯片组件、光器件及组装方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115600542B (zh) | 2023-04-07 |
CN116305927A (zh) | 2023-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10566320B2 (en) | Method for fabricating electronic package | |
US9048168B2 (en) | Semiconductor packages having warpage compensation | |
US9601450B2 (en) | Semiconductor package | |
CN103477429B (zh) | 半导体器件及其制造方法 | |
US20120241133A1 (en) | Vapor chamber and method for manufacturing the same | |
CN108520867B (zh) | 封装结构及焊接方法 | |
KR20130094107A (ko) | 열 분산기를 갖는 반도체 패키지 및 그 형성 방법 | |
CN115600542B (zh) | 一种芯片封装结构及其设计方法和相关设备 | |
CN101431068A (zh) | 半导体封装模块 | |
CN113454774B (zh) | 封装芯片及封装芯片的制作方法 | |
JPWO2020162417A1 (ja) | 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法 | |
CN213752684U (zh) | 具有竖直热管理的堆叠式硅封装组件 | |
US9589874B2 (en) | Assembly of an integrated circuit chip and of a plate | |
CN110911363A (zh) | 半导体封装结构 | |
US20090151899A1 (en) | Cooling apparatus | |
US11158562B2 (en) | Conformal integrated circuit (IC) device package lid | |
EP4184563A1 (en) | Temperature control element utilized in device die packages | |
CN217239446U (zh) | 散热器、电路板和电子设备 | |
US11923256B2 (en) | Cap for package of integrated circuit | |
JP2008016653A (ja) | 半導体パッケージ、その製造方法、プリント基板及び電子機器 | |
CN218585973U (zh) | 芯片封装结构和电子设备 | |
CN218632020U (zh) | 封装盖壳、芯片封装结构和电子设备 | |
CN218632002U (zh) | 芯片封装结构和电子设备 | |
Han et al. | AiP Component and Board Level Heat dissipation Analysis for Automotive Radar | |
CN219457586U (zh) | 一种芯片封装结构和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |