CN115589724A - 改善闪存器件孔洞缺陷的方法 - Google Patents
改善闪存器件孔洞缺陷的方法 Download PDFInfo
- Publication number
- CN115589724A CN115589724A CN202211051475.4A CN202211051475A CN115589724A CN 115589724 A CN115589724 A CN 115589724A CN 202211051475 A CN202211051475 A CN 202211051475A CN 115589724 A CN115589724 A CN 115589724A
- Authority
- CN
- China
- Prior art keywords
- layer
- apf
- polysilicon
- peripheral
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种改善闪存器件孔洞缺陷的方法，所述方法包括：提供一半导体结构，所述半导体结构包括存储单元区及外围器件区，且所述存储单元区形成有字线及位于所述字线表面的字线氧化层，所述外围器件区形成有外围多晶硅层；于所述半导体结构的表面形成介质保护层；于所述介质保护层的表面形成APF层，并图案化形成于所述外围器件区的所述APF层；以图案化后的所述APF层为硬掩膜层对所述外围多晶硅层进行刻蚀以形成多晶硅栅极，此时，利用所述存储单元区未被图案化的所述APF层保护所述字线氧化层。通过本发明解决了以现有的方法形成多晶硅栅极时导致闪存器件产生孔洞缺陷的问题。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种改善闪存器件孔洞缺陷的方法。
背景技术
闪存(flash)器件包括存储单元区(cell区)及外围器件区(Peri区)，且所述存储单元区与外围器件区存在高度差，而该高度差的存在使得字线多晶硅在存储单元区的控制栅及浮栅完成刻蚀之后出现孔洞缺陷。这是由于在外围器件区形成多晶硅栅极时，需先进行光刻工艺，而在进行光刻工艺时，由于该高度差的存在使得形成于存储单元区的底部抗反射层(Barc，Bottom Anti Reflective Coating)和光刻胶(PR，Photo Resist)的厚度低于形成于外围器件区的Barc和PR的厚度，因此，在进行刻蚀工艺时，存储单元区的Barc和PR不能有效阻挡刻蚀，导致字线表面的氧化层厚度减小，从而使得氧化层被刻穿，进而导致孔洞(pitting)缺陷的发生。而该缺陷将会导致Rc WL和Rs WL增大，从而对存储单元区的擦写读性能产生不利影响，甚至会导致耐久性失效(endurance fail)。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善闪存器件孔洞缺陷的方法，用于解决以现有的方法形成多晶硅栅极时导致闪存器件产生孔洞缺陷的问题。
为实现上述目的及其他相关目的，本发明提供一种改善闪存器件孔洞缺陷的方法，所述方法包括：
提供一半导体结构，所述半导体结构包括存储单元区及外围器件区，且所述存储单元区形成有字线及位于所述字线表面的字线氧化层，所述外围器件区形成有外围多晶硅层；
于所述半导体结构的表面形成介质保护层，且所述介质保护层覆盖所述存储单元区及所述外围器件区；
于所述介质保护层的表面形成APF层，并图案化形成于所述外围器件区的所述APF层；
以图案化后的所述APF层为硬掩膜层对所述外围多晶硅层进行刻蚀以形成多晶硅栅极，此时，利用所述存储单元区未被图案化的所述APF层保护所述字线氧化层。
可选地，以图案化后的所述APF层为硬掩膜层对所述外围多晶硅层进行刻蚀以形成所述多晶硅栅极时，选用对所述APF层具有高选择比的刻蚀气体。
可选地，所述刻蚀气体包括SF6和CH2F2。
可选地，所述方法还包括于所述APF层表面形成掩膜结构，并对所述掩膜结构进行图案化的步骤。
可选地，所述掩膜结构包括介质抗反射层、底部抗反射层及形成于二者之间的顶层氧化层，其中，所述底部抗反射层形成于所述APF层的表面。
可选地，图案化形成于所述外围器件区的所述APF层的方法包括：
于所述掩膜结构的表面形成光刻胶，并对形成于所述外围器件区的所述光刻胶进行图案化处理形成光刻胶图案；
将所述光刻胶图案作为第一掩膜层来刻蚀所述掩膜结构直至暴露出所述APF层以形成图案化后的所述掩膜结构；
将图案化的所述掩膜结构作为第二掩膜层来刻蚀所述APF层以形成图案化后的所述APF层。
可选地，在以图案化后的所述APF层为硬掩膜层对所述外围多晶硅层进行刻蚀以形成所述多晶硅栅极之前，所述方法包括以图案化后的所述APF层为硬掩膜层对形成于所述外围器件区的所述介质氧化层进行刻蚀的步骤。
可选地，所述半导体结构还包括半导体衬底。
可选地，所述存储单元区包括存储栅氧化层、隔离层、浮栅多晶硅层及控制栅多晶硅层，所述存储栅氧化层形成于所述半导体衬底的表面，所述浮栅多晶硅层形成于所述存储栅氧化层的表面，且位于所述字线的两侧，所述控制栅多晶层形成于所述浮栅多晶硅层的上方并通过所述隔离层与所述浮栅多晶硅层隔开。
可选地，所述外围器件区还包括外围氧化层，且所述外围氧化层形成于所述外围多晶硅层与所述半导体衬底之间。
如上所述，本发明的改善闪存器件孔洞缺陷的方法，通过利用APF层保护字线表面的氧化层，以防止因氧化层被刻穿而导致字线多晶硅上产生孔洞缺陷，从而实现对闪存器件的孔洞缺陷的改善。
附图说明
图1显示本发明的改善闪存器件孔洞缺陷的方法的流程图。
图2显示本发明的形成有介质保护层的半导体结构的剖面结构示意图。
图3显示为本发明的形成APF层、掩膜结构及光刻胶后的半导体结构的剖面结构示意图。
图4显示为本发明的外围器件区的掩膜结构被刻蚀后的剖面结构示意图。
图5显示为本发明的外围器件区的APF层被刻蚀后的剖面结构示意图。
图6显示为本发明的外围器件区的外围多晶硅层被刻蚀后的剖面结构示意图。
图7显示为本发明的刻蚀形成浮栅及控制栅，并去除介质保护层及APF层后的剖面结构示意图。
附图标号说明
10：半导体结构；10a：半导体衬底；11：存储单元区；111：字线；112：字线氧化层；113：存储氧化层；114：隔离层；114a：底部氧化层；114b：中间氮化层；114c：顶部氧化层；115：浮栅多晶硅层；116：控制栅多晶硅层；12：外围器件区；121：外围多晶硅层；122：多晶硅栅极；123：外围氧化层；13：浅沟槽隔离结构；117：侧墙结构；117a：氧化层；117b：氮化层；20：介质保护层；30：APF层；40：掩膜结构；41：介质抗反射层；42：底部抗反射层；43：顶部氧化层；50：光刻胶
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
如图1所示，本实施例提供一种改善闪存器件孔洞缺陷的方法，所述方法包括：
提供一半导体结构10，所述半导体结构10包括存储单元区11及外围器件区12，且所述存储单元区11形成有字线111及位于所述字线111表面的字线氧化层112，所述外围器件区12形成有外围多晶硅层121；
于所述半导体结构10的表面形成介质保护层20，且所述介质保护层20覆盖所述存储单元区11及所述外围器件区12；
于所述介质保护层20的表面形成APF层30，并图案化形成于所述外围器件区12的所述APF层30；
以图案化后的所述APF层30为硬掩膜层对所述外围多晶硅层121进行刻蚀以形成多晶硅栅极122，此时，利用所述存储单元区11未被图案化的所述APF层30保护所述字线氧化层112。
具体的，所述半导体结构10还包括半导体衬底10a。本实施例中，所述半导体衬底10a包括但不限于硅衬底。
具体的，所述存储单元区11包括存储栅氧化层113、隔离层114、浮栅多晶硅层115及控制栅多晶硅层116，所述存储栅氧化层113形成于所述半导体衬底10a的表面，所述浮栅多晶硅层115形成于所述存储栅氧化层113的表面，且位于所述字线111的两侧，所述控制栅多晶硅层116形成于所述浮栅多晶硅层115的上方并通过所述隔离层114与所述浮栅多晶硅层116隔开。
本实施例中，所述控制栅多晶硅层116的高度低于所述外围多晶硅层121的高度。所述隔离层114为ONO结构，包括底部氧化层114a、中间氮化层114b及顶部氧化层114c。
具体的，所述外围器件区12还包括外围氧化层123，且所述外围氧化层123形成于所述外围多晶硅层121与所述半导体衬底10a之间。本实施例中，所述外围氧化层123的厚度小于所述存储栅氧化层113的厚度。
如图2所示，本实施例中，所述半导体结构10还包括浅沟槽隔离结构13，且所述多晶硅栅极122形成于所述浅沟槽隔离结构13的表面。需要说明的是，所述多晶硅硅栅极122不仅位于所述浅沟槽隔离结构13的表面，还形成于有源区且位于所述外围氧化层123的表面(图中未示出)。本实施例中所述半导体结构10还包括侧墙结构117，且所述侧墙结构117包括氧化层117a和氮化层117b(如图7所示)。
本实施例中，所述介质保护层20的材质包括为氧化硅，可通过沉积工艺形成。所述APF层30(Advanced Patterning Film)为先进图形膜层，可通过利用CVD工艺进行沉积来形成。在具体制备所述APF层30时，利用乙炔碳化以生成一层坚硬且致密的介质层，所述介质层具有耐刻蚀的性能；再于所述介质层上生长一层氧化层以防止碳(C)扩散进光刻胶。而在刻蚀所述外围多晶硅层121形成所述多晶硅栅极122时，所述APF层30保护所述存储单元区11的字线氧化层112，以防止所述字线氧化层112被刻穿，从而导致字线多晶硅上产生孔洞缺陷(所述字线多晶硅为用于形成所述字线111的多晶硅)。
具体的，以图案化后的所述APF层30为硬掩膜层对所述外围多晶硅层121进行刻蚀以形成所述多晶硅栅极122时，选用对所述APF层30具有高选择比的刻蚀气体。
本实施例中，所述APF层30与所述外围多晶硅层121的选择比为200：1，因此，在对所述外围多晶硅层121进行刻蚀形成所述多晶硅栅极122时，形成于所述存储单元区11的未被图案化的所述APF层30虽然也会被刻蚀，但其刻蚀速率很低，因此，其能够起到保护所述字线氧化层112的目的。
作为示例，所述刻蚀气体包括SF6和CH2F2。
具体的，在以图案化后的所述APF层30为硬掩膜层对所述外围多晶硅层121进行刻蚀以形成所述多晶硅栅极122之前，所述方法包括以图案化后的所述APF层30为硬掩膜层对形成于所述外围器件区12的所述介质氧化层20进行刻蚀的步骤。
具体的，所述方法还包括于所述APF层30表面形成掩膜结构40，并对所述掩膜结构40进行图案化的步骤。
作为示例，所述掩膜结构40包括介质抗反射层41、底部抗反射层42及形成于二者之间的顶层氧化层43，其中，所述底部抗反射层41形成于所述APF层30的表面。
具体的，图案化形成于所述外围器件区12的所述APF层30的方法包括：于所述掩膜结构40的表面形成光刻胶50，并对形成于所述外围器件区12的所述光刻胶50进行图案化处理形成光刻胶图案(如图3所示)；将所述光刻胶图案作为第一掩膜层来刻蚀所述掩膜结构40直至暴露出所述APF层30以形成图案化后的所述掩膜结构40(如图4所示)；将图案化的所述掩膜结构40作为第二掩膜层来刻蚀所述APF层30以形成图案化后的所述APF层30(如图5所示)。
本实施例中，在对所述外围器件区12的所述掩膜结构40进行刻蚀时，形成于所述存储器件区11的所述光刻胶50会被刻蚀掉(如图4所示)；在对所述外围器件区12的APF层30进行刻蚀时，形成于所述存储器件区11的所述掩膜结构40会被刻蚀掉(如图5所示)；在利用APF层30作为硬掩膜层对所述外围器件区12的所述介质氧化层20及外围多晶硅层121进行刻蚀时，形成于所述存储器件区11的所述APF层因具有高选择比而具有较慢的刻蚀速率，因此，在刻蚀形成多晶硅栅极122时，所述存储器件区11的所述APF层仍有所保留(如图6所示)，从而能够实现保护字线氧化层112的目的。本实施例中，在刻蚀所述外围多晶硅层121形成所述多晶硅栅极122之后，采用灰化刻蚀去除所述存储单元区11的所述APF层30及所述外围器件区12的图案化后的所述APF层30；采用湿法工艺去除所述光刻胶。
如图7所示，进一步地，在形成所述多晶硅栅极122之后，以所述介质保护层20为掩膜层对所述控制栅多晶硅层116进行刻蚀形成控制栅，对所述浮栅多晶硅层115进行刻蚀以形成浮栅。
表1给出了根据本实施例提供的方法形成多晶硅栅极后对所述字线氧化层进行量测得到的其厚度数据；表2给出了根据现有方法形成多晶硅栅极后对所述字线氧化层进行量测得到的其厚度数据。在对所述字线氧化层的厚度进行量测时，从晶圆上选出三个区域(C区域，M区域及E区域)，并从每个区域选出三个位置点(site1、site2、site3)。从表1与表2的数据可以看出，利用APF层保护所述字线氧化层的方法与未利用APF层保护所述字线氧化层的方法相比，利用APF层保护所述字线氧化层的方法使得所述字线氧化层在多晶硅栅极形成后保留的厚度较大，从而能够避免字线多晶硅上出现孔洞缺陷。
表1
表2
综上所述，本发明的改善闪存器件孔洞缺陷的方法，通过利用APF层保护字线表面的氧化层，以防止因氧化层刻穿而导致字线多晶硅上产生孔洞缺陷，从而实现对闪存器件的孔洞缺陷的改善。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种改善闪存器件孔洞缺陷的方法，其特征在于，所述方法包括：
提供一半导体结构，所述半导体结构包括存储单元区及外围器件区，且所述存储单元区形成有字线及位于所述字线表面的字线氧化层，所述外围器件区形成有外围多晶硅层；
于所述半导体结构的表面形成介质保护层，且所述介质保护层覆盖所述存储单元区及所述外围器件区；
于所述介质保护层的表面形成APF层，并图案化形成于所述外围器件区的所述APF层；
以图案化后的所述APF层为硬掩膜层对所述外围多晶硅层进行刻蚀以形成多晶硅栅极，此时，利用所述存储单元区未被图案化的所述APF层保护所述字线氧化层。
2.根据权利要求1所述的改善闪存器件孔洞缺陷的方法，其特征在于，以图案化后的所述APF层为硬掩膜层对所述外围多晶硅层进行刻蚀以形成所述多晶硅栅极时，选用对所述APF层具有高选择比的刻蚀气体。
3.根据权利要求2所述的改善闪存器件孔洞缺陷的方法，其特征在于，所述刻蚀气体包括SF6和CH2F2。
4.根据权利要求1所述的改善闪存器件孔洞缺陷的方法，其特征在于，所述方法还包括于所述APF层表面形成掩膜结构，并对所述掩膜结构进行图案化的步骤。
5.根据权利要求4所述的改善闪存器件孔洞缺陷的方法，其特征在于，所述掩膜结构包括介质抗反射层、底部抗反射层及形成于二者之间的顶层氧化层，其中，所述底部抗反射层形成于所述APF层的表面。
6.根据权利要求4或5所述的改善闪存器件孔洞缺陷的方法，其特征在于，图案化形成于所述外围器件区的所述APF层的方法包括：
于所述掩膜结构的表面形成光刻胶，并对形成于所述外围器件区的所述光刻胶进行图案化处理形成光刻胶图案；
将所述光刻胶图案作为第一掩膜层来刻蚀所述掩膜结构直至暴露出所述APF层以形成图案化后的所述掩膜结构；
将图案化的所述掩膜结构作为第二掩膜层来刻蚀所述APF层以形成图案化后的所述APF层。
7.根据权利要求1所述的改善闪存器件孔洞缺陷的方法，其特征在于，在以图案化后的所述APF层为硬掩膜层对所述外围多晶硅层进行刻蚀以形成所述多晶硅栅极之前，所述方法包括以图案化后的所述APF层为硬掩膜层对形成于所述外围器件区的所述介质氧化层进行刻蚀的步骤。
8.根据权利要求1所述的改善闪存器件孔洞缺陷的方法，其特征在于，所述半导体结构还包括半导体衬底。
9.根据权利要求8所述的改善闪存器件孔洞缺陷的方法，其特征在于，所述存储单元区包括存储栅氧化层、隔离层、浮栅多晶硅层及控制栅多晶硅层，所述存储栅氧化层形成于所述半导体衬底的表面，所述浮栅多晶硅层形成于所述存储栅氧化层的表面，且位于所述字线的两侧，所述控制栅多晶层形成于所述浮栅多晶硅层的上方并通过所述隔离层与所述浮栅多晶硅层隔开。
10.根据权利要求8所述的改善闪存器件孔洞缺陷的方法，其特征在于，所述外围器件区还包括外围氧化层，且所述外围氧化层形成于所述外围多晶硅层与所述半导体衬底之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211051475.4A CN115589724A (zh) | 2022-08-30 | 2022-08-30 | 改善闪存器件孔洞缺陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211051475.4A CN115589724A (zh) | 2022-08-30 | 2022-08-30 | 改善闪存器件孔洞缺陷的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115589724A true CN115589724A (zh) | 2023-01-10 |
Family
ID=84772012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211051475.4A Pending CN115589724A (zh) | 2022-08-30 | 2022-08-30 | 改善闪存器件孔洞缺陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115589724A (zh) |
-
2022
- 2022-08-30 CN CN202211051475.4A patent/CN115589724A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5719911B2 (ja) | ピッチマルチプリケーションされた材料のループの一部分を分離するための方法およびその関連構造 | |
| US10685838B1 (en) | Semiconductor structure providing for an increased pattern density on a substrate and method for forming same | |
| JP5545524B2 (ja) | 効率的なピッチマルチプリケーションプロセス | |
| KR20070116108A (ko) | 포토리소그래피의 피쳐들에 관련된 감소된 피치를 갖는패턴들 | |
| KR101169164B1 (ko) | 반도체 소자의 형성 방법 | |
| US8524604B2 (en) | Method for forming fine pattern of semiconductor device | |
| KR20120055384A (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR100647001B1 (ko) | 플래쉬 메모리 소자의 플로팅 게이트 전극 형성방법 | |
| KR20060001994A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20010106923A (ko) | 반도체소자의 제조방법 | |
| CN115589724A (zh) | 改善闪存器件孔洞缺陷的方法 | |
| US11862513B2 (en) | Manufacturing method of semiconductor structure | |
| US11309184B2 (en) | Semiconductor structure and formation method thereof | |
| US7534711B2 (en) | System and method for direct etching | |
| KR100894102B1 (ko) | 고집적화된 반도체 메모리소자의 제조방법 | |
| CN113224072B (zh) | 一种改善Eflash Cell区字线顶部氧化层被损坏的方法 | |
| US8034690B2 (en) | Method of etching oxide layer and nitride layer | |
| KR100739917B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| CN111403278B (zh) | 芯轴图形的形成方法 | |
| US20230077092A1 (en) | Method of fabricating semiconductor device and patterning semiconductor structure | |
| KR20110083978A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR20090042457A (ko) | 고집적 반도체 메모리소자의 제조방법 | |
| KR20080038854A (ko) | 플래시 메모리 소자의 제조 방법 | |
| US20080124914A1 (en) | Method of fabricating flash memory device | |
| CN113643969A (zh) | 一种通过优化多晶硅刻蚀改善高k介质栅被腐蚀的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |