CN115580280A - 执行电源门控操作的电子设备 - Google Patents
执行电源门控操作的电子设备 Download PDFInfo
- Publication number
- CN115580280A CN115580280A CN202210008774.3A CN202210008774A CN115580280A CN 115580280 A CN115580280 A CN 115580280A CN 202210008774 A CN202210008774 A CN 202210008774A CN 115580280 A CN115580280 A CN 115580280A
- Authority
- CN
- China
- Prior art keywords
- control signal
- driving
- drive
- switch control
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
- H03K2217/94042—Means for reducing energy consumption
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
一种电子设备,包括驱动控制信号生成电路,其被配置为生成第一驱动控制信号和第二驱动控制信号以及驱动开关控制信号。该电子设备还包括开关控制信号驱动电路,被配置为根据是否执行掉电模式,基于第一驱动控制信号和驱动开关控制信号而将开关控制信号驱动至第一电压,或者基于第二驱动控制信号而将开关控制信号驱动至第二电压。
Description
相关申请的交叉引用
本申请要求于2021年6月21日提交韩国知识产权局的韩国申请第10-2021-0080444号的优先权,其整体内容通过引用合并于此。
技术领域
本公开涉及一种执行电源门控操作的电子设备。
背景技术
半导体器件可以执行电源门控操作用于控制是否向内部电路供电,以减少不必要的功耗。为了使半导体器件执行电源门控操作,提供了驱动用于控制电源门控操作的信号的多个晶体管。
晶体管的劣化程度,诸如时变介电击穿(TDDB)现象和偏置温度不稳定(BTI)现象,会随着时间的流逝而变得严重。
发明内容
本公开的一些实施方式涉及一种执行电源门控操作的电子设备。
在一个实施方式中,一种电子设备可以包括驱动控制信号生成电路,其被配置为生成第一驱动控制信号和第二驱动控制信号以及驱动开关控制信号。该电子设备还可以包括开关控制信号驱动电路,其被配置为:根据是否执行掉电模式(power-down mode),基于第一驱动控制信号和驱动开关控制信号而将开关控制信号驱动至第一电压,或者基于第二驱动控制信号而将开关控制信号驱动至第二电压。当执行掉电模式时,第一驱动控制信号和驱动开关控制信号被驱动至不同的电平。
在一个实施方式中,一种电子设备可以包括驱动控制信号生成电路,其被配置为生成第一驱动控制信号和第二驱动控制信号以及驱动开关控制信号。该电子设备还可以包括开关控制信号驱动电路,其被配置为:根据是否执行掉电模式,基于第一驱动控制信号和驱动开关控制信号而将开关控制信号驱动至第一电压,或者基于第二驱动控制信号和驱动开关控制信号而将开关控制信号驱动至第二电压。当执行掉电模式时,第一驱动控制信号和驱动开关控制信号被驱动至不同的电平。
在一个实施方式中,一种电子设备可以包括第一驱动控制信号生成电路,其被配置为生成第一驱动控制信号和第一驱动开关控制信号。该电子设备还可以包括第二驱动控制信号生成电路,其被配置为生成第二驱动控制信号。该电子设备还可以包括开关控制信号驱动电路,其被配置为:根据是否进入掉电模式,基于第一驱动控制信号和第一驱动开关控制信号而将开关控制信号驱动至第一电压,或者基于第二驱动控制信号和第一驱动开关控制信号而将开关控制信号驱动至地电压。当执行掉电模式时,第一驱动控制信号和第一驱动开关控制信号被驱动至不同的电平。
根据本公开的实施方式,当用于电源门控操作的开关控制信号被下拉驱动时,控制是否接通上拉驱动元件和上拉开关元件的控制信号的电平被不同地设定,这使得可以减轻上拉驱动元件和上拉开关元件的劣化。
此外,根据本公开的实施方式,当用于电源门控操作的开关控制信号被上拉驱动时,控制是否接通下拉驱动元件和下拉开关元件的控制信号的电平被不同地设定,这使得可以减轻下拉驱动元件和下拉开关元件的劣化。
附图说明
图1是图示根据本公开的示例的电子设备的配置的框图。
图2是帮助说明施加到图1所示的开关控制信号生成电路的电压电平的表格。
图3是图示图1所示的开关控制信号生成电路的示例的示图。
图4是图示图1所示的内部操作电路的示例的示图。
图5和图6是帮助说明图3所示的开关控制信号生成电路的操作的示图。
图7是图示图1所示的开关控制信号生成电路的另一示例的示图。
图8和图9是帮助说明图7所示的开关控制信号生成电路的操作的示图。
图10是图示根据本公开的另一示例的电子设备的配置的框图。
图11是帮助说明图10所示的掉电信号生成电路的操作的示图。
图12是图示图10所示的开关控制信号生成电路的示例的示图。
具体实施方式
在以下示例的描述中,术语“预设”表示当参数在处理或算法中使用时参数的数值是预先确定的。根据示例,参数的数值可以在处理或算法开始时或在其中处理或算法被执行的时段期间被设定。
用于区分各种部件的诸如“第一”和“第二”的术语不用于限制这些部件。例如,第一部件可被称为第二部件,反之亦然。
当一部件被称为“耦接”或“连接”到另一部件时,应当理解,这些部件可以直接彼此耦接或连接,或者通过置于它们之间的又一部件彼此耦接或连接。另一方面,当一部件被称为“直接耦接”或“直接连接”到另一部件时,应当理解,这些部件直接彼此耦接或连接,而没有置于它们之间的又一部件。
“逻辑高电平”和“逻辑低电平”用于描述信号的逻辑电平。具有“逻辑高电平”的信号不同于具有“逻辑低电平”的信号。例如,当具有第一电压的信号对应于具有“逻辑高电平”的信号时,具有第二电压的信号可以对应于具有“逻辑低电平”的信号。根据示例,“逻辑高电平”可以被设定为高于“逻辑低电平”的电压。根据示例,信号的逻辑电平可以被设定为不同的逻辑电平或相反的逻辑电平。例如,根据示例可以将具有逻辑高电平的信号设定为具有逻辑低电平,并且根据示例可以将具有逻辑低电平的信号设定为具有逻辑高电平。
在下文中,将通过示例更详细地描述本公开的教导。这些示例仅用于例示本公开的教导,并且本公开的范围不受这些示例的限制。
图1是图示根据本公开的示例的电子设备100的配置的框图。如图1所示,电子设备100可以包括内部电压生成电路(VINT GEN)101、偏置电压生成电路(VNG GEN)103、掉电信号生成电路(POWER DOWN SIGNAL GEN)105、开关控制信号生成电路(CTR_SW GEN)107和内部操作电路(OPERATION CIRCUIT)109。电子设备100可以使用半导体器件来实现。可以从电源焊盘(未示出)向电子设备100供应电源电压VDD和地电压VSS。电子设备100可以通过被提供来自电子设备100外部的命令CMD来执行包括掉电模式的各种内部操作。命令CMD的比特位数可以根据实施方式不同地设定。
内部电压生成电路101可以通过被供应电源电压VDD来生成内部电压VINT。电源电压VDD和内部电压VINT可以被设定为正电压。内部电压生成电路101可以通过调整电源电压VDD的电平来生成内部电压VINT。更详细地,内部电压生成电路101可以通过降低电源电压VDD的电平来设定内部电压VINT的电平。也就是说,内部电压VINT可以被设定为低于电源电压VDD的电平。例如,内部电压生成电路101可以从具有1.05(V)电平的电源电压VDD生成具有0.8(V)电平的内部电压VINT。
偏置电压生成电路103可以通过被供应地电压VSS来生成偏置电压VNG。地电压VSS的电平可以被设定为0(V)。偏置电压VNG可以被设定为负电压。偏置电压生成电路103可以通过调整地电压VSS的电平来设定偏置电压VNG的电平。例如,偏置电压生成电路103可以从具有0(V)电平的地电压VSS生成具有-0.2(V)电平的偏置电压VNG。
掉电信号生成电路105可基于命令CMD生成掉电时段信号PWDD。掉电信号生成电路105可以通过解码具有用于执行掉电模式的组合的命令CMD来激活掉电时段信号PWDD。掉电信号生成电路105可以通过解码具有用于结束掉电模式的组合的命令CMD来去激活掉电时段信号PWDD。掉电时段信号PWDD可以在其中执行掉电模式的时段期间被激活。掉电模式可以被设定为用于切断供应给内部操作电路109的电力的模式。掉电时段信号PWDD可以在其中执行正常模式的时段期间被去激活。正常模式可以被设定为向内部操作电路109供电的模式。
开关控制信号生成电路107可以通过基于掉电时段信号PWDD被供应电源电压VDD、内部电压VINT、地电压VSS和偏置电压VNG来生成开关控制信号CTR_SW。开关控制信号生成电路107可以在其中掉电时段信号PWDD被激活的时段期间将开关控制信号CTR_SW驱动至偏置电压VNG。开关控制信号生成电路107可以在其中掉电时段信号PWDD被去激活的时段期间将开关控制信号CTR_SW驱动至电源电压VDD。稍后将参照图3描述开关控制信号生成电路107的详细配置和操作。
内部操作电路109可以基于开关控制信号CTR_SW执行各种内部操作。当开关控制信号CTR_SW被驱动至偏置电压VNG时,内部操作电路109可进入掉电模式,因此可切断对内部操作电路109的供电。当开关控制信号CTR_SW被驱动至电源电压VDD时,内部操作电路109可以进入正常模式,因此可以通过被供电来执行各种内部操作。稍后将参照图4描述内部操作电路109的详细配置和操作。
图2是帮助说明施加到图1所示的开关控制信号生成电路107的电压电平的表格。参照图2,电源电压VDD的电平可以设定为1.05(V)。内部电压VINT的电平可以被设定为0.8(V),其低于电源电压VDD的电平。地电压VSS的电平可以被设定为0(V)。偏置电压VNG的电平可以被设定为-0.2(V)作为负电压。
图3是图示图1所示的开关控制信号生成电路107的示例的示图。如图3所示,开关控制信号生成电路107可以包括驱动控制信号生成电路121和开关控制信号驱动电路123a。
驱动控制信号生成电路121可以包括第一、第二、第三和第四驱动电路121_1、121_2、121_3和121_4以及电平移位器122_1。驱动控制信号生成电路121可以通过基于掉电时段信号PWDD而被供应电源电压VDD、内部电压VINT、地电压VSS和偏置电压VNG来生成第一驱动控制信号CTR_DRV1、驱动开关控制信号CTR_DSW和第二驱动控制信号CTR_DRV2。
当执行掉电模式时,驱动控制信号生成电路121可以将第一驱动控制信号CTR_DRV1驱动至电源电压VDD,并将驱动开关控制信号CTR_DSW和第二驱动控制信号CTR_DRV2驱动至内部电压VINT。换言之,当执行掉电模式时,驱动控制信号生成电路121可以将第一驱动控制信号CTR_DRV1和驱动开关控制信号CTR_DSW驱动至不同的电平。
当掉电模式结束时,驱动控制信号生成电路121可以将第一驱动控制信号CTR_DRV1和驱动开关控制信号CTR_DSW驱动至地电压VSS并将第二驱动控制信号CTR_DRV2驱动至偏置电压VNG。换言之,当掉电模式结束时,驱动控制信号生成电路121可以将第二驱动控制信号CTR_DRV2和驱动开关控制信号CTR_DSW驱动至不同的电平。
第一驱动电路121_1可以接收掉电时段信号PWDD并将反相的掉电时段信号PWDDB驱动至电源电压VDD和地电压VSS之一。当执行掉电模式时,第一驱动电路121_1可以基于激活的掉电时段信号PWDD将反相的掉电时段信号PWDDB驱动至地电压VSS。当掉电模式结束时,第一驱动电路121_1可以基于被去激活的掉电时段信号PWDD将反相的掉电时段信号PWDDB驱动至电源电压VDD。可以使用反相器来实现第一驱动电路121_1。
第二驱动电路121_2可以接收反相的掉电时段信号PWDDB并将第一驱动控制信号CTR_DRV1驱动至电源电压VDD和地电压VSS之一。当执行掉电模式时,第二驱动电路121_2可以将第一驱动控制信号CTR_DRV1驱动至电源电压VDD。当掉电模式结束时,第二驱动电路121_2可以将第一驱动控制信号CTR_DRV1驱动至地电压VSS。可以使用反相器来实现第二驱动电路121_2。
第三驱动电路121_3可以接收反相的掉电时段信号PWDDB并将驱动开关控制信号CTR_DSW驱动至内部电压VINT和地电压VSS之一。当执行掉电模式时,第三驱动电路121_3可以将驱动开关控制信号CTR_DSW驱动至内部电压VINT。当掉电模式结束时,第三驱动电路121_3可以将驱动开关控制信号CTR_DSW驱动至地电压VSS。第三驱动电路121_3可以使用反相器来实现。
电平移位器122_1可以将反相的掉电时段信号PWDDB的电平移位。例如,电平移位器122_1可以将反相的掉电时段信号PWDDB的电平降低0.2(V)并且将输出信号输出到第四驱动电路121_4的输入端子。
第四驱动电路121_4可以接收电平移位器122_1的输出信号并将第二驱动控制信号CTR_DRV2驱动至内部电压VINT和偏置电压VNG之一。当执行掉电模式时,第四驱动电路121_4可以将第二驱动控制信号CTR_DRV2驱动至内部电压VINT。当掉电模式结束时,第四驱动电路121_4可以将第二驱动控制信号CTR_DRV2驱动至偏置电压VNG。可以使用反相器来实现第四驱动电路121_4。
开关控制信号驱动电路123a可以通过基于第一驱动控制信号CTR_DRV1、第二驱动控制信号CTR_DRV2和驱动开关控制信号CTR_DSW而被供应电源电压VDD和偏置电压VNG来驱动开关控制信号CTR_SW。开关控制信号驱动电路123a可以包括第一驱动元件123_1a、驱动开关元件123_2a和第二驱动元件123_3a。第一驱动元件123_1a和驱动开关元件123_2a中的每一个可以使用PMOS晶体管来实现,该PMOS晶体管具有被形成为薄的栅氧化物层,以便在掉电模式结束时快速进入正常模式。第二驱动元件123_3a可以使用NMOS晶体管来实现,该NMOS晶体管具有被形成为厚的栅氧化物层,以便减轻晶体管的劣化。随着晶体管的栅极端子和漏极端子之间的电压差增大,晶体管的劣化可能变得严重。根据一个实施方式,第二驱动元件123_3a的栅氧化物层可以被形成为比第一驱动元件123_1a和驱动开关元件123_2a中的每一个的栅氧化物层厚。当基于第一驱动控制信号CTR_DRV1而被接通时,第一驱动元件123_1a可以通过被供应电源电压VDD来驱动内部节点nd11。当基于驱动开关控制信号CTR_DSW而被接通时,驱动开关元件123_2a可以电耦接内部节点nd11和输出节点nd12,开关控制信号CTR_SW是通过输出节点nd12被输出的。当基于第二驱动控制信号CTR_DRV2而被接通时,第二驱动元件123_3a可以通过被供应偏置电压VNG来驱动输出节点nd12。可以向第二驱动元件123_3a的主体供应偏置电压VNG。
根据是否执行掉电模式,开关控制信号驱动电路123a可以通过接通第一驱动元件123_1a和驱动开关元件123_2a来将开关控制信号CTR_SW驱动至电源电压VDD,或者可以通过接通第二驱动元件123_3a来将开关控制信号CTR_SW驱动至偏置电压VNG。当执行掉电模式时,开关控制信号驱动电路123a可以通过基于第二驱动控制信号CTR_DRV2而接通第二驱动元件123_3a来将开关控制信号CTR_SW驱动至偏置电压VNG。当执行掉电模式时,开关控制信号驱动电路123a可以基于第一驱动控制信号CTR_DRV1和驱动开关控制信号CTR_DSW关断第一驱动元件123_1a和驱动开关元件123_2a。当掉电模式结束时,开关控制信号驱动电路123a可以通过基于第一驱动控制信号CTR_DRV1和驱动开关控制信号CTR_DSW而接通第一驱动元件123_1a和驱动开关元件123_2a来将开关控制信号CTR_SW驱动至电源电压VDD。当掉电模式结束时,开关控制信号驱动电路123a可以基于第二驱动控制信号CTR_DRV2关断第二驱动元件123_3a。
图4是图示图1所示的内部操作电路109的示例的示图。如图4所示,内部操作电路109可以包括逻辑电路(LOGIC)131和开关元件133。
可以根据实施方式使用用于执行各种内部操作的元件来实现逻辑电路131。逻辑电路131可以耦接在电源线135_1和虚拟地线135_2之间。电源线135_1可以供应正电压。例如,电源线135_1可以耦接到电源电压VDD(参见图1)的端子。又例如,电源线135_1可供应内部电压VINT(参见图1)。
可以使用NMOS晶体管来实现开关元件133。开关元件133可以耦接在虚拟地线135_2和地线135_3之间。地线135_3可以耦接到地电压VSS(参见图1)的端子。开关元件133可以基于开关控制信号CTR_SW来控制对逻辑电路131的地电压VSS供应。当执行掉电模式时,开关元件133可以基于被驱动至偏置电压VNG的开关控制信号CTR_SW(参见图1)来切断对逻辑电路131的地电压VSS供应。在本示例中,当执行掉电模式时,开关元件133可被提供被驱动至电平低于地电压VSS的电平的偏置电压VNG的开关控制信号CTR_SW(参见图1),这使得可以在其中执行掉电模式的时段期间减少逻辑电路131的漏电流。当掉电模式结束时,开关元件133可以基于被驱动至电源电压VDD的开关控制信号CTR_SW(参见图1)向逻辑电路131供应地电压VSS。在本示例中,当掉电模式结束时,开关元件133可被提供被驱动至电平高于内部电压VINT的电平的电源电压VDD的开关控制信号CTR_SW,这使得可以在其中执行正常模式的时段期间平稳地向逻辑电路131供电。
图5是帮助说明当执行掉电模式时图3所示的开关控制信号生成电路107中执行的操作的示图。参照图2,图5所示的电源电压VDD、内部电压VINT和偏置电压VNG可以被分别设定为1.05(V)、0.8(V)和-0.2(V)的电平。
当执行掉电模式时,驱动控制信号生成电路121可以基于具有逻辑高电平“H”的掉电时段信号PWDD将第一驱动控制信号CTR_DRV1、驱动开关控制信号CTR_DSW和第二驱动控制信号CTR_DRV2分别驱动至1.05(V)、0.8(V)和0.8(V)。
当执行掉电模式时,第二驱动元件123_3a可以基于被驱动至0.8(V)的第二驱动控制信号CTR_DRV2而被接通并且将输出节点nd12驱动至-0.2(V)。
当执行掉电模式时,第一驱动元件123_1a可以基于被驱动至1.05(V)的第一驱动控制信号CTR_DRV1而关断。由于第一驱动元件123_1a通过驱动开关元件123_2a而与被驱动至-0.2(V)的输出节点nd12分离,所以可以减轻第一驱动元件123_1a的劣化(晶体管的劣化可能随着晶体管的栅极端子和漏极端子之间的电压差增大而变得严重)。
尽管输出节点nd12被驱动至低于0(V)的-0.2(V),当执行掉电模式时,由于驱动开关元件123_2a基于被驱动至低于1.05(V)的0.8(V)的驱动开关控制信号CTR_DSW而关断,所以仍可以减轻驱动开关元件123_2a的劣化。
因此,在当执行掉电模式时针对电源门控操作下拉驱动开关控制信号CTR_SW时,开关控制信号驱动电路123a可以被提供被驱动至不同的电平的第一驱动控制信号CTR_DRVl和驱动开关控制信号CTR_DSW,这使得可以减轻第一驱动元件123_1a和驱动开关元件123_2a的劣化。
图6是帮助说明当掉电模式结束时在图3所示的开关控制信号生成电路107中执行的操作的示图。参照图2,图6所示的电源电压VDD、地电压VSS和偏置电压VNG可以分别被设定为1.05(V)、0(V)和-0.2(V)。
当掉电模式结束时,驱动控制信号生成电路121可以基于具有逻辑低电平“L”的掉电时段信号PWDD将第一驱动控制信号CTR_DRV1、驱动开关控制信号CTR_DSW和第二驱动控制信号CTR_DRV2分别驱动至0(V)、0(V)和-0.2(V)。
当掉电模式结束时,第一驱动元件123_1a和驱动开关元件123_2a可以基于被驱动至0(V)的第一驱动控制信号CTR_DRV1和驱动开关控制信号CTR_DSW而被接通并将输出节点nd12驱动至1.05(V)。
当掉电模式结束时,第二驱动元件123_3a可以基于被驱动至-0.2(V)的第二驱动控制信号CTR_DRV2而关断。尽管输出节点nd12被驱动至高于0.8(V)的1.05(V),由于第二驱动元件123_3a的栅氧化物层被形成为厚的,所以仍可以减轻第二驱动元件123_3a的劣化。
图7是示出图1所示的开关控制信号生成电路107的另一示例的示图。如图7所示,开关控制信号生成电路107可以包括驱动控制信号生成电路121和开关控制信号驱动电路123b。驱动控制信号生成电路121的详细说明与上文参照图3的说明相同。
开关控制信号驱动电路123b可以通过基于第一驱动控制信号CTR_DRV1、第二驱动控制信号CTR_DRV2和驱动开关控制信号CTR_DSW而被供应电源电压VDD和偏置电压VNG来驱动开关控制信号CTR_SW。开关控制信号驱动电路123b可以包括第一驱动元件123_1b、第一驱动开关元件123_2b、第二驱动元件123_3b和第二驱动开关元件123_4b。与第一驱动元件123_1a和驱动开关元件123_2a(参见图3)一样,第一驱动元件123_1b和第一驱动开关元件123_2b中的每一个可以使用具有被形成为比第二驱动元件123_3a(参见图3)的栅氧化物层薄的栅氧化物层的PMOS晶体管来实现,以便在掉电模式结束时快速进入正常模式。第二驱动元件123_3b和第二驱动开关元件123_4b中的每一个可以使用具有被形成为比第二驱动元件123_3a(参见图3)的栅氧化物层薄的栅氧化物层的NMOS晶体管来实现,以便在正常模式结束时快速进入掉电模式。
当基于第一驱动控制信号CTR_DRV1而被接通时,第一驱动元件123_1b可以通过被供应电源电压VDD来驱动内部节点nd21。当基于驱动开关控制信号CTR_DSW而被接通时,第一驱动开关元件123_2b可以电耦接内部节点nd21和输出节点nd22,开关控制信号CTR_SW是通过输出节点nd22输出的。当基于第二驱动控制信号CTR_DRV2而被接通时,第二驱动元件123_3b可以通过被供应偏置电压VNG来驱动内部节点nd23。当基于驱动开关控制信号CTR_DSW而被接通时,第二驱动开关元件123_4b可以电耦接内部节点nd23和输出节点nd22。第二驱动元件123_3b和第二驱动开关元件123_4b中的每一个的主体可以被供应偏置电压VNG。
根据是否执行掉电模式,开关控制信号驱动电路123b可以通过接通第一驱动元件123_1b和第一驱动开关元件123_2b来将开关控制信号CTR_SW驱动至电源电压VDD,或者可以通过接通第二驱动元件123_3b和第二驱动开关元件123_4b来将开关控制信号CTR_SW驱动至偏置电压VNG。当执行掉电模式时,开关控制信号驱动电路123b可以通过基于第二控制信号CTR_DRV2和驱动开关控制信号CTR_DSW而接通第二驱动元件123_3b和第二驱动开关元件123_4b来将开关控制信号CTR_SW驱动至偏置电压VNG。当执行掉电模式时,开关控制信号驱动电路123b可以基于第一驱动控制信号CTR_DRV1和驱动开关控制信号CTR_DSW关断第一驱动元件123_1b和第一驱动开关元件123_2b。当掉电模式结束时,开关控制信号驱动电路123b可以通过基于第一驱动控制信号CTR_DRV1和驱动开关控制信号CTR_DSW而接通第一驱动元件123_1b和第一驱动开关元件123_2b来将开关控制信号CTR_SW驱动至电源电压VDD。当掉电模式结束时,开关控制信号驱动电路123b可以基于第二驱动控制信号CTR_DRV2和驱动开关控制信号CTR_DSW关断第二驱动元件123_3b和第二驱动开关元件123_4b。
图8是帮助说明当执行掉电模式时在图7所示的开关控制信号生成电路107中的执行的操作的示图。参照图2,图7所示的电源电压VDD、内部电压VINT和偏置电压VNG可以分别被设定为1.05(V)、0.8(V)和-0.2(V)的电平。
当执行掉电模式时,驱动控制信号生成电路121可以基于具有逻辑高电平“H”的掉电时段信号PWDD将第一驱动控制信号CTR_DRV1、驱动开关控制信号CTR_DSW和第二驱动控制信号CTR_DRV2分别驱动至1.05(V)、0.8(V)和0.8(V)。
当执行掉电模式时,第二驱动元件123_3b和第二驱动开关元件123_4b可以基于被驱动至0.8(V)的第二驱动控制信号CTR_DRV2和驱动开关控制信号CTR_DSW而被接通并且将输出节点nd22驱动至-0.2(V)。
当执行掉电模式时,第一驱动元件123_1b可以基于被驱动至1.05(V)的第一驱动控制信号CTR_DRV1而关断。由于第一驱动元件123_1b通过第一驱动开关元件123_2b而与被驱动至-0.2(V)的输出节点nd22分离,所以可以减轻第一驱动元件123_1b的劣化(晶体管的劣化可能随着晶体管的栅极端子和漏极端子之间的电压差增大而变得严重)。
尽管输出节点nd22被驱动至低于0(V)的-0.2(V),当执行掉电模式时,由于第一驱动开关元件123_2b基于被驱动至低于1.05(V)的0.8(V)的驱动开关控制信号CTR_DSW而关断,所以仍可以减轻第一驱动开关元件123_2b的劣化。
因此,在当执行掉电模式时针对电源门控操作下拉驱动开关控制信号CTR_SW时,开关控制信号驱动电路123b可以被提供被驱动至不同的电平的第一驱动控制信号CTR_DRV1和驱动开关控制信号CTR_DSW,这使得可以减轻第一驱动元件123_1b和第一驱动开关元件123_2b的劣化。
图9是帮助说明当掉电模式结束时在图7所示的开关控制信号生成电路107中执行的操作的示图。参照图2,图9所示的电源电压VDD、地电压VSS和偏置电压VNG可以分别被设定为1.05(V)、0(V)和-0.2(V)。
当掉电模式结束时,驱动控制信号生成电路121可以基于具有逻辑低电平“L”的掉电时段信号PWDD将第一驱动控制信号CTR_DRV1、驱动开关控制信号CTR_DSW和第二驱动控制信号CTR_DRV2分别驱动至0(V)、0(V)和-0.2(V)。
当掉电模式结束时,第一驱动元件123_1b和第一驱动开关元件123_2b可以基于被驱动至0(V)的第一驱动控制信号CTR_DRV1和驱动开关控制信号CTR_DSW而将输出节点nd22驱动至1.05(V)。
当掉电模式结束时,第二驱动元件123_3b可以基于被驱动至-0.2(V)的第二驱动控制信号CTR_DRV2而关断。由于第二驱动元件123_3b通过第二驱动开关元件123_4b而与被驱动至1.05(V)的输出节点nd22分离,所以可以减轻第二驱动元件123_3b的劣化。
尽管输出节点nd22被驱动至高于0.8(V)的1.05(V),当掉电模式结束时,由于第二驱动开关元件123_4b基于被驱动至高于-0.2(V)的0(V)的驱动开关控制信号CTR_DSW而关断,所以仍可以减轻第二驱动开关元件123_4b的劣化。
因此,在当掉电模式结束时针对电源门控操作上拉驱动开关控制信号CTR_SW时,开关控制信号驱动电路123b可以被提供被驱动至不同的电平的第二驱动控制信号CTR_DRV2和驱动开关控制信号CTR_DSW,这使得可以减轻第二驱动元件123_3b和第二驱动开关元件123_4b的劣化。
图10是图示根据本公开的另一示例的电子设备100c的配置的框图。如图10所示,电子设备100c可以包括内部电压生成电路(VINT GEN)101、偏置电压生成电路(VNG GEN)103、掉电信号生成电路(POWER DOWN SIGNAL GEN)105c、开关控制信号生成电路(CTR_SWGEN)107c和内部操作电路(OPERATION CIRCUIT)109。因为上文参照图1描述了内部电压生成电路101、偏置电压生成电路103和内部操作电路109,因此这里将省略它们的描述。
掉电信号生成电路105c可基于命令CMD生成掉电时段信号PWDD、掉电脉冲PWDD_P和掉电延迟时段信号PWDD_D。掉电信号生成电路105c可以通过解码具有用于执行掉电模式的组合的命令CMD来激活掉电时段信号PWDD。掉电信号生成电路105c可以通过解码具有用于结束掉电模式的组合的命令CMD来去激活掉电时段信号PWDD。掉电信号生成电路105c可以在其中执行掉电模式的时段期间被激活。掉电时段信号PWDD可以在其中执行正常模式的时段期间被去激活。掉电信号生成电路105c可以在进入掉电模式时的预设时段期间激活掉电脉冲PWDD_P。可以根据实施方式不同地设置预设时段。掉电信号生成电路105c可以从预设时段逝去的时间点到掉电模式结束时激活掉电延迟时段信号PWDD_D。稍后将参照图11描述掉电信号生成电路105c的详细操作。
开关控制信号生成电路107c可以通过基于掉电时段信号PWDD、掉电脉冲PWDD_P和掉电延迟时段信号PWDD_D而被供应电源电压VDD、内部电压VINT、地电压VSS和偏置电压VNG来生成开关控制信号CTR_SW。在其中掉电时段信号PWDD和掉电脉冲PWDD_P二者都被激活的时段期间,开关控制信号生成电路107c可以将开关控制信号CTR_SW驱动至地电压VSS。即,开关控制信号生成电路107c可以在进入掉电模式时的预设时段期间将开关控制信号CTR_SW驱动至地电压VSS。开关控制信号生成电路107c可以在其中掉电延迟时段信号PWDD_D被激活的时段期间将开关控制信号CTR_SW驱动至偏置电压VNG。即,开关控制信号生成电路107c可以从预设时段逝去的时间点到掉电模式结束时将开关控制信号CTR_SW驱动至偏置电压VNG。开关控制信号生成电路107c可以在其中掉电时段信号PWDD被去激活的时段期间将开关控制信号CTR_SW驱动至电源电压VDD。当进入掉电模式时,开关控制信号生成电路107c可以将开关控制信号CTR_SW从电源电压VDD驱动至地电压VSS、而后再驱动至偏置电压VNG,这与将开关控制信号CTR_SW从电源电压VDD直接驱动至偏置电压VNG相比,使得可以降低功耗。稍后将参照图12描述开关控制信号生成电路107c的详细配置和操作。
图11是帮助说明图10所示的掉电信号生成电路105c的操作的示图。参照图11,掉电信号生成电路105c可以在其中执行掉电模式的时段td11期间激活掉电时段信号PWDD。掉电信号生成电路105c可以在进入掉电模式时的预设时段td12期间激活掉电脉冲PWDD_P。掉电信号生成电路105c可以在从预设时段td12逝去的时间点到掉电模式结束时的时段td13期间激活掉电延迟时段信号PWDD_D。
图12是图示图10所示的开关控制信号生成电路107c的示例的示图。如图12所示,开关控制信号生成电路107c可以包括第一驱动控制信号生成电路121_1c、第二驱动控制信号生成电路121_2c、第三驱动控制信号生成电路121_3c和开关控制信号驱动电路123c。
第一驱动控制信号生成电路121_1c可以通过基于掉电时段信号PWDD而被供应电源电压VDD、内部电压VINT和地电压VSS来生成第一驱动控制信号CTR_DRV1和第一驱动开关控制信号CTR_DSW1。当执行掉电模式时,第一驱动控制信号生成电路121_1c可以将第一驱动控制信号CTR_DRV1驱动至电源电压VDD并且将第一驱动开关控制信号CTR_DSW1驱动至内部电压VINT。也就是说,当执行掉电模式时,第一驱动控制信号生成电路121_1c可以将第一驱动控制信号CTR_DRV1和第一驱动开关控制信号CTR_DSW1驱动至不同的电平。当掉电模式结束时,第一驱动控制信号生成电路121_1c可以将第一驱动控制信号CTR_DRV1和第一驱动开关控制信号CTR_DSW1驱动至地电压VSS。第一驱动控制信号生成电路121_1c可以包括第一、第二和第三驱动电路121_11c、121_12c和121_13c。可以使用反相器来实现第一、第二和第三驱动电路121_11c、121_12c和121_13c中的每一个。
第二驱动控制信号生成电路121_2c可以通过基于掉电脉冲PWDD_P而被供应电源电压VDD、内部电压VINT、地电压VSS和偏置电压VNG来生成第二驱动控制信号CTR_DRV2。当进入掉电模式时,第二驱动控制信号生成电路121_2c可以在预设时段期间将第二驱动控制信号CTR_DRV2驱动至内部电压VINT。当进入掉电模式时,在预设时段之后,第二驱动控制信号生成电路121_2c可以将第二驱动控制信号CTR_DRV2驱动至偏置电压VNG。第二驱动控制信号生成电路121_2c可以包括第四和第五驱动电路121_21c和121_23c以及电平移位器121_22c。第四和第五驱动电路121_21c和121_23c中的每一个可以使用反相器来实现。电平移位器121_22c可以将从第四驱动电路121_21c输出的信号的电平移位并且将输出信号输出到第五驱动电路121_23c的输入端子。例如,电平移位器121_22c可以将从第四驱动电路121_21c输出的信号的电平降低0.2(V)并且将输出信号输出到第五驱动电路121_23c的输入端子。
第三驱动控制信号生成电路121_3c可以通过基于掉电延迟时段信号PWDD_D而被供应电源电压VDD、内部电压VINT、地电压VSS和偏置电压VNG来生成第三驱动控制信号CTR_DRV3和第二驱动开关控制信号CTR_DSW2。在掉电模式期间的预设时段之后,第三驱动控制信号生成电路121_3c可以将第三驱动控制信号CTR_DRV3和第二驱动开关控制信号CTR_DSW2驱动至内部电压VINT。当掉电模式结束时,第三驱动控制信号生成电路121_3c可以将第三驱动控制信号CTR_DRV3驱动至偏置电压VNG并且将第二驱动开关控制信号CTR_DSW2驱动至地电压VSS。换言之,当掉电模式结束时,第三驱动控制信号生成电路121_3c可以将第三驱动控制信号CTR_DRV3和第二驱动开关控制信号CTR_DSW2驱动至不同的电平。第三驱动控制信号生成电路121_3c可以包括第六、第七和第八驱动电路121_31c、121_32c和121_34c以及电平移位器121_33c。第六、第七和第八驱动电路121_31c、121_32c和121_34c中的每一个可以使用反相器来实现。电平移位器121_33c可以将从第六驱动电路121_31c输出的信号的电平移位并且将输出信号输出到第八驱动电路121_34c的输入端子。例如,电平移位器121_33c可以将从第六驱动电路121_31c输出的信号的电平降低0.2(V)并且将输出信号输出到第八驱动电路121_34c的输入端子。
开关控制信号驱动电路123c可以通过基于第一驱动控制信号CTR_DRVl、第二驱动控制信号CTR_DRV2、第三驱动控制信号CTR_DRV3、第一驱动开关控制信号CTR_DSW1和第二驱动开关控制信号CTR_DSW2而被供应电源电压VDD、地电压VSS和偏置电压VNG来驱动开关控制信号CTR_SW。开关控制信号驱动电路123c可以包括第一驱动元件123_1c、第一驱动开关元件123_2c、第二驱动元件123_3c、第二驱动开关元件123_4c、第三驱动元件123_5c和第三驱动开关元件123_6c。与第一驱动元件123_1a和驱动开关元件123_2a(参见图3)一样,第一驱动元件123_1c和第一驱动开关元件123_2c中的每一个可以使用具有被形成为比第二驱动元件123_3a(参见图3)的栅氧化物层薄的栅氧化物层的PMOS晶体管来实现,以便在掉电模式结束时快速进入正常模式。第二驱动元件123_3c、第二驱动开关元件123_4c、第三驱动元件123_5c和第三驱动开关元件123_6c中的每一个可以使用具有被形成为比第二驱动元件123_3a(参见图3)的栅氧化物层薄的栅氧化物层的NMOS晶体管来实现,以便在正常模式结束时快速进入掉电模式。
当基于第一驱动控制信号CTR_DRV1而被接通时,第一驱动元件123_1c可以通过被供应电源电压VDD来驱动内部节点nd31。当基于第一驱动开关控制信号CTR_DSW1而被接通时,第一驱动开关元件123_2c可以电耦接内部节点nd31和输出节点nd32,开关控制信号CTR_SW是通过输出节点nd32输出的。当基于第二驱动控制信号CTR_DRV2而被接通时,第二驱动元件123_3c可以通过被供应地电压VSS来驱动内部节点nd33。当基于第一驱动开关控制信号CTR_DSW1而被接通时,第二驱动开关元件123_4c可以电耦接内部节点nd33和输出节点nd32。当基于第三驱动控制信号CTR_DRV3而被接通时,第三驱动元件123_5c可以通过被供应偏置电压VNG来驱动内部节点nd34。当基于第二驱动开关控制信号CTR_DSW2而被接通时,第三驱动开关元件123_6c可以电耦接内部节点nd34和输出节点nd32。第二驱动元件123_3c、第二驱动开关元件123_4c、第三驱动元件123_5c和第三驱动开关元件123_6c中的每一个的主体可以被供应偏置电压VNG。
根据是否进入掉电模式,开关控制信号驱动电路123c可以通过接通第一驱动元件123_1c和第一驱动开关元件123_2c来将开关控制信号CTR_SW驱动至电源电压VDD,或者可以通过接通第二驱动元件123_3c和第二驱动开关元件123_4c来将开关控制信号CTR_SW驱动至地电压VSS。当进入掉电模式时,开关控制信号驱动电路123c可以通过在预设时段期间接通第二驱动元件123_3c和第二驱动开关元件123_4c来将开关控制信号CTR_SW驱动至地电压VSS,并且可以通过在预设时段之后接通第三驱动元件123_5c和第三驱动开关元件123_6c将开关控制信号CTR_SW驱动至偏置电压VNG。
在进入掉电模式时的预设时间段期间,开关控制信号驱动电路123c可以通过基于第二驱动控制信号CTR_DRV2和第一驱动开关控制信号CTR_DSW1而接通第二驱动元件123_3c和第二驱动开关元件123_4c来将开关控制信号CTR_SW驱动至地电压VSS。在掉电模式期间预设时间段之后,开关控制信号驱动电路123c可以通过基于第三驱动控制信号CTR_DRV3和第二驱动开关控制信号CTR_DSW2而接通第三驱动元件123_5c和第三驱动开关元件123_6c来将开关控制信号CTR_SW驱动至偏置电压VNG。在其中执行掉电模式的时段期间,开关控制信号驱动电路123c可以基于第一驱动控制信号CTR_DRV1和第一驱动开关控制信号CTR_DSW1来关断第一驱动元件123_1c和第一驱动开关元件123_2c。
当掉电模式结束时,开关控制信号驱动电路123c可以通过基于第一驱动控制信号CTR_DRV1和第一驱动开关控制信号CTR_DSW1而接通第一驱动元件123_1c和第一驱动开关元件123_2c来将开关控制信号CTR_SW驱动至电源电压VDD。当掉电模式结束时,开关控制信号驱动电路123c可以基于第二驱动控制信号CTR_DRV2和第一驱动开关控制信号CTR_DSW1来关断第二驱动元件123_3c和第二驱动开关元件123_4c。当掉电模式结束时,开关控制信号驱动电路123c可以基于第三驱动控制信号CTR_DRV3和第二驱动开关控制信号CTR_DSW2来关断第三驱动元件123_5c和第三驱动开关元件123_6c。
因此,当进入掉电模式时,开关控制信号驱动电路123c可以将开关控制信号CTR_SW从电源电压VDD驱动至地电压VSS、而后驱动至偏置电压VNG,这与将开关控制信号CTR_SW从电源电压VDD直接驱动至偏置电压VNG相比,使得可以降低功耗。
此外,当针对电源门控操作下拉驱动开关控制信号时,开关控制信号驱动电路123c可以不同地设定控制是否接通上拉驱动元件和上拉开关元件的控制信号的电平,这使得可以减轻上拉驱动元件和上拉开关元件的劣化。同理,当针对电源门控操作上拉驱动开关控制信号时,开关控制信号驱动电路123c可以不同地设定控制是否接通下拉驱动元件和下拉开关元件的控制信号的电平,这使得可以减轻下拉驱动元件和下拉开关元件的劣化。
尽管出于说明性目的公开了本教导的一些实施方式,但是本领域技术人员将理解,在不脱离如所附权利要求限定的本教导的范围和精神的情况下,各种修改、添加和/或替换是可能的。
Claims (20)
1.一种电子设备,包括:
驱动控制信号生成电路,其生成第一驱动控制信号和第二驱动控制信号以及驱动开关控制信号;以及
开关控制信号驱动电路,其:根据是否执行掉电模式,基于所述第一驱动控制信号和所述驱动开关控制信号而将开关控制信号驱动至第一电压,或者基于所述第二驱动控制信号而将所述开关控制信号驱动至第二电压,
其中,当执行所述掉电模式时,所述第一驱动控制信号和所述驱动开关控制信号被驱动至不同的电平。
2.根据权利要求1所述的电子设备,其中,当执行所述掉电模式时所述开关控制信号驱动电路将所述开关控制信号驱动至所述第二电压,以及所述第二电压被设定为负电压。
3.根据权利要求1所述的电子设备,其中,当所述掉电模式结束时所述开关控制信号驱动电路将所述开关控制信号驱动至所述第一电压,以及所述第一电压被设定为正电压。
4.根据权利要求1所述的电子设备,其中,当执行所述掉电模式时所述驱动控制信号生成电路将所述第一驱动控制信号驱动至所述第一电压并且将所述驱动开关控制信号驱动至第三电压,以及所述第三电压被设定为电平低于所述第一电压的电平的正电压。
5.根据权利要求4所述的电子设备,其中,当执行所述掉电模式时,所述驱动控制信号生成电路将所述第二驱动控制信号驱动至所述第三电压。
6.根据权利要求1所述的电子设备,其中,所述开关控制信号驱动电路包括:
第一驱动元件,其通过基于所述第一驱动控制信号而被供应所述第一电压来驱动内部节点;
驱动开关元件,其:基于所述驱动开关控制信号,电耦接所述内部节点和输出节点,所述开关控制信号是通过所述输出节点输出的;以及
第二驱动元件,其通过基于所述第二驱动控制信号而被供应所述第二电压来驱动所述输出节点。
7.根据权利要求6所述的电子设备,其中
所述第一驱动元件和所述驱动开关元件均使用PMOS晶体管实现,以及
所述第二驱动元件使用NMOS晶体管实现。
8.根据权利要求6所述的电子设备,其中,当执行所述掉电模式时,所述开关控制信号驱动电路:
通过基于所述第二驱动控制信号而接通所述第二驱动元件来将所述输出节点驱动至所述第二电压;以及
基于所述第一驱动控制信号和所述驱动开关控制信号而关断所述第一驱动元件和所述驱动开关元件。
9.根据权利要求6所述的电子设备,其中,当所述掉电模式结束时,所述开关控制信号驱动电路:
通过基于所述第一驱动控制信号和所述驱动开关控制信号而接通所述第一驱动元件和所述驱动开关元件来将所述输出节点驱动至所述第一电压,以及
基于所述第二驱动控制信号而关断所述第二驱动元件。
10.根据权利要求6所述的电子设备,其中,所述第二驱动元件的栅氧化物层被形成为比所述第一驱动元件和所述驱动开关元件的栅氧化物层厚。
11.根据权利要求1所述的电子设备,还包括:
内部操作电路,其:当执行所述掉电模式时,基于所述开关控制信号而被切断供电。
12.根据权利要求11所述的电子设备,其中,所述内部操作电路包括:
逻辑电路,耦接在电源线和虚拟地线之间;以及
开关元件,使用耦接在所述虚拟地线和地线之间的NMOS晶体管实现,
其中,所述开关元件基于所述开关控制信号控制对所述逻辑电路的地电压供应。
13.一种电子设备,包括:
驱动控制信号生成电路,其生成第一驱动控制信号和第二驱动控制信号以及驱动开关控制信号;以及
开关控制信号驱动电路,其:根据是否执行掉电模式,基于所述第一驱动控制信号和所述驱动开关控制信号而将开关控制信号驱动至第一电压,或者基于所述第二驱动控制信号和所述驱动开关控制信号而将所述开关控制信号驱动至第二电压,
其中,当执行所述掉电模式时,所述第一驱动控制信号和所述驱动开关控制信号被驱动至不同的电平。
14.根据权利要求13所述的电子设备,其中,当所述掉电模式结束时,所述驱动控制信号生成电路将所述第二驱动控制信号和所述驱动开关控制信号驱动至不同的电平。
15.根据权利要求13所述的电子设备,其中,所述开关控制信号驱动电路包括:
第一驱动元件,其通过基于所述第一驱动控制信号而被供应所述第一电压来驱动第一内部节点;
第一驱动开关元件,其:基于所述驱动开关控制信号,电耦接所述第一内部节点和输出节点,所述开关控制信号是通过所述输出节点输出的;
第二驱动元件,其通过基于所述第二驱动控制信号而被供应所述第二电压来驱动第二内部节点;以及
第二驱动开关元件,其基于所述驱动开关控制信号而电耦接所述第二内部节点和所述输出节点。
16.根据权利要求14所述的电子设备,其中
所述第一驱动元件和所述第一驱动开关元件均使用PMOS晶体管实现,以及
所述第二驱动元件和所述第二驱动开关元件均使用NMOS晶体管实现。
17.一种电子设备,包括:
第一驱动控制信号生成电路,其生成第一驱动控制信号和第一驱动开关控制信号;
第二驱动控制信号生成电路,其生成第二驱动控制信号;以及
开关控制信号驱动电路,其:根据是否进入掉电模式,基于所述第一驱动控制信号和所述第一驱动开关控制信号而将开关控制信号驱动至第一电压,或者基于所述第二驱动控制信号和所述第一驱动开关控制信号而将所述开关控制信号驱动至地电压,
其中,当执行所述掉电模式时,所述第一驱动控制信号和所述第一驱动开关控制信号被驱动至不同的电平。
18.根据权利要求17所述的电子设备,其中,在进入所述掉电模式时的预设时段期间,所述开关控制信号驱动电路基于所述第二驱动控制信号和所述第一驱动开关控制信号而将所述开关控制信号驱动至所述地电压;以及在所述预设时段之后,所述开关控制信号驱动电路基于第三驱动控制信号和第二驱动开关控制信号而将所述开关控制信号驱动至第二电压,所述第二电压被设定为负电压。
19.根据权利要求18所述的电子设备,其中,所述开关控制信号驱动电路包括:
第一驱动元件,其通过基于所述第一驱动控制信号而被供应所述第一电压来驱动第一内部节点;
第一驱动开关元件,其:基于所述第一驱动开关控制信号,电耦接所述第一内部节点和输出节点,所述开关控制信号是通过所述输出节点输出的;
第二驱动元件,其通过基于所述第二驱动控制信号而被供应所述地电压来驱动第二内部节点;
第二驱动开关元件,其基于所述第一驱动开关控制信号而电耦接所述第二内部节点和所述输出节点;
第三驱动元件,其通过基于所述第三驱动控制信号而被供应所述第二电压来驱动第三内部节点;以及
第三驱动开关元件,其基于所述第二驱动开关控制信号而电耦接所述第三内部节点和所述输出节点。
20.根据权利要求19所述的电子设备,其中
所述第一驱动元件和所述第一驱动开关元件均使用PMOS晶体管实现,以及
所述第二驱动元件、所述第二驱动开关元件、所述第三驱动元件和所述第三驱动开关元件均使用NMOS晶体管实现。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210080444A KR20220169848A (ko) | 2021-06-21 | 2021-06-21 | 파워게이팅동작을 수행하는 전자장치 |
KR10-2021-0080444 | 2021-06-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115580280A true CN115580280A (zh) | 2023-01-06 |
Family
ID=84490779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210008774.3A Withdrawn CN115580280A (zh) | 2021-06-21 | 2022-01-06 | 执行电源门控操作的电子设备 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11575375B2 (zh) |
KR (1) | KR20220169848A (zh) |
CN (1) | CN115580280A (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100935729B1 (ko) | 2007-12-28 | 2010-01-08 | 주식회사 하이닉스반도체 | 센스앰프 오버드라이빙 전압 공급 장치 |
US9762231B2 (en) | 2015-03-10 | 2017-09-12 | Qualcomm Incorporated | Transistors configured for gate overbiasing and circuits therefrom |
US9997214B1 (en) * | 2017-06-29 | 2018-06-12 | Cadence Design Systems, Inc. | LevelShifter-less output buffer with hybrid driver for high speed and low supply memory applications |
-
2021
- 2021-06-21 KR KR1020210080444A patent/KR20220169848A/ko unknown
- 2021-10-12 US US17/499,476 patent/US11575375B2/en active Active
-
2022
- 2022-01-06 CN CN202210008774.3A patent/CN115580280A/zh not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
KR20220169848A (ko) | 2022-12-28 |
US20220407510A1 (en) | 2022-12-22 |
US11575375B2 (en) | 2023-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0212584B1 (en) | Output circuit device with stabilized potential | |
US6809546B2 (en) | On-chip termination apparatus in semiconductor integrated circuit, and method for controlling the same | |
US7161376B2 (en) | Variable impedence output buffer | |
KR100810611B1 (ko) | 반도체 장치의 레벨 쉬프팅 회로 | |
EP0608489B1 (en) | Low-to-high voltage translator with latch-up immunity | |
US7145363B2 (en) | Level shifter | |
KR101221177B1 (ko) | 전압 전환 회로 | |
US5994922A (en) | Output buffer, semiconductor integrated circuit having output buffer and driving ability adjusting method for output buffer | |
JP2005524251A (ja) | スリープ・モード中の信号状態および漏れ電流の制御 | |
KR100228591B1 (ko) | 반도체 기억 장치 | |
CN115580280A (zh) | 执行电源门控操作的电子设备 | |
JP3910124B2 (ja) | レベルシフト回路 | |
KR100338337B1 (ko) | 모드 설정 확정 신호 발생 회로 | |
JPH1197998A (ja) | 出力回路 | |
KR20020091803A (ko) | 씨모스 출력 회로 | |
JP5059580B2 (ja) | 終端回路 | |
KR100482367B1 (ko) | 반도체 메모리장치의 데이터 출력버퍼 및 그 데이터출력방법 | |
US5751178A (en) | Apparatus and method for shifting signal levels | |
KR19980024604A (ko) | 저 전압 플래시 eeprom 메모리용 행 구동 회로 | |
JP7251624B2 (ja) | 半導体集積回路 | |
US7199616B2 (en) | Method and apparatus to generate break before make signals for high speed TTL driver | |
JP3769310B2 (ja) | 入力回路 | |
CN114598316A (zh) | 输出入模块 | |
JP3249285B2 (ja) | シリアル入出力回路 | |
KR100318267B1 (ko) | 구동전류를 제어하기 위한 씨모스 출력 버퍼회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20230106 |
|
WW01 | Invention patent application withdrawn after publication |