CN115578965B - 一种移位寄存电路、显示面板及显示装置 - Google Patents

Abstract

本发明实施例公开了一种移位寄存电路、显示面板及显示装置，包括：第一控制模块、第二控制模块、输出模块和隔离模块，其中，隔离模块用于根据稳压控制端的稳压控制信号和第一节点的电位控制第二节点的电位；在数据写入帧，稳压控制信号为控制隔离模块导通第一节点和第二节点的第一稳压信号，第一时钟信号和第二时钟信号为使能电平互不交叠的脉冲信号；在至少部分保持帧的起始时刻，稳压控制信号由第一稳压信号跳变为控制隔离模块断开第一节点和第二节点的第二稳压信号；以及在各保持帧的至少部分时间段，第一时钟信号和第二时钟信号均保持为非使能电平，且稳压控制端处于悬浮状态。本发明实施例提供的技术方案，以实现降低显示装置的功耗。

Description

一种移位寄存电路、显示面板及显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种移位寄存电路、显示 面板及显示装置。

背景技术

随着显示技术的发展，在追求显示装置的较高分辨率的同时，显示装 置的功耗随之增加。为了降低显示装置的功耗，一些产品在待机模式下， 甚至执行基于1Hz以下的驱动频率。

现有技术中，显示面板在低频维持阶段，移位寄存器电路仍处于正常 工作状态，使得其所产生的功耗与高频显示模式时相同，导致显示面板仍 具有较大的功耗，从而未充分发挥低频显示模式下低功耗的优点。

发明内容

本发明提供了一种移位寄存电路、显示面板及显示装置，以进一步降 低显示装置的功耗。

第一方面，本发明实施例提供了一种移位寄存电路，包括：

第一控制模块，分别与信号输入端、第一时钟端、第二时钟端、第一 节点和第二节点电连接，用于根据所述第一时钟端的第一时钟信号，控制 所述信号输入端的输入信号向所述第一节点传输的传输路径，以及根据所 述第二时钟端的第二时钟信号，控制所述第二节点的电位；

第二控制模块，分别与所述第一时钟端、所述第二时钟端、第一电平 端、第二电平端、所述第一节点和第三节点电连接，用于根据所述第一节 点的电位、所述第一时钟信号、所述第二时钟信号、所述第一电平端的第 一电平信号以及所述第二电平端的第二电平信号，控制所述第三节点的电 位；

输出模块，分别与所述第二节点、所述第三节点、所述第一电平端、 所述第二电平端和信号输出端电连接，用于根据所述第二节点的电位，控 制所述第一电平信号向所述信号输出端传输的传输路径，根据所述第三节 点的电位，控制所述第二电平信号向所述信号输出端传输的传输路径；

隔离模块，分别与所述第一节点、所述第二节点和稳压控制端电连接， 用于根据所述稳压控制端的稳压控制信号和所述第一节点的电位，控制所 述第二节点的电位；

在第一驱动模式下，所述移位寄存电路的驱动周期包括数据写入帧和 至少一个保持帧；在所述数据写入帧，所述稳压控制信号为控制所述隔离 模块导通所述第一节点和所述第二节点的第一稳压信号，所述第一时钟信 号和所述第二时钟信号为使能电平互不交叠的脉冲信号；在至少部分所述 保持帧的起始时刻，所述稳压控制信号由所述第一稳压信号跳变为控制所 述隔离模块断开所述第一节点和所述第二节点的第二稳压信号；以及在各 所述保持帧的至少部分时间段，所述第一时钟信号和所述第二时钟信号均 保持为非使能电平，且所述稳压控制端处于悬浮状态。

第二方面，本发明实施例还提供了一种显示面板，包括：阵列排布的 多个像素电路和级联的多个如第一发面所述的移位寄存电路；

每一级所述移位寄存电路的信号输出端与位于同一行的至少部分所述 像素电路电连接；除最后一级的所述移位寄存电路之外，其余每一级所述 移位寄存电路的信号输出端与下一级所述移位寄存电路的信号输入端电 连接，第一级所述移位寄存电路的信号输入端接收起始脉冲信号。

第三方面，本发明实施例还提供了显示装置，包括第二方面所述的显 示面板。

本发明的技术方案，通过在第一驱动模式下的数据写入帧，稳压控制 信号为第一稳压信号，使得隔离模块导通第一节点和第二节点的传输路径， 第一控制模块控制第二节点的电位与输入信号相匹配，并在输入信号无法 传输至第一节点和第二节点时，使得第二节点的电位可与第二时钟信号的 使能电平相匹配，使得第二节点的电位不会随着时间的推移而向非使能电 平变化，第二节点能够为持续稳定的使能电平；在至少一个保持帧，稳压 控制信号由第一稳压信号跳变为第二稳压信号，使得隔离模块300断开第 一节点和第二节点的传输路径，避免输入信号对第二节点的影响；在各保 持帧的至少部分时间段，第一时钟信号和第二时钟信号均保持为非使能电 平，以降低显示面板的功耗，且稳压控制端处于悬浮状态，使得隔离模块 在自身的耦合作用下稳定在断开状态，同时控制第二节点的电位为持续稳 定的使能电平，以使输出模块能够在第二节点的使能电平的控制下，控制第一电平端的第一电平信号传输至信号输出端，从而提高移位寄存电路的 在第一驱动模式下稳定工作。如此，在降低显示面板功耗的同时，保证移 位寄存电路的稳定输出，进而提高显示面板的显示效果。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键 或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下 的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述 中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅 是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性 劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的本发明实施例提供的一种移位寄存电路的 结构示意图；

图2为本发明实施例提供的一种移位寄存电路的驱动时序图；

图3为本发明实施例提供的另一种移位寄存电路的结构示意图；

图4为本发明实施例提供的又一种移位寄存电路的结构示意图；

图5为本发明实施例提供的又一种移位寄存电路的结构示意图；

图6为本发明实施例提供的又一种移位寄存电路的结构示意图；

图7为本发明实施例提供的又一种移位寄存电路的结构示意图；

图8为本发明实施例提供的又一种移位寄存电路的结构示意图；

图9为本发明实施例提供的又一种移位寄存电路的结构示意图；

图10为本发明实施例提供的又一种移位寄存电路的结构示意图；

图11为本发明实施例提供的又一种移位寄存电路的结构示意图；

图12为本发明实施例提供的又一种移位寄存电路的结构示意图；

图13为本发明实施例提供的又一种移位寄存电路的结构示意图；

图14为本发明实施例提供的又一种移位寄存电路的结构示意图；

图15为本发明实施例提供的又一种移位寄存电路的结构示意图；

图16为本发明实施例提供的一种显示面板的结构示意图；

图17为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明 实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述， 显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施 例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动 前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第 一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或 先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描 述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实 施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖 不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产 品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地 列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

图1为本发明实施例提供的一种移位寄存电路的结构示意图，如图1 所示，该移位寄存电路包括：第一控制模块100、第二控制模块200、输 出模块400和隔离模块300。

其中，第一控制模块100分别与信号输入端IN、第一时钟端CK、第 二时钟端XCK、第一节点N1和第二节点N2电连接，用于根据第一时钟 端CK的第一时钟信号ck，控制信号输入端IN的输入信号Vin向第一节 点N1传输的传输路径，以及根据第二时钟端XCK的第二时钟信号xck， 控制第二节点N2的电位。

第二控制模块200分别与第一时钟端CK、第二时钟端XCK、第一电 平端VGL、第二电平端VGH、第一节点N1和第三节点N3电连接，用于 根据第一节点N1的电位、第一时钟信号ck、第二时钟信号xck、第一电 平端VGL的第一电平信号Vgl以及第二电平端VGH的第二电平信号Vgh， 控制第三节点N3的电位。

输出模块400分别与第二节点N2、第三节点N3、第一电平端VGL、 第二电平端VGH和信号输出端OUT电连接，用于根据第二节点N2的电 位，控制第一电平信号Vgl向信号输出端OUT传输的传输路径，根据第 三节点N3的电位，控制第二电平信号Vgh向信号输出端OUT传输的传 输路径。

隔离模块300分别与第一节点N1、第二节点N2和稳压控制端CKN 电连接，用于根据稳压控制端CKN的稳压控制信号ckn和第一节点N1 的电位，控制第二节点N2的电位。

在第一驱动模式下，移位寄存电路的驱动周期包括数据写入帧t1和至 少一个保持帧t2；在数据写入帧，稳压控制信号ckn为控制隔离模块300 导通第一节点N1和第二节点N2的第一稳压信号ckn1，第一时钟信号ck 和第二时钟信号xck为使能电平互不交叠的脉冲信号；在至少部分保持帧 t2的起始时刻，稳压控制信号ckn由第一稳压信号ckn1跳变为控制隔离 模块300断开第一节点N1和第二节点N2的第二稳压信号ckn2；以及在 各保持帧t2的至少部分时间段，第一时钟信号ck和第二时钟信号xck均 保持为非使能电平，且稳压控制端CKN处于悬浮状态。

其中，第一时钟信号ck可为高电平信号(例如vgh)和低电平信号(例 如vgl)交替进行的脉冲信号，同样的，第二时钟信号xck也可以为高电 平信号vgh和低电平信号vgl交替进行的脉冲信号。通常一个高电平信号 vgh和与其连续的一个低电平信号vgl构成一个脉冲周期，第二时钟信号 xck与第一时钟信号ck的使能电平互不交叠，即在第一时钟信号ck为高 电平信号vgh时，第二时钟信号xck可为低电平信号vgl，反之，在第一 时钟信号ck为低电平信号vgl时，第二时钟信号xck可为高电平信号vgh。 低电平信号vgl可以为第一时钟信号ck和第二时钟信号xck的使能电平， 高电平信号vgh为第一时钟信号ck和第二时钟信号xck的非使能电平； 或者，高电平信号vgh可以为第一时钟信号ck和第二时钟信号xck的使 能电平，低电平信号vgl为第一时钟信号ck和第二时钟信号xck的非使能 电平。可以理解的是，第一时钟信号ck和第二时钟信号xck的使能电平 和非使能电平的高低可以根据需要进行设置，本发明实施例对此不做具体 限定。

第一电平端VGL的第一电平信号Vgl与第二电平端VGH的第二电平 信号Vgh可以为固定信号，例如当第一电平端VGL的第一电平信号Vgl 为低电平信号(例如vgl)时，第二电平端VGH的第二电平信号Vgh可 以为高电平信号(例如vgh)；反之，当第一电平端VGL的第一电平信号 Vgl为高电平信号vgh时，第二电平端VGH的第二电平信号Vgh可以为 低电平信号vgl。可以理解的是，第一电平端VGL的第一电平信号Vgl和 第二电平端VGH的第二电平信号Vgh可以根据需要进行设置，本发明实 施例对此不做具体限定。

稳压控制信号ckn也可为高电平信号(例如vgh)和低电平信号(例 如vgl)交替进行的脉冲信号，即第一稳压信号ckn1和第二稳压信号ckn2 交替进行的脉冲信号。例如，当第一稳压信号ckn1为高电平信号vgh时， 第二稳压信号ckn2为低电平信号vgl，或者当第一稳压信号ckn1为低电 平信号vgl，第二稳压信号ckn2为高电平信号vgh。可以理解的是，第一 稳压信号ckn1为低电平信号和第二稳压信号ckn2为高电平信号可以根据 需要进行设置，本发明实施例对此不做具体限定。

需要说明的是，稳压控制信号ckn的高电平信号与第一时钟信号ck和 第二时钟信号xck的高电平信号可以相同或不同，同理，稳压控制信号ckn 的低电平信号与第一时钟信号ck和第二时钟信号xck的低电平信号可以 相同或不同，可以根据需要进行设置，本发明实施例对此不做具体限定。

可以理解的，第一驱动模式可以是发光驱动电路在较低驱动频率下的 工作模式，此时显示画面可持续显示待机画面，因此无需对显示面板的显 示画面持续刷新，使得在该模式下，显示面板可以具有较长的显示驱动周 期，即移位寄存电路可以具有较长的驱动周期，使得移位寄存电路的驱动 周期可以包括数据写入帧t1和至少一个保持帧t2。其中，移位寄存电路的 数据写入帧t1可以包括一个像素驱动电路完整的驱动周期(即像素驱动电路的初始化阶段、数据写入阶段和发光控制阶段)，一个保持帧t2时长可 与数据写入帧的时长相同，且在保持帧t2可以仅包括发光控制阶段，如此， 可以实现第一驱动模式下，以较低的驱动频率驱动显示面板时，显示面板 的显示画面可以维持为待机画面，以降低显示面板的功耗。

具体的，结合参考图1和图2所示，在数据写入帧t1，第一控制模块 100可以在第一时钟信号ck的使能电平的控制下，控制输入信号Vin传输 至第一节点N1，使得第一节点N1的电位与输入信号Vin相匹配，同时， 隔离模块300在稳压控制信号ckn为控制隔离模块300导通第一节点N1 和第二节点N2的第一稳压信号ckn1时，继续将输入信号Vin传输至第二节点N2，使得第二节点N2的电位与输入信号Vin相匹配。此外，第一控 制模块100还可以在第二时钟信号xck的使能电平的控制下，控制第二节 点N2的电位，由于第一时钟信号ck的使能电平和第二时钟信号xck的使 能电平互不交叠，在第一时钟信号ck为非使能电平时，输入信号Vin无 法传输至第一节点N1，进而无法传输至第二节点N2时，第一控制模块 100可在第二时钟信号xck的使能电平的控制下，控制第二节点N2电位 与第二时钟信号xck的使能电平相匹配。如此，在第一时钟信号ck为使 能电平，以控制输入信号Vin的使能电平传输至第一节点N1和第二节点 N2时，第二节点N2可以为输入信号Vin的使能电平，而在第一时钟信号 ck为非使能电平，输入信号Vin的使能电平无法传输至第一节点N1和第 二节点N2时，第一控制模块100可在第二时钟信号xck的使能电平的控 制下，控制第二节点N2为与第二时钟信号ck2的使能电平相匹配的电位， 使得第二节点N2的电位不会随着时间的推移而向非使能电平变化，第二 节点N2能够为持续稳定的使能电平，实现稳定第二节点N2的电位的作 用。同时，当第二节点N2为持续稳定的使能电平时，输出模块400能够 在第二节点N2的使能电平的控制下，控制第一电平端VGL的第一电平信 号Vgl传输至信号输出端OUT。

当移位寄存电路进入到保持帧t2，稳压控制信号ckn由第一稳压信号 ckn1跳变为控制隔离模块300断开第一节点N1和第二节点N2的第二稳 压信号ckn2，此时，第一节点N1与第二节点N2之间的传输路径断开， 无论第一节点N1的电位是高电平还是低电平，都无法通过隔离模块300 传输至第二节点N2。进一步的，在各保持帧t2的至少部分时间段，第一时钟信号ck和第二时钟信号xck均保持为非使能电平，使得信号输入端IN的输入信号Vin无法传输至第一节点N1，且因隔离模块300为断开状 态，进一步避免了输入信号Vin对第二节点N2的影响，使得第二节点N2 的电位保持为上一时刻的使能电平，输出模块100能够在第二节点N2的 使能电平的控制下，控制第一电平端VGL的第一电平信号Vgl传输至信 号输出端OUT。如此，可以在不影响第二节点N1的电位的情况下，通过 使第一时钟信号ck和第二时钟信号xck均保持为非使能电平，可以有效 降低移位寄存电路的功耗。同时，在各保持帧t2的至少部分时间段，稳压 控制端CKN处于悬浮状态，在隔离模块300的自耦合作用下，控制隔离 模块300稳定在断开状态，以及控制第二节点N2的电位为持续稳定的使 能电平，以使输出模块100能够在第二节点N2的使能电平的控制下，控 制第一电平端VGL的第一电平信号Vgl传输至信号输出端OUT，从而提 高移位寄存电路的在第一驱动模式下稳定工作。

相应的，第二控制模块200在第一时钟信号ck、第二时钟信号xck、 第一电平信号Vgl以及第二电平信号Vgh的控制下，根据第一节点N1的 电位、控制第三节点N3的电位，以在第三节点N3的电位为使能电平时， 可以控制输出模块400将第二电平端VGH的第二电平信号Vgh传输至信 号输出端OUT。

其中，在一可选的实施例中，当输出模块400将第一电平端VGL的第 一电平信号Vgl传输至信号输出端OUT时，可以认为移位寄存电路输出 信号为能够控制显示面板的像素电路中晶体管导通的使能电平；而当输出 模块400将第二电平端VGH的第二电平信号Vgh传输至信号输出端OUT 时，可以认为移位寄存电路输出信号为能够控制显示面板的像素电路中晶 体管关闭的非使能电平。

本发明实施例通过在第一驱动模式下的数据写入帧t1，稳压控制信号 ckn为第一稳压信号ckn1，使得隔离模块300导通第一节点N1和第二节 点N2的传输路径，第一控制模块100控制第二节点N2的电位与输入信 号Vin相匹配，并在输入信号Vin无法传输至第一节点N1和第二节点N2 时，使得第二节点N2的电位可与第二时钟信号xck的使能电平相匹配，使得第二节点N2的电位不会随着时间的推移而向非使能电平变化，第二 节点N2能够为持续稳定的使能电平；在至少一个保持帧t2，稳压控制信 号ckn由第一稳压信号ckn1跳变为第二稳压信号ckn2，使得隔离模块300 断开第一节点N1和第二节点N2的传输路径，避免输入信号Vin对第二 节点N2的影响；在各保持帧t2的至少部分时间段，第一时钟信号ck和 第二时钟信号xck均保持为非使能电平，以降低显示面板的功耗，且稳压 控制端CKN处于悬浮状态，使得隔离模块300在自身的耦合作用下稳定 在断开状态，同时控制第二节点N2的电位为持续稳定的使能电平，以使 输出模块100能够在第二节点N2的使能电平的控制下，控制第一电平端 VGL的第一电平信号Vgl传输至信号输出端OUT，从而提高移位寄存电 路的在第一驱动模式下稳定工作。如此，在降低显示面板功耗的同时，保 证移位寄存电路的稳定输出，进而提高显示面板的显示效果。

可以理解的是，使能电平和非使能电平的高低与其所控制的模块的结 构相关，例如，当模块包括晶体管且晶体管为P沟道晶体管时，使能电平 为低电平，非使能电平为高电平；而当模块包括晶体管且晶体管为N沟道 晶体管时，使能电平为高电平，非使能电平为低电平。在本发明实施例中 可根据实际需要限定使能电平和非使能电平的高低。为便于描述，在没有 特殊说明的情况下，本发明实施例均以使能电平为低电平，非使能电平为 高电平为例。

可选的，隔离模块300还用于在第二稳压信号ckn2的控制下，将第二 节点N2稳定在控制输出模块400传输第一电平信号Vgl至信号输出端 OUT的使能电平。

可以理解的，第二稳压信号ckn2可以是低电平信号，也可以是高电平 信号，本实施例对此不做具体限定。当稳压控制信号ckn为第二稳压信号ckn2时，隔离模块300处于断开状态，即第一节点N1和第二节点N2的 传输路径断开，此时，无论第一节点N1的电位为高电平信号还是低电平 信号，都无法影响到第二节点N2的电位，使得第二节点N2的电位不会随着第一节点N1的电位的影响而发生变化；同时，稳压模块能够将第二 稳压信号ckn2通过耦合的方式耦合至第二节点N2，使得第二节点N2能 够具有足够的电量，以持续确保控制输出模块400在第二节点N2的电位 的控制下传输第一电平信号Vgl至信号输出端OUT。

可选的，图2为本发明实施例提供的一种移位寄存电路的驱动时序图， 如图2所示，保持帧t2包括至少一个第一保持帧t20；第一保持帧t20包 括第一阶段t21、第二阶段t22和第三阶段t23；第二阶段t22位于第一阶 段t21与第三阶段t23之间；在第一阶段t21，稳压控制信号ckn为第一稳 压信号ckn1，第一时钟信号ck和第二时钟信号xck为使能电平互不交叠 的脉冲信号；在第二阶段t22，稳压控制信号ckn为第二稳压信号ckn2， 第一时钟信号ck和第二时钟信号xck均为非使能电平；在第三阶段t23， 第一时钟信号ck和第二时钟信号xck均为非使能电平，稳压控制端CKN 处于悬浮状态。

具体的，在保持帧t2的长时间内，第二节点N2的电位会随着时间的 推移而向非使能电平变化，从而影响输出模块400的稳定输出，因此，在 部分保持帧中增加第一阶段t21，使稳压控制信号ckn为第一稳压信号ckn1， 控制隔离模块300导通第一节点N1和第二节点N2的传输路径，且第一 时钟信号ck和第二时钟信号xck为使能电平互不交叠的脉冲信号，此时， 第一控制模块100在第一时钟信号ck的使能电平的控制下，控制输入信 号Vin传输至第一节点N1，使得第一节点N1的电位与输入信号Vin相匹 配，并通过隔离模块300继续传输至第二节点N2，从而使第二节点N2的 电位与输入信号Vin相匹配，而在第一时钟信号ck为非使能电平，输入 信号Vin的使能电平无法传输至第一节点N1和第二节点N2时，第一控制模块100可在第二时钟信号xck的使能电平的控制下，控制第二节点 N2为与第二时钟信号ck2的使能电平相匹配的电位，如此，对第二节点 N2的电量进行补充，使第二节点N2为持续稳定的使能电平，以实现稳定 第二节点N2的电位的作用。需要说明的是，第一阶段t21中的第一时钟 信号ck和第二时钟信号xck应该包括一个高电平和至少一个低电平，即 第一阶段t21至少为一个时钟周期。

在由第一阶段t21进入第二阶段t22后，稳压控制信号ckn为第二稳压 信号ckn2，以控制隔离模块300断开第一节点N1和第二节点N2的传输 路径，避免第一节点N1的电位对第二节点N2的电位产生影响，此时， 第一时钟信号ck和第二时钟信号xck均为非使能电平，以降低显示面板 的功耗。

在第三阶段t23，第一时钟信号ck和第二时钟信号xck继续保持为非 使能电平，以降低功耗，同时，稳压控制端CKN处于悬浮状态，在隔离 模块300的耦合作用下，控制隔离模块300稳定在断开状态，同时控制第 二节点N2的电位为持续稳定的使能电平，以使输出模块400能够在第二 节点N2的使能电平的控制下，控制第一电平端VGL的第一电平信号Vgl传输至信号输出端OUT，从而提高移位寄存电路的在第一驱动模式下工作 的稳定性。

可选的，在第二驱动模式下，稳压控制信号ckn保持为第一稳压信号 ckn1；第一时钟信号ck和第二时钟信号xck为使能电平互不交叠的脉冲信 号；其中，第二驱动模式的驱动频率大于第一驱动模式的驱动频率。

具体的，第二驱动模式可以是指显示面板在高频驱动频率下显示画面， 此时，稳压控制信号ckn保持为第一稳压信号ckn1，使隔离模块300导通 第一节点N1和第二节点N2的传输路径，即第一节点N1的电位时钟与第 二节点N2的电位相匹配，此时，第一时钟信号ck和第二时钟信号xck为 使能电平互不交叠的脉冲信号，第一控制模块100可以在第一时钟信号ck 的使能电平的控制下，控制输入信号Vin传输至第一节点N1和第二节点 N2，使得第二节点N2的电位与输入信号Vin相匹配，而在第一时钟信号 ck为非使能电平时，第一控制模块100可在第二时钟信号xck的使能电平 的控制下，控制第二节点N2电位与第二时钟信号xck的使能电平相匹配。 如此，使得第二节点N2的电位不会随着时间的推移而向非使能电平变化， 第二节点N2能够为持续稳定的使能电平，实现稳定第二节点N2的电位 的作用，保证输出模块400能够在第二节点N2的使能电平的控制下输出 稳定的第一电平信号Vgl，提高显示效果。同时，在不同的驱动模式下， 移位寄存电路的驱动频率不同，向移位寄存电路提供的稳压控制信号、第 一时钟信号和第二时钟信号可以根据需要进行调整，以进一步降低显示面 板的功耗。

可选的，图3为本发明实施例提供的另一种移位寄存电路的结构示意 图，如图3所示，隔离模块300包括隔离晶体管T3和第一电容C1；隔离 晶体管T3的栅极与稳压控制端CKN电连接，隔离晶体管T3的第一极与 第一节点N1电连接，隔离晶体管T3的第二极与第二节点N2电连接，第 一电容C1的第一极板与稳压控制端CKN电连接，第一电容C1的第二极 板与第二节点N2电连接。

其中，隔离晶体管T3可为P沟道晶体管，也可为N沟道晶体管。当 隔离晶体管T3为P沟道晶体管时，控制隔离模块300导通第一节点N1 和第二节点N2的第一稳压信号ckn1为低电平信号vgl，控制隔离模块300 断开第一节点N1和第二节点N2的第二稳压信号ckn2为高电平信号vgh； 而当隔离晶体管T3为N沟道晶体管时，控制隔离模块300导通第一节点 N1和第二节点N2的第一稳压信号ckn1为高电平信号vgh，控制隔离模 块300断开第一节点N1和第二节点N2的第二稳压信号ckn2为低电平信 号vgl。同时，隔离晶体管T3的类型还与第二节点N2的使能电平相关， 即当第二节点N2的使能电平为高电平时，该隔离晶体管T2可以为P沟 道晶体管，以在稳压控制端CKN的稳压控制信号ckn由第一稳压信号ckn1 跳变为第二稳压信号ckn2时，可通过第一电容C1的耦合作用，将第二节 点N2的电位进一步抬高，使得第二节点N2能够保持为使能电平；相反， 当第二节点N2的使能电平为低电平时，该隔离晶体管T2可以为N沟道 晶体管，以在稳压控制端CKN的稳压控制信号ckn由第一稳压信号ckn1跳变为第二稳压信号ckn2时，可通过第一电容C1的耦合作用，使第二节 点N2的电位降低，使得第二节点N2能够保持为使能电平，从而确保移 位寄存电路输出的信号为稳定的使能电平。

可选的，继续参考图3所示，输出模块400包括第一输出晶体管T1 和第二输出晶体管T2；第一输出晶体管T1的栅极与第二节点N2电连接， 第一输出晶体管T1的第一极与第一电平端VGL电连接，第一输出晶体管 T1的第二极与信号输出端OUT电连接；第二输出晶体管T2的栅极与第 三节点N3电连接，第二输出晶体管T2的第一极与第二电平端VGH电连 接，第二输出晶体管T2的第二极与信号输出端OUT电连接；其中，第一 输出晶体管T1的沟道类型与隔离晶体管T3的沟道类型不同。

可以理解的，输出模块400还包括电连接于第二电平端VGH和第三 节点N3之间的电容C400，以对第三节点N3的电位进行存储，维持第三 节点N3的电位的稳定。

其中，第一输出晶体管T1和第二输出晶体管T2的沟道类型可以相同 或不同，本发明实施例对此不做限定。当第一输出晶体管T1为P沟道晶 体管时，控制第一输出晶体管T1导通的第二节点N2的使能电平为低电平 vgl，使第一电平端VGL的第一电平信号Vgl传输至信号输出端OUT，反 之，控制第一输出晶体管T1关断的第二节点N2的非使能电平为高电平vgh。而当第一输出晶体管T1为N沟道晶体管时，控制第一输出晶体管 T1导通的第二节点N2的使能电平为高电平vgh，使第一电平端VGL的 第一电平信号Vgl传输至信号输出端OUT，反之，控制第一输出晶体管T1关断的第二节点N2的非使能电平为低电平vgl。

同理，当第二输出晶体管T2为P沟道晶体管时，控制第二输出晶体 管T2导通的第三节点N3的使能电平为低电平vgl，使第二电平端VGH 的第二电平信号Vgh传输至信号输出端OUT，反之，控制第二输出晶体 管T2关断的第三节点N3的非使能电平为高电平vgh。而当第二输出晶体 管T2为N沟道晶体管时，控制第二输出晶体管T2导通的第三节点N3的 使能电平为高电平vgh，使第二电平端VGH的第二电平信号Vgh传输至 信号输出端OUT，反之，控制第二输出晶体管T2关断的第三节点N3的 非使能电平为低电平vgl。

由于第一输出晶体管T1的沟道类型与隔离晶体管T3的沟道类型不同， 当隔离晶体管T3的沟道类型为P型时，则第一输出晶体管T1的沟道类型 为N型，当隔离晶体管T3的沟道类型为N型时，则第一输出晶体管T1 的沟道类型为P型，可根据需要设置，本发明实施例对此不做具体限定。

示例性的，结合图2和图3所示，以隔离晶体管T3为N沟道晶体管， 第一输出晶体管T1和第二输出晶体管T2均为P沟道晶体管为例，在数据 写入帧t1阶段，第一时钟信号ck和第二时钟信号xck的使能电平为低电 平vgl，非使能电平为高电平vgh，此时，稳压控制端CKN的第一稳压信 号ckn1为高电平信号，控制隔离晶体管T3导通，使得输入信号Vin的使能电平(即低电平vgl)传输至第二节点N2，进而第二节点N2控制第一 输出晶体管T1导通，使得第一电平端VGL的第一电平信号Vgl传输至信 号输出端OUT。当第一时钟信号ck为非使能电平(即高电平vgh)时， 第一控制模块100可在第二时钟信号xck的使能电平的控制下，控制第二 节点N2电位为持续稳定的低电平vgl，使第一输出晶体管T1保持导通。 在保持帧t2阶段，稳压控制端CKN的稳压控制信号ckn由第一稳压信号 ckn1跳变为第二稳压信号ckn2，第二稳压信号ckn2为低电平vgl，控制 隔离晶体管T3关断，此时，第一电容C1的第一极板的电位下降了ΔV (ΔV＝vgh-vgl)，因第一电容C1的耦合作用，与第一电容C1的第二极 板电连接的第二节点N2的电位也会随之下降ΔV，使得第二节点N2的电 位被拉低，进一步控制第一输出晶体管T1导通，使得信号输出端OUT持 续稳定地输出第一电平信号Vgl。当稳压控制端CKN处于悬浮状态时，在 第一电容C1的作用下，第二节点N2的电位会持续保持为较低的电位， 使得第一输出晶体管T1第二节点N2的使能电平的控制下，继续保持完全导通状态，从而控制第一电平端VGL的第一电平信号Vgl传输至信号输 出端OUT；同时，在稳压控制端CKN处于悬浮状态时，第一电容C1会 将第二节点N2的使能电平向稳压控制端CKN传输，使得稳压控制端CKN 保持为低电平，从而使得隔离晶体管T3能够持续处于关闭的状态。

可选的，第二时钟信号xck的使能电平为Vg1；第二稳压信号为Vg2； 其中，|Vg2|>|Vg1|。

示例性的，结合图2和图3所示，在进入保持帧t2阶段或者第三阶段 t23之前，第一时钟信号ck为非使能电平，第一控制模块100在第二时钟 信号xck的使能电平的控制下，控制第二节点N2电位与第二时钟信号xck 的使能电平为Vg1相匹配，即第二节点N2电位为Vg1，在进入到保持帧 t2阶段后，稳压控制信号ckn为第二稳压信号为Vg2，通过使|Vg2|>|Vg1|， 在第一电容C1耦合作用下，可以使得第二节点N2的电位被进一步拉低， 且第二节点N2的电位相比于第二时钟信号xck的使能电平Vg1更低，保 证第一输出晶体管T1处于完全导通状态，使得信号输出端OUT持续稳定 地输出第一电平信号Vgl，从而提高显示效果，避免显示画面发生闪烁。

可选的，图4为本发明实施例提供的又一种移位寄存电路的结构示意 图，如图4所示，第一控制模块100包括第一节点控制单元110和电荷泵 单元120；第一节点控制单元110的控制端与第一时钟端CK电连接，第 一节点控制单元110的输入端与信号输入端IN电连接，第一节点控制单 元110的输出端与第一节点N1电连接；第一节点控制单元110用于在第一时钟信号ck的控制下，传输输入信号Vin至第一节点N1；电荷泵单元 120的输入端与第二时钟端XCK电连接，电荷泵单元120的输出端与第二 节点N2电连接；电荷泵单元120用于控制由第二时钟端XCK耦合至第二 节点N2的信号量。

具体的，第一节点控制单元110可在第一时钟端CK的第一时钟信号 ck的控制下，控制输入信号端IN的输入信号Vin向第一节点N1传输的 传输路径，即在第一时钟信号ck为使能电平时，输入信号Vin可通过第 一节点控制单元110传输至第一节点N1，而在第一时钟信号ck为非使能 电平时，输入信号Vin无法通过第一节点控制单元110传输至第一节点N1。此时，可由电荷泵单元120控制第二时钟端XCK的第二时钟信号xck 耦合至第二节点N2，并控制由第二时钟端XCK耦合至第二节点N2的信 号量，使得第二节点N2的电位能够维持在使能电平范围内。

在一可选的实施例中，图5为本发明实施例提供的又一种移位寄存电 路的结构示意图，如图5所示，电荷泵单元120包括第二电容C2和滤波 晶体管T4；第二电容C2的第一极板耦接于第二时钟端XCK；滤波晶体 管T4电连接于第二电容C2的第二极板与第二节点N2之间，且滤波晶体 管T4的栅极与其源极电连接。

可以理解的，当滤波晶体管T4的栅极与其源极电连接，该滤波晶体 管T4可相当于具有正向导通性能的二极管，根据滤波晶体管T4的沟道类 型不同，对应滤波晶体管T4的具体连接方式也会不同，图5示例性的示 出滤波晶体管T4为P沟道晶体管的移位寄存电路结构示意图，即滤波晶 体管T4栅极与第二电容C2的第二极板电连接，此时，当第二时钟端XCK的第二时钟信号xck为非使能电平(即高电平vgh)时，在第二电容C2 的耦合作用下，滤波晶体管T4栅极电位被抬升至与第二时钟信号xck相 当的电位vgh，高于滤波晶体管T4的导通使能电平，从而使得滤波晶体 管T4处于关断状态，避免第二节点N2的电位被抬升，使得第二节点N2 的电位持续稳定在较低的电位，提高第二节点N2电位的稳定性。

在另一可选的实施例中，图6为本发明实施例提供的又一种移位寄存 电路的结构示意图，如图6所示，示例性的示出滤波晶体管T4为N沟道 晶体管的移位寄存电路结构示意图，即滤波晶体管T4栅极与第二节点N2 电连接，此时，在第二节点N2使能电平(即低电平vgl)的控制下，滤波 晶体管T4处于关断状态，使得第二时钟信号xck的非使能电平通过第二 电容C2耦合至第二电容C2的第二极板后无法再传输至第二节点N2，从 而保证第二节点N2电位的稳定性。

可以理解的是，电荷泵单元不限于图5和图6所示的情况，即电荷泵 单元也可以仅包括第二电容，此时需要通过隔离模块与电荷泵单元的协同 作用，稳定第二节点N2的电位。

为便于描述，在没有特殊说明的情况下，以下各实施例的附图均以滤 波晶体管T4为P沟道晶体管为例进行示意。

可选的，继续参考图5或图6，第一节点控制单元110可以包括第一 输入晶体管T0，第一输入晶体管T0的栅极与第一时钟端CK电连接，第 一输入晶体管T0的第一极与信号输入端IN电连接，第一输入晶体管T0 的第二极与第一节点N1电连接。如此，第一时钟端CK的第一时钟信号 ck能够控制第一输入晶体管T0导通或关断，以在第一输入晶体管T0处 于导通状态时，将信号输入端IN的输入信号Vin传输至第一节点N1。其 中，第一输入晶体管T0可为P沟道晶体管，也可为N沟道晶体管，当第 一输入晶体管T0为P沟道晶体管时，第一时钟信号ck的使能电平为能够 控制第一输入晶体管T0处于导通状态的低电平vgl，第一时钟信号ck的 非使能电平为能够控制第一输入晶体管T0处于关断状态的高电平vgh； 而当第一输入晶体管T0为N沟道晶体管时，第一时钟信号ck的使能电平 为能够控制第一输入晶体管T0处于导通状态的高电平vgh，第一时钟信 号ck的非使能电平为能够控制第一输入晶体管T0处于关断状态的低电平vgl。图5和图6仅示例性的示出第一输入晶体管T0为P沟道的晶体管的 移位寄存电路结构示意图，但并不限于此。

可选的，图7为本发明实施例提供的又一种移位寄存电路的结构示意 图，如图7所示，第一控制模块100还包括电连接于第二时钟端XCK与 电荷泵单元120的输入端之间的开关单元130；开关单元130用于至少在 第一节点N1的电位为控制输出模块400将第一电平信号Vgl传输至信号 输出端OUT的使能电平时，控制第二时钟信号xck传输至电荷泵单元120的输入端。

示例性的，以控制输出模块400将第一电平信号Vgl传输至信号输出 端OUT的使能电平为低电平vgl为例，即在第一节点N1的电位为低电平 vgl时，第一节点N1的使能电平vgl同时控制开关单元130处于导通状态， 此时，第二时钟信号xck传输至电荷泵单元120的输入端，并在第二时钟 信号xck由高电平vgh跳变为低电平vgl后，通过电荷泵单元120的耦合 作用，可以将第二节点N2的电位拉低至与第二时钟信号xck相当的电位， 使得第二节点N2的电位持续稳定在较低的电位，进而使信号输出端OUT 稳定输出第一电平信号Vgl。

在一可选的实施例中，继续参考图7所示，开关单元130包括开关晶 体管T5，开关晶体管T5的栅极与第一节点N1电连接，开关晶体管T5 的第一极与第二时钟端XCK电连接，开关晶体管T5的第二极与电荷泵单 元120的输入端电连接。

可以理解的，开关晶体管T5的沟道类型与输出模块400中第一输出 晶体管T1的沟道类型相同，可以为P沟道晶体管或者N沟道晶体管，本 发明实施例对此不做具体限定，图7仅示例性的示出开关晶体管T5和第 一输出晶体管T1均为P沟道晶体管，此时，对应第一节点N1的使能电 平为低电平vgl。

在另一可选的实施例中，图8为本发明实施例提供的又一种移位寄存 电路的结构示意图，如图8所示，开关晶体管T5的栅极与第二节点N2 电连接，开关晶体管T5的第一极与第二时钟端XCK电连接，开关晶体管 T5的第二极与电荷泵单元120的输入端电连接，同样可以达到稳定第二 节点N1电位的作用，此处不再一一赘述。

为便于描述，在没有特殊说明的情况下，以下各实施例的附图均以开 关晶体管T5的栅极与第一节点N1电连接为例进行示意。

可选的，图9为本发明实施例提供的又一种移位寄存电路的结构示意 图，如图9所示，第一控制模块100还包括第一稳压晶体管T6；第二节 点N2包括第一子节点N21和第二子节点N22；第一稳压晶体管T6的栅 极与第一电平端VGL电连接，第一稳压晶体管T6的第一极与第一子节点 N21电连接，第一稳压晶体管T6的第二极与第二子节点N22电连接；第 一稳压晶体管T6在第一电平信号Vgl的控制下处于导通状态；其中，隔 离模块300与第二节点N2的第一子节点N21电连接，输出模块400与第 二节点N2的第二子节点N22电连接。

示例性的，以第一稳压晶体管T6为P沟道晶体管为例，第一电平信 号Vgl控制第一稳压晶体管T6处于导通状态，可以将原第二节点N2的电 位分摊在第一子节点N21与第二子节点N22处，避免因第一控制模块100 和隔离模块300的共同作用，使得第二节点N2的电位过低，影响移位寄 存电路工作。此外，由于第一稳压晶体管T6的阈值电压的存在，使得第一电平信号Vgl与第一稳压晶体管T6所电连接的第一子节点N21或第二 子节点N22处的电位之差小于第一稳压晶体管T6的阈值电压时，第一稳 压晶体管T6才会处于导通状态，而在不满足该条件时，第一稳压晶体管 T6将会处于关断状态，此时，第一稳压晶体管T6能够在第一子节点N21 和第二子节点N22中的一个节点的电位异常时，对另一节点电连接的器件起到保护作用。

可选的，图10为本发明实施例提供的又一种移位寄存电路的结构示意 图，如图10所示，第二控制模块200包括第三节点控制单元210、第四节 点控制单元220和第五节点控制单元230；第五节点控制单元230分别与 第一节点N1、第一时钟端CK、第五节点N5和第一电平端VGL电连接； 第五节点控制单元230用于根据第一节点N1的电位、第一时钟信号ck和第一电平信号Vgl，控制第五节点N5的电位；第四节点控制单元220分 别与第二时钟端XCK、第五节点N5和第四节点N4电连接；第四节点控 制单元220用于根据第五节点N5的电位和第二时钟信号xck，控制第四 节点N4的电位；第三节点控制单元210分别与第三节点N3、第四节点 N4和第二时钟端XCK电连接；第三节点控制单元210用于根据第四节点 N4的电位和第二时钟信号xck，控制第三节点N3的电位。

具体的，第五节点控制单元230可在第一节点N1的电位和第一时钟 信号ck的控制下，控制第一电平信号Vgl向第五节点N5的传输路径；第 四节点控制单元240在第五节点N5的电位的控制下，控制第二时钟信号 xck或第五节点N5的电位向第四节点N4的传输路径；第三节点控制单元 230在第二时钟信号xck的控制下，控制第四节点N4的电位向第三节点N3的传输路径。

其中，由于在第一节点N1的电位为使能电平时，第三节点N3的电 位需为非使能电平，即第一节点N1为使能电平时，第三节点控制单元230 应无法将第四节点N4的电位传输至第三节点N3，此时，第二时钟信号 xck应为控制第三节点控制单元230无法传输第四节点N4的电位至第三 节点N3的非使能电平。

可选的，图11为本发明实施例提供的又一种移位寄存电路的结构示意 图，如图11所示，第二控制模块200还包括第二稳压晶体管T7；第五节 点N5包括第三子节点N51和第四子节点N52；第二稳压晶体管T7的栅 极与第一电平端VGL电连接，第二稳压晶体管T7的第一极与第三子节点 N51电连接，第二稳压晶体管T7的第二极与第四子节点N52电连接；第 二稳压晶体管T7在第一电平信号Vgl的控制下处于导通状态；其中，第 五节点控制单元230与第五节点N5的第三子节点N51电连接，第四节点 控制单元220与第五节点N5的第四子节点N52电连接。

示例性的，以第二稳压晶体管T7为P沟道晶体管为例，第一电平信 号Vgl控制第二稳压晶体管T7处于导通状态，可以将原第五节点N5的电 位分摊在第三子节点N51与第四子节点N52处，避免因第五节点控制单 元230和第四节点控制单元220的共同作用，使得第五节点N5发生变化， 影响移位寄存电路工作。其具体工作原理同第一稳压晶体管T6类似，此处不再赘述，通过设置第二稳压晶体管T7，能够在第三子节点N51与第 四子节点N52中的一个节点的电位异常时，对另一节点电连接的器件起到 保护作用。

可选的，图12为本发明实施例提供的又一种移位寄存电路的结构示意 图，如图12所示，移位寄存电路还包括互锁模块500，至少分别与第一节 点N1、第三节点N3、第五节点N5和第二时钟端XCK电连接，用于根据 第一节点N1的电位和第二电平信号Vgh，控制第三节点N3的电位，以 及根据第五节点N5的电位，控制第一节点N1或第二节点N2的电位。

具体的，在信号输出端OUT需要输出第一电平信号Vgl时，第二节点 N2的电位应为能够控制输出模块400传输第一电平信号Vgl至信号输出 端OUT的使能电平，此时，为确保信号输出端OUT所输出的第一电平信 号Vgl的准确性，第三节点N3的电位应为无法控制输出模块400传输第 二电平信号Vgh至信号输出端OUT的非使能电平；而在信号输出端OUT 需要输出第二电平信号Vgh时，第三节点N3的电位应为能够控制输出模 块400传输第二电平信号Vgh至信号输出端OUT的使能电平，此时，为 确保信号输出端OUT所输出的第二电平信号Vgh的准确性，第二节点 N2的电位应为无法控制输出模块400传输第一电平信号Vgl至信号输出 端OUT的非使能电平。

如此，在信号输出端OUT需要输出第一电平信号Vgl时，互锁模块 500在第一节点N1的电位的控制下将第二电平信号Vgh传输至第三节点 N3，使得第三节点N3的电位保持为非使能电平；以及，在信号输出端 OUT需要输出第二电平信号Vgh时，互锁模块500在第二控制模块200 和隔离模块300的控制下将第二电平信号Vgh传输至第二节点N2，使得 第二节点N2的电位保持为非使能电平，从而使得第二节点N2的电位与 第三节点N3的电位相互钳制，保证移位寄存电路有序工作，提高移位寄 存电路输出信号的准确性和稳定性。

可选的，继续参考图12所示，互锁模块500包括第一互锁晶体管T8、 第二互锁晶体管T9和第三互锁晶体管T10；第一互锁晶体管T8的栅极与 第一节点N1电连接，第一互锁晶体管T8的第一极与第二电平端VGH电 连接，第一互锁晶体管T8的第二极与第三节点N3电连接；第二互锁晶体 管T9的栅极与第五节点N5电连接，第二互锁晶体管T9的第一极与第二电平端VGH电连接，第二互锁晶体管T9的第二极与第三互锁晶体管T10 的第一极电连接；第三互锁晶体管T10的栅极与第二时钟端XCK电连接， 第三互锁晶体管T10的第二极与第一节点N1电连接。

具体的，第一互锁晶体管T8可在第一节点N1的电位的控制下导通或 关闭，并在其导通时将第二电平信号Vgh传输至第三节点N3；第二互锁 晶体管T9可在第五节点N5的电位的控制下导通或关闭，第三互锁晶体管 T10可在第二时钟信号xck的控制下导通或关闭，并在第二互锁晶体管T9 和第三互锁晶体管T10均导通时，将第二电平信号Vgh传输至第一节点 N1，并在隔离模块300的控制下，进一步将第二电平信号Vgh传输至第 二节点N2，实现第二节点N2和第三节点N3的相互钳制，以在输出模块 400包括第一输出晶体管T1和第二输出晶体管T2时，第二节点N2的电 位控制的第一输出晶体管T1与第三节点N3控制的第二输出晶体管T2不 会同时导通，使得第二电平端VGH与第一电平端VGL之间不会形成通路， 防止第二电平端VGH与第一电平端VGL短路，从而能够防止显示面板的 在显示发光时出现闪烁。其中，第一互锁晶体管T8、第二互锁晶体管T9 和第三互锁晶体管T10可以为N沟道晶体管，也可以为P沟道晶体管， 可根据需要进行设计，本发明实施例对此不做具体限定。

在另一可选的实施例中，图13为本发明实施例提供的又一种移位寄存 电路的结构示意图，如图13所示，互锁模块500包括第一互锁晶体管T8 和第二互锁晶体管T9；第一互锁晶体管T8的栅极与第一节点N1电连接， 第一互锁晶体管T8的第一极与第二电平端VGH电连接，第一互锁晶体管 T8的第二极与第三节点N3电连接；第二互锁晶体管T9的栅极与第五节 点N5电连接，第二互锁晶体管T9的第一极与第二电平端VGH电连接， 第二互锁晶体管T9的第二极通过第一控制模块100与第二节点N2电连接。

如此，第一互锁晶体管T8可在第一节点N1的电位的控制下导通或关 闭，并在其导通时将第二电平信号Vgh传输至第三节点N3；第二互锁晶 体管T9可在第五节点N5的电位的控制下导通或关闭，并在其导通时将第 二电平信号Vgh通过电荷泵单元120传输至第二节点N2，实现第二节点 N2和第三节点N3的相互钳制。可以理解的是，此时电荷泵单元120可以只包括第二电容C2，以在第二电平信号Vgh通过电荷泵单元120传输至 第二节点N2后，通过第二电容C2的耦合作用，使得第二节点N2的电位 抬升至与第二电平信号Vgh相当的电位，稳定第二节点N2的电位。

可选的，图14为本发明实施例提供的又一种移位寄存电路的结构示意 图，如图14所示，移位寄存电路还包括重置模块600，分别与第一节点 N1、第二电平端VGH和重置控制端RST电连接，用于根据重置控制端 RST的重置控制信号rst，控制第二电平信号Vgh向信号输出端OUT传输 的传输路径。

具体的，重置模块600可在重置控制端RST的控制下，控制第二电平 信号Vgh传输至第一节点N1，进而在隔离模块300导通第一节点N1和 第二节点N2的传输路径时，第二节点N2的电位与第一节点N1的电位相 匹配，即第二节点N2的电位为第二电平信号Vgh，从而使输出模块400 将无法将第一电平信号Vgl继续传输至信号输出端OUT。以移位寄存电路输出的信号为控制显示面板中像素电平中发光元件发光时间的发光控制 信号为例，在移位寄存电路无法输出发光控制信号的使能电平，即第一电 平信号Vgl时，使得发光控制信号控制的发光元件不再进行发光显示。通 常，重置模块600在一帧显示画面的起始时刻处于导通状态，使第二电平 信号Vgh传输至第二节点N2，第二节点N2的电位为非使能电平，以控 制信号输出端不再输出第一电平信号Vgl，使显示面板中的发光元件呈现 一体黑，避免上一帧显示画面对当前一帧显示画面产生影响，从而提高显 示效果。

在一可选的实施例中，重置模块600可以包括重置晶体管T11，可以 为N沟道晶体管，也可以为P沟道晶体管，可根据需要进行设计，本发明 实施例对此不做具体限定。图14仅示例性的示出重置晶体管T11为P沟 道晶体管时移位寄存电路的结构示意图，同时，互锁模块500仅示例性的 示出包括第一互锁晶体管T8和第二互锁晶体管T9，但不限于此。

示例性的，在上述任意一实施例的基础上，图15为本发明实施例提供 的又一种移位寄存电路的结构示意图，如图15所示，第二控制模块200 中第五节点控制单元230可以包括第十二晶体管T12和第十三晶体管T13， 第十二晶体管T12的栅极与第一时钟端CK电连接，第十二晶体管T12的 第一极与第一电平端VGL电连接，第十二晶体管T12的第二极与第五节 点N5电连接；第十三晶体管T13的栅极与第一节点N1电连接，第十三 晶体管T13的第一极与第一时钟端CK电连接，第十三晶体管T13的第二 极与第五节点N5电连接，如此，第十三晶体管T13可在第一节点N1的 电位控制下导通或关断，并在导通状态将第一时钟信号ck传输至第五节 点N5，或者第十二晶体管T12可在第一时钟信号ck控制下导通或关断， 并在导通状态将第一电平信号Vgl传输至第五节点N5。第四节点控制单 元220可以包括第十四晶体管T14和第三电容C3，第十四晶体管T14的 栅极和第三电容C3的第一极板均与第五节点N5电连接，第十四晶体管 T14的第一极与第二时钟端XCK电连接，第十四晶体管T14的第二极与 第四节点N4电连接，如此，第十四晶体管T14可在第五节点N5的电位 控制下导通或关断，并在导通状态将第二时钟信号xck传输至第四节点 N4，由于第三电容C3的作用，可使得第三节点N3的电位更加稳定的保 持在使能电平。第三节点控制单元210可以包括第十五晶体管T15，第十 五晶体管T15的栅极与第二时钟端XCK电连接，第十五晶体管T15的第 一极与第四节点N4电连接，第十五晶体管T15的第二极与第三节点N3 电连接，如此，第十五晶体管T15可在第四节点N4的电位控制下导通或 关断，并在导通状态将第四节点N4的电位传输至第三节点N3，使第三节 点N3的电位为使能电平。

可以理解的，图15仅为示例性的示出移位寄存电路的一种结构示意图， 但不限于此，本领域技术人员可根据需求设计，本发明对此不做具体限定。

基于同一发明构思，本发明实施例还提供了一种显示面板10，包括显 示区11和围绕显示区的非显示区12；非显示区12包括上述任一实施例提 供的移位寄存电路310，因此本发明实施例提供的显示面板包括本发明实 施例提供的移位寄存电路的技术特征，能够达到本发明实施例提供的移位 寄存电路的有益效果，相同之处可参照上述对本发明实施例提供的移位寄 存电路的描述，在此不再赘述。

示例性的，图16为本发明实施例提供的一种显示面板的结构示意图， 如图16所示，显示面板10包括阵列排布的多个像素电路P和级联的多个 上述任意一实施例提供的移位寄存电路310；每一级移位寄存电路310的 信号输出端OUT与位于同一行的至少部分像素电路P电连接；除最后一 级的移位寄存电路310之外，其余每一级移位寄存电路310的信号输出端OUT与下一级移位寄存电路310的信号输入端IN电连接，第一级移位寄 存电路310的信号输入端IN接收起始脉冲信号。

可以理解的是，当像素电路P为典型的7T1C像素电路时，移位寄存 电路输出的信号可以为控制像素电路P中发光控制晶体管导通或关闭的发 光控制信号，和/或，移位寄存电路输出的信号也可以为控制像素电路P 中N沟道晶体管(例如初始化晶体管和/或阈值补偿晶体管)导通或关闭 的扫描信号，本发明实施例对此不做具体限定。

其中，以移位寄存电路输出的信号可以为控制像素电路P中发光控制 晶体管导通或关闭的发光控制信号为例，第一移位寄存电路310的信号输 入端IN与传输起始脉冲信号Vstv的发光控制起始信号线STV电连接，从 第二级移位寄存电路310到第n级移位寄存电路的各级移位寄存电路310 的信号输入端IN与其上一级移位寄存电路的信号输出端OUT电连接，使 得发光控制起始信号线STV传输的起始脉冲信号Vstv控制第一移位寄存 电路310输出的发光控制信号的使能电平的起始时间和终止时间，而其它 级移位寄存电路中，由上一级移位寄存电路的信号输出端OUT输出的发 光控制信号控制其输出的发光控制信号的起始时间和终止时间，从而使得 各级移位寄存电路依次开始输出发光控制信号的使能电平，并依次终止输 出发光控制信号的使能电平。

此外，各级移位寄存电路310还分别与传输第一时钟信号ck的时钟信 号线CK和传输第二时钟信号xck的时钟信号线XCK、传输第一电平信号 Vgl的第一电平线Lg、传输第二电平信号Vgh的第二电平线Hg、传输稳 压控制信号ckn的稳压控制线CKN、以及传输重置控制信号rst的重置控 制线RST电连接。

本发明实施例，通过设置级联的移位寄存电路，能够控制各级移位寄 存电路输出发光控制信号的使能电平的起始时间和终止时间，以实现对各 像素电路的逐行控制；且在各级移位寄存电路能够稳定、准确地输出发光 控制信号时，各像素电路可以控制其所电连接的发光元件稳定发光，提高 显示质量。

基于同一发明构思，本发明实施例还提供了一种显示装置，图17为本 发明实施例提供的一种显示装置的结构示意图，如图17所示，该显示装 置1包括本发明任一实施例提供的显示面板10，因此本发明实施例提供的 显示装置1包括本发明实施例提供的显示面板10的技术特征，能够达到 本发明实施例提供的显示面板10的有益效果，相同之处可参照上述对本 发明实施例提供的显示面板10的描述，在此不再赘述。本发明实施例提 供的显示装置1可以为手机，也可以为任何具有显示功能的电子产品，包 括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、 数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触 摸交互终端等，本发明实施例对此不作特殊限定。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术 人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、 子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和 改进等，均应包含在本发明保护范围之内。

Claims (20)

1.一种移位寄存电路，其特征在于，包括：

第一控制模块，分别与信号输入端、第一时钟端、第二时钟端、第一节点和第二节点电连接，用于根据所述第一时钟端的第一时钟信号，控制所述信号输入端的输入信号向所述第一节点传输的传输路径，以及根据所述第二时钟端的第二时钟信号，控制所述第二节点的电位；

第二控制模块，分别与所述第一时钟端、所述第二时钟端、第一电平端、第二电平端、所述第一节点和第三节点电连接，用于根据所述第一节点的电位、所述第一时钟信号、所述第二时钟信号、所述第一电平端的第一电平信号以及所述第二电平端的第二电平信号，控制所述第三节点的电位；

输出模块，分别与所述第二节点、所述第三节点、所述第一电平端、所述第二电平端和信号输出端电连接，用于根据所述第二节点的电位，控制所述第一电平信号向所述信号输出端传输的传输路径，根据所述第三节点的电位，控制所述第二电平信号向所述信号输出端传输的传输路径；

隔离模块，分别与所述第一节点、所述第二节点和稳压控制端电连接，用于根据所述稳压控制端的稳压控制信号和所述第一节点的电位，控制所述第二节点的电位；

在第一驱动模式下，所述移位寄存电路的驱动周期包括数据写入帧和至少一个保持帧；在所述数据写入帧，所述稳压控制信号为控制所述隔离模块导通所述第一节点和所述第二节点的第一稳压信号，所述第一时钟信号和所述第二时钟信号为使能电平互不交叠的脉冲信号；在至少部分所述保持帧的起始时刻，所述稳压控制信号由所述第一稳压信号跳变为控制所述隔离模块断开所述第一节点和所述第二节点的第二稳压信号；以及在各所述保持帧的至少部分时间段，所述第一时钟信号和所述第二时钟信号均保持为非使能电平，且所述稳压控制端处于悬浮状态。

2.根据权利要求1所述的移位寄存电路，其特征在于，所述隔离模块还用于在所述第二稳压信号的控制下，将所述第二节点稳定在控制所述输出模块传输所述第一电平信号至所述信号输出端的使能电平。

3.根据权利要求1所述的移位寄存电路，其特征在于，所述保持帧包括至少一个第一保持帧；所述第一保持帧包括第一阶段、第二阶段和第三阶段；所述第二阶段位于所述第一阶段与所述第三阶段之间；

在所述第一阶段，所述稳压控制信号为所述第一稳压信号，所述第一时钟信号和所述第二时钟信号为使能电平互不交叠的脉冲信号；

在所述第二阶段，所述稳压控制信号为所述第二稳压信号，所述第一时钟信号和所述第二时钟信号均为非使能电平；

在所述第三节点，所述第一时钟信号和所述第二时钟信号均为非使能电平，所述稳压控制端处于悬浮状态。

4.根据权利要求2所述的移位寄存电路，其特征在于，所述第二时钟信号的使能电平为Vg1；所述第二稳压信号为Vg2；其中，|Vg2|>|Vg1|。

5.根据权利要求1所述的移位寄存电路，其特征在于，所述隔离模块包括隔离晶体管和第一电容；

所述隔离晶体管的栅极与所述稳压控制端电连接，所述隔离晶体管的第一极与所述第一节点电连接，所述隔离晶体管的第二极与所述第二节点电连接，所述第一电容的第一极板与所述稳压控制端电连接，所述第一电容的第二极板与所述第二节点电连接。

6.根据权利要求5所述的移位寄存电路，其特征在于，所述输出模块包括第一输出晶体管和第二输出晶体管；

所述第一输出晶体管的栅极与所述第二节点电连接，所述第一输出晶体管的第一极与所述第一电平端电连接，所述第一输出晶体管的第二极与所述信号输出端电连接；

所述第二输出晶体管的栅极与所述第三节点电连接，所述第二输出晶体管的第一极与所述第二电平端电连接，所述第二输出晶体管的第二极与所述信号输出端电连接；

其中，所述第一输出晶体管的沟道类型与所述隔离晶体管的沟道类型不同。

7.根据权利要求1所述的移位寄存电路，其特征在于，所述第一控制模块包括第一节点控制单元和电荷泵单元；

所述第一节点控制单元的控制端与所述第一时钟端电连接，所述第一节点控制单元的输入端与所述信号输入端电连接，所述第一节点控制单元的输出端与所述第一节点电连接；所述第一节点控制单元用于在所述第一时钟信号的控制下，传输所述输入信号至所述第一节点；

所述电荷泵单元的输入端与所述第二时钟端电连接，所述电荷泵单元的输出端与所述第二节点电连接；所述电荷泵单元用于控制由所述第二时钟端耦合至所述第二节点的信号量。

8.根据权利要求7所述的移位寄存电路，其特征在于，所述电荷泵单元包括第二电容和滤波晶体管；

所述第二电容的第一极板耦接于所述第二时钟端；所述滤波晶体管电连接于所述第二电容的第二极板与所述第二节点之间；所述滤波晶体管的栅极与源极电连接。

9.根据权利要求7所述的移位寄存电路，其特征在于，所述第一控制模块还包括电连接于所述第二时钟端与所述电荷泵单元的输入端之间的开关单元；

所述开关单元用于至少在所述第一节点的电位为控制所述输出模块将所述第一电平信号传输至所述信号输出端的使能电平时，控制所述第二时钟信号传输至所述电荷泵单元的输入端。

10.根据权利要求9所述的移位寄存电路，其特征在于，所述开关单元包括开关晶体管；所述开关晶体管的栅极与所述第一节点或所述第二节点电连接；所述开关晶体管的第一极与所述第二时钟端电连接，所述开关晶体管的第二极与所述电荷泵单元的输入端电连接。

11.根据权利要求7所述的移位寄存电路，其特征在于，所述第一控制模块还包括第一稳压晶体管；

所述第二节点包括第一子节点和第二子节点；所述第一稳压晶体管的栅极与所述第一电平端电连接，所述第一稳压晶体管的第一极与所述第一子节点电连接，所述第一稳压晶体管的第二极与所述第二子节点电连接；所述第一稳压晶体管在所述第一电平信号的控制下处于导通状态；

其中，所述隔离模块与所述第二节点的第一子节点电连接，所述输出模块与所述第二节点的第二子节点电连接。

12.根据权利要求1所述的移位寄存电路，其特征在于，所述第二控制模块包括第三节点控制单元、第四节点控制单元和第五节点控制单元；

所述第五节点控制单元分别与所述第一节点、所述第一时钟端、第五节点和第一电平端电连接；所述第五节点控制单元用于根据所述第一节点的电位、所述第一时钟信号和所述第一电平信号，控制所述第五节点的电位；

所述第四节点控制单元分别与所述第二时钟端、第五节点和第四节点电连接；所述第四节点控制单元用于根据所述第五节点的电位和所述第二时钟信号，控制所述第四节点的电位；

所述第三节点控制单元分别与所述第三节点、所述第四节点和所述第二时钟端电连接；所述第三节点控制单元用于根据所述第四节点的电位和所述第二时钟信号，控制所述第三节点的电位。

13.根据权利要求12所述的移位寄存电路，其特征在于，所述第二控制模块还包括第二稳压晶体管；

所述第五节点包括第三子节点和第四子节点；所述第二稳压晶体管的栅极与所述第一电平端电连接，所述第二稳压晶体管的第一极与所述第三子节点电连接，所述第二稳压晶体管的第二极与所述第四子节点电连接；所述第二稳压晶体管在所述第一电平信号的控制下处于导通状态；

其中，所述第五节点控制单元与所述第五节点的第三子节点电连接，所述第四节点控制单元与所述第五节点的第四子节点电连接。

14.根据权利要求12所述的移位寄存电路，其特征在于，还包括：

互锁模块，至少分别与所述第一节点、所述第三节点、所述第五节点和所述第二时钟端电连接，用于根据所述第一节点的电位和所述第二电平信号，控制所述第三节点的电位，以及根据所述第五节点的电位，控制所述第一节点或所述第二节点的电位。

15.根据权利要求14所述的移位寄存电路，其特征在于，所述互锁模块包括第一互锁晶体管、第二互锁晶体管和第三互锁晶体管；

所述第一互锁晶体管的栅极与所述第一节点电连接，所述第一互锁晶体管的第一极与所述第二电平端电连接，所述第一互锁晶体管的第二极与所述第三节点电连接；

所述第二互锁晶体管的栅极与所述第五节点电连接，所述第二互锁晶体管的第一极与所述第二电平端电连接，所述第二互锁晶体管的第二极与所述第三互锁晶体管的第一极电连接；

所述第三互锁晶体管的栅极与所述第二时钟端电连接，所述第三互锁晶体管的第二极与所述第一节点电连接。

16.根据权利要求14所述的移位寄存电路，其特征在于，所述互锁模块包括第一互锁晶体管和第二互锁晶体管；

所述第一互锁晶体管的栅极与所述第一节点电连接，所述第一互锁晶体管的第一极与所述第二电平端电连接，所述第一互锁晶体管的第二极与所述第三节点电连接；

所述第二互锁晶体管的栅极与所述第五节点电连接，所述第二互锁晶体管的第一极与所述第二电平端电连接，所述第二互锁晶体管的第二极通过所述第一控制模块与所述第二节点电连接。

17.根据权利要求1所述的移位寄存电路，其特征在于，还包括：

重置模块，分别与所述第一节点、所述第二电平端和重置控制端电连接，用于根据所述重置控制端的重置控制信号，控制所述第二电平信号向所述信号输出端传输的传输路径。

18.根据权利要求1所述的移位寄存电路，其特征在于，在第二驱动模式下，所述稳压控制信号保持为第一稳压信号；所述第一时钟信号和所述第二时钟信号为使能电平互不交叠的脉冲信号；

其中，所述第二驱动模式的驱动频率大于所述第一驱动模式的驱动频率。

19.一种显示面板，其特征在于，包括：阵列排布的多个像素电路和级联的多个如权利要求1-18任一项所述的移位寄存电路；

每一级所述移位寄存电路的信号输出端与位于同一行的至少部分所述像素电路电连接；除最后一级的所述移位寄存电路之外，其余每一级所述移位寄存电路的信号输出端与下一级所述移位寄存电路的信号输入端电连接，第一级所述移位寄存电路的信号输入端接收起始脉冲信号。

20.一种显示装置，其特征在于，包括：权利要求19所述的显示面板。