CN210956110U - 一种显示装置 - Google Patents

一种显示装置 Download PDF

Info

Publication number
CN210956110U
CN210956110U CN201922347981.8U CN201922347981U CN210956110U CN 210956110 U CN210956110 U CN 210956110U CN 201922347981 U CN201922347981 U CN 201922347981U CN 210956110 U CN210956110 U CN 210956110U
Authority
CN
China
Prior art keywords
transistor
electrically connected
electrode
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922347981.8U
Other languages
English (en)
Inventor
许晨
郝学光
乔勇
吴新银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201922347981.8U priority Critical patent/CN210956110U/zh
Priority to US16/909,204 priority patent/US11062645B1/en
Application granted granted Critical
Publication of CN210956110U publication Critical patent/CN210956110U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

本实用新型实施例提供的一种显示装置，包括位于显示区域的多个像素电路，以及位于周边区域与所述像素电路电连接的发光驱动电路；所述发光控制电路包括多个级联的移位寄存器；除最后一级移位寄存器之外，其余每一级移位寄存器的信号输出端分别与其相邻的下一级移位寄存器的输入信号端电连接；其中该移位寄存器包括：输入电路、第一节点电位控制电路、第二节点电位控制电路、第一隔离电路、第二隔离电路、第一输出控制电路、第二输出控制电路、电容电路、第一输出电路和第二输出电路；通过各电路的相互配合，使第一输出控制电路的控制端和第二输出电路的控制端的电压保持稳定，不受其他信号的干扰，从而保证输出信号的稳定性。

Description

一种显示装置
技术领域
本实用新型涉及显示技术领域，尤指一种显示装置。
背景技术
目前，显示技术被广泛应用于电视、手机以及公共信息的显示，用于显示画面的显示面板也多种多样，而且可以显示丰富多彩的画面，但是无论是薄膜晶体管液晶显示面板(TET-LCD，Thin Eilm Transistor-Liquid Crystal Display)，还是有机发光显示面板(OLED，Organic Light Emitting Diode)都需要驱动集成电路(IC，Integrated Circuit)的控制，驱动IC控制显示面板实现了逐行扫描和逐帧刷新的功能，使得输入到显示面板的图像数据能够实时刷新，从而实现动态显示。
其中，在有机电致发光显示面板领域，通常需要额外配置单独的发光驱动 IC，该发光驱动IC的输出信号用于控制有机电致发光显示面板中像素电路的发光控制晶体管，以控制发光阶段驱动晶体管和发光二极管之间电路的通断。但是，该发光驱动IC的设置占用了显示面板的边框面积，同时也增加了显示面板的生产成本。
因此相关技术中，在显示面板的边框区域处设置发光驱动电路来减小占用显示面板边框的面积和生产成本，但是相关技术中的发光驱动电路所输出信号的稳定性不佳，其控制节点的电位易受到其他信号的干扰，影响显示面板的显示效果。
实用新型内容
有鉴于此，本实用新型实施例提供一种显示装置，用以解决相关技术中发光驱动电路的输出稳定性不佳的问题。
本实用新型实施例提供了一种显示装置，所述显示装置包括位于显示区域的多个像素电路，以及位于周边区域与所述像素电路电连接的发光驱动电路；所述发光驱动电路包括多个级联的移位寄存器；除最后一级移位寄存器之外，其余每一级移位寄存器的信号输出端分别与其相邻的下一级移位寄存器的输入信号端电连接；
所述移位寄存器包括：输入电路、第一节点电位控制电路、第二节点电位控制电路、第一隔离电路、第二隔离电路、第一输出控制电路、第二输出控制电路、电容电路、第一输出电路和第二输出电路；
所述输入电路被配置为在第一时钟信号端的控制下将输入信号端的信号提供给所述第二隔离电路的输入端；
所述第一节点电位控制电路被配置为在所述第一时钟信号端的控制下将第一电压信号端的第一电压信号提供给所述第一隔离电路的输入端，在所述第二隔离电路的输入端的信号的控制下将所述第一时钟信号端的第一时钟信号提供给所述第一隔离电路的输入端；
所述第二节点电位控制电路被配置为在所述第一隔离电路的输入端或输出端的信号的控制下将第二电压信号端的第二电压信号提供给所述第二隔离电路的输入端或输出端；
所述第一隔离电路被配置为在所述第一电压信号的控制下隔离所述第一隔离电路输入端与所述第一隔离电路的输出端的电压；
所述第二隔离电路被配置为在所述第一电压信号的控制下隔离所述第二隔离电路输入端与所述第二输出电路的控制端的电压；
所述第一输出控制电路被配置为在所述第一隔离电路的输出端的信号和第二时钟信号的控制下，将所述第二时钟信号提供给所述第一输出电路的控制端；
所述第二输出控制电路被配置为在所述第二时钟信号的控制下，控制所述第二输出电路控制端的电压；
所述第一输出电路被配置为在所述第一输出电路的控制端电压的控制下，将第二电压信号提供给信号输出端；
所述第二输出电路被配置为在所述第二输出电路的控制端电压的控制下，将所述第一电压信号提供给所述信号输出端；其中，所述信号输出端与对应行的发光控制线电连接。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述电容电路被配置为在所述第二时钟信号的控制下，控制所述第一隔离电路输出端的电压。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述像素电路包括：第一发光元件、驱动晶体管、数据写入晶体管、补偿晶体管、第一发光控制晶体管、第二发光控制晶体管、第一复位晶体管、第二复位晶体管和存储电容；
所述驱动晶体管的第一极通过所述第一发光控制晶体管与所述电源电压线电连接；所述驱动晶体管的第二极通过所述第二发光控制晶体管与所述第一发光元件的阳极电连接；
所述第一发光控制晶体管的控制极和所述第二发光控制晶体管的控制极都与对应的所述发光控制线电连接；
所述数据写入晶体管的控制极与第n行栅线电连接，所述数据写入晶体管的第一极与第m列数据线电连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连接；
所述补偿晶体管的控制极与第n行栅线电连接，所述补偿晶体管的第一极与所述驱动晶体管的控制极电连接，所述补偿晶体管的第二极与所述驱动晶体管的第二极电连接；
所述存储电容的第一端与电源电压线电连接，所述存储电容的第二端与所述驱动晶体管的控制极电连接；
所述第一复位晶体管的控制极与第n行复位线电连接，所述第一复位晶体管的第一极与所述驱动晶体管的控制极电连接，所述第一复位晶体管的第二极与初始电压线电连接；
所述第二复位晶体管的控制极与第n+1行复位线电连接，所述第二复位晶体管的第一极与所述第一发光元件的阳极电连接，所述第二复位晶体管的第二极与初始电压线电连接；所述第一发光元件的阴极与低电压线电连接。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述输入电路包括：第一晶体管；
所述第一晶体管的栅极与所述第一时钟信号端电连接，所述第一晶体管的第一极与所述输入信号端电连接，所述第一晶体管的第二极分别与所述第一隔离电路的输入端电连接。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述第一节点电位控制电路包括：第二晶体管和第三晶体管；
所述第二晶体管的栅极与所述输入电路的输出端电连接，所述第二晶体管的第一极与所述第一时钟信号端电连接，所述第二晶体管的第二极与所述第一隔离电路的输入端电连接；
所述第三晶体管的栅极与所述第一时钟信号端电连接，所述第三晶体管的第一极与所述第一电压信号端电连接，所述第三晶体管的第二极与所述第一隔离电路的输入端电连接。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述第二节点电位控制电路包括：第四晶体管和第五晶体管；
所述第四晶体管的栅极与第五晶体管的第二极电连接，所述第四晶体管的第一极与所述第二电压信号端电连接，所述第四晶体管的第二极与所述第二隔离电路的输入端或输出端电连接；
所述第五晶体管的栅极与所述第一隔离电路的输入端或输出端电连接，所述第五晶体管的第一极与所述第二时钟信号端电连接。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述第二节点电位控制电路包括：第四晶体管和第五晶体管；
所述第四晶体管的栅极与所述第二时钟信号端电连接，所述第四晶体管的第一极与第五晶体管的第二极电连接，所述第四晶体管的第二极与所述第二隔离电路的输入端或输出端电连接；
所述第五晶体管的栅极与所述第一隔离电路的输入端或输出端电连接，所述第五晶体管的第一极与所述第二电压信号端电连接。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述第一输出控制电路包括：第六晶体管、第七晶体管和第八晶体管；
所述第六晶体管的栅极与所述第一隔离电路的输出端电连接，所述第六晶体管的第一极与所述第二时钟信号端电连接，所述第六晶体管的第二极与所述第七晶体管的第一极电连接；
所述第七晶体管的栅极与所述第二时钟信号端电连接，所述第七晶体管的第二极与所述第一输出电路的控制端电连接；
所述第八晶体管的栅极与所述第二输出电路的控制端或者第二隔离电路的输入端电连接，第八晶体管的第一极与所述第二电压信号端电连接，所述第八晶体管的第二极与所述第一输出电路的控制端电连接。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述第一输出控制电路包括：第六晶体管、第七晶体管和第八晶体管；
所述第六晶体管的栅极与所述第一隔离电路的输出端电连接，所述第六晶体管的第一极与所述第一电压信号端电连接，所述第六晶体管的第二极与所述第七晶体管的第一极电连接；
所述第七晶体管的栅极与所述第二时钟信号端电连接，所述第七晶体管的第二极与所述第一输出电路的控制端电连接；
所述第八晶体管的栅极与所述第二输出电路的控制端或者所述第二隔离电路的输入端电连接，第八晶体管的第一极与所述第二电压信号端电连接，所述第八晶体管的第二极与所述第一输出电路的控制端电连接。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述第二输出控制电路包括：第一电容；
所述第一电容的第一电极与所述第二时钟信号端电连接，所述第一电容的第二电极与所述第二输出电路的控制端电连接。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述电容电路包括：第二电容；
所述第二电容的第一电极与所述第一隔离电路的输出端电连接，所述第二电容的第二电极所述第七晶体管的第一极电连接。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述电容电路包括：第二电容；
所述第二电容的第一电极与所述第一隔离电路的输出端电连接，所述第二电容的第二电极与所述第二时钟信号端电连接。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述第一输出电路包括：第九晶体管和第三电容；
所述第九晶体管的栅极与所述第一输出控制电路的输出端电连接，所述第九晶体管的第一极与所述第二电压信号端电连接，所述第九晶体管的第二极与所述信号输出端电连接；
所述第三电容的第一电极与所述第九晶体管的栅极电连接，所述第三电容的第二电极与所述第二电压信号端电连接。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述第二输出电路包括：第十晶体管；
所述第十晶体管的栅极与所述第二隔离电路的输出端电连接，所述第十晶体管的第一极与所述第一电压信号端电连接，所述第十晶体管的第二极与所述信号输出端电连。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述第一隔离电路包括：第十一晶体管；
所述第十一晶体管的栅极与所述第一电压信号端电连接，所述第十一晶体管的第一极与所述第一节点电位控制电路的输出端电连接，所述第十一晶体管的第二极与所述第一输出控制电路的控制端电连接。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述第十一晶体管为双栅型晶体管。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述第二隔离电路包括：第十二晶体管；
所述第十二晶体管的栅极与所述第一电压信号端电连接，所述第十二晶体管的第一极与所述输入电路的输出端电连接，所述第十二晶体管的第二极与所述第二输出电路的控制端电连接。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述第十二晶体管为双栅型晶体管。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所有所述晶体管为低温多晶硅晶体管。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述第十一晶体管为氧化物半导体晶体管。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述第十二晶体管为氧化物半导体晶体管。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，所述周边区域还包括栅极驱动电路，所述栅极驱动电路的输出端与对应的所述栅线电连接；
所述发光驱动电路位于所述栅极驱动电路靠近所述显示区域边缘的一侧。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，一级所述移位寄存器的信号输出端的信号提供给所述显示区域内的多行所述像素电路。
本实用新型有益效果如下：
本实用新型实施例提供了一种显示装置，其中该显示装置包括位于显示区域的多个像素电路，以及位于周边区域与所述像素电路电连接的发光驱动电路；所述发光驱动电路包括多个级联的移位寄存器；除最后一级移位寄存器之外，其余每一级移位寄存器的信号输出端分别与其相邻的下一级移位寄存器的输入信号端电连接；该移位寄存器包括：输入电路、第一节点电位控制电路、第二节点电位控制电路、第一隔离电路、第二隔离电路、第一输出控制电路、第二输出控制电路、电容电路、第一输出电路和第二输出电路；通过各电路的相互配合，使第一输出控制电路的控制端和第二输出电路的控制端的电压保持稳定，不受其他信号的干扰，从而保证输出信号的稳定性。
附图说明
图1为本实用新型实施例提供的显示装置的结构示意图；
图2a至图2e为本实用新型实施例提供的移位寄存器的结构示意图；
图3为本实用新型实施例提供的像素电路的结构示意图；
图4a是本实用新型实施例所述的显示装置包括的像素电路中的晶体管和存储电容的布局实施方式示意图；
图4b是本实用新型实施例所述的显示装置包括的像素电路中的阳极、晶体管和存储电容的布局实施方式示意图；
图5a为图2a提供的移位寄存器的具体结构示意图；
图5b为图2b提供的移位寄存器的具体结构示意图；
图5c为图2c提供的移位寄存器的具体结构示意图；
图5d为图2d提供的移位寄存器的具体结构示意图；
图5e为图2e提供的移位寄存器的具体结构示意图；
图6为本实用新型实施例提供的移位寄存器的另一种具体结构示意图；
图7为本实用新型实施例提供的移位寄存器的又一种具体结构示意图；
图8为本实用新型实施例提供的移位寄存器的又一种具体结构示意图；
图9为本实用新型实施例提供的移位寄存器对应的时序图；
图10为本实用新型实施例提供的显示面板中的驱动电路布局结构示意图。
具体实施方式
注意在本说明书中，“连接”这一描述包括元件电连接的情形，元件功能连接的情形，以及元件直接连接的情形。因此，在本说明书公开的结构中，另一元件可以夹置在具有预定连接关系的元件之间。例如，使得可以电连接的一个或多个元件(例如，开关、晶体管、电容器、电感器、电阻器与/或二极管) 可以提供于特定部分和另一部分之间。此外，使得可以功能连接的一个或多个电路可以提供于这些部分之间，例如逻辑电路(例如，反相器、NAND电路或 NOR电路)、信号转换器电路(例如，DA转换器电路、AD转换器电路或者灰度校正电路)、电势电平转换器电路(例如，诸如升压电路或降压控制电路的电源电路、或者用于改变高电平信号或低电平信号的电势电平的电平转移电路)、电压源、电流源、开关电路、或者放大器电路(例如，可以增大信号振幅、电流数量等的电路，诸如运算放大器、差分发电器电路、源输出电路或者缓冲电路)、信号发生电路、存储器电路或者控制电路。备选地，这些元件可以直接连接，其间不夹置其他元件或其他电路。
对于元件连接而在其间不夹置其他元件或电路的情形，则可以采用“直接连接”的描述。此外，对于采用“电(学)连接”的情形，则包括下述情形：元件电学连接的情形(即，元件通过将其他元件夹置其间而连接的情形)、元件功能连接的情形(即，元件通过将其他电路夹置其间而连接)、以及元件直接连接的情形(即，元件连接而在其间不夹置其他元件或电路)。
注意，显示元件、显示装置、发光元件以及发光装置可以采用各种类型且包括各种元件。例如，显示元件、显示装置、发光元件和发光装置可以采用显示介质，其对比度通过电磁作用而变化，例如EL元件(例如，有机EL元件、无机EL元件、或者同时包括有机和无机材料的EL元件)；电子发射器；液晶元件；电子墨水；光栅光阀(GLV)；等离子体显示面板(PDP)；数字微反射镜装置(DMD)；压电陶瓷显示器；或者碳纳米管。注意，使用EL元件的显示装置包括EL显示器；使用电子发射器的显示装置包括场发射显示器(FED)、SED 类型平板显示器(SED：表面传导电子发射器显示器)等；使用液晶元件的显示装置包括液晶显示器、透射液晶显示器、半透射液晶显示器、反射液晶显示器等；且使用电子墨水的显示装置包括电子纸。
注意在本说明书中，晶体管可以采用各种类型的晶体管而不限于特定类型。因此，例如可以采用包括以非晶硅或多晶硅为代表的非单晶半导体膜的薄膜晶体管(TFT)。因此，这种晶体管可以在比使用单晶半导体膜的情形更低的温度下形成，可以低成本地形成，可以形成于透光基板以及大尺寸基板上，且可以透光。此外，可以使用这种晶体管来控制显示元件中光的传输。此外，可以使用半导体基板、SOI基板等形成晶体管。备选地，可以采用MOS晶体管、结晶体管、双极晶体管等。因此，可以形成具有小幅变化的晶体管、具有高的电流供给能力的晶体管以及小尺寸的晶体管，使得通过使用这种晶体管可以形成具有低功耗的电路。此外，可以采用包括例如ZnO、a-InGaZnO、SiGe或GaAs 的化合物半导体的晶体管，通过减薄这种化合物半导体得到的薄膜晶体管等。因此，这种晶体管可以在低温下形成，可以在室温下形成，且可以直接形成于例如塑料基板或膜基板的低耐热基板上。还可以采用通过喷墨方法或印刷方法形成的晶体管等。因此，这种晶体管可以在室温下形成，可以在低真空下形成，且可以使用大尺寸基板来形成。另外，由于无需使用掩模(分划板)来形成这种晶体管，因此可以容易地改变晶体管的布局。此外，可以采用包括有机半导体或碳纳米管的晶体管或者其他晶体管。因此，可以使用可弯折的基板来形成晶体管。注意，非单晶半导体膜可包括氢或卤素。此外，可以使用各种类型的基板形成晶体管。基板的类型不限于特定类型。因此，基板例如可以使用单晶基板、SOI基板、玻璃基板、石英基板、塑料基板、纸基板、玻璃纸基板、石头基板、不锈钢基板、包括不锈钢薄片的基板等。此外，可以使用一种基板形成晶体管，随后将该晶体管转移到另一种基板。该晶体管将被转移到的另一种基板可以使用单晶基板、SOI基板、玻璃基板、石英基板、塑料基板、纸基板、玻璃纸基板、石头基板、不锈钢基板、包括不锈钢薄片的基板等。通过使用这种基板，可以形成具有出色性能的晶体管或具有低功耗的晶体管，或者可以形成具有该耐久性或高耐热性的装置。
晶体管的结构可以是各种模式而不限于特定结构。例如，可以使用具有两个或更多个栅极的多个栅极结构。当使用多个栅极结构时，由于提供了一种沟道区串联连接的结构，由此提供了一种多个晶体管串联连接的结构。通过使用多个栅极结构，可以减小截止电流；可以增大晶体管的耐压以改善可靠性；或者即使在晶体管工作于饱和区时漏极-源极电压波动，但漏极-源极电流并不大幅波动，使得可以获得平坦特性。此外，可以使用其中栅电极形成于沟道上方和下方的结构。通过使用栅电极形成于沟道上方和下方的结构，沟道区被扩大以增加流过沟道区的电流数量，或者耗尽层可以容易形成以减小S值。当将栅电极形成于沟道上方和下方时，则提供了一种多个晶体管并联连接的结构。
此外，可以采用栅电极形成于沟道上方的结构、栅电极形成于沟道下方的结构、交错结构、反交错结构、沟道区划分为多个区域的结构、或者栅电极并联连接的结构。源电极或漏电极可以与沟道(或沟道的一部分)交叠。通过使用源电极或漏电极可以与沟道(或沟道的一部分)交叠的结构，电荷累积在该沟道的一部分内的情形可得以防止，其中这种情形将导致不稳定的工作。此外，可以采用有LDD区的结构。通过提供LDD区，截止电流可以减小；晶体管的耐压可以增大以改善可靠性；或者即使在晶体管工作于饱和区时漏极-源极电压波动，但漏极-源极电流并不大幅波动，使得可以获得平坦特性。
注意，各种类型的晶体管可以用于本说明书中的晶体管且该晶体管可以使用各种类型的基板形成。因此，所有电路可以使用玻璃基板、塑料基板、单晶基板、SOI基板或任意其他基板形成。当所有电路使用相同基板形成时，部件数目可以减少且电路部件的连接数目可以减少以改善可靠性。备选地，部分电路可以使用一种基板形成，另一部分电路使用另一种基板形成。也就是说，不是所有电路都要求使用相同基板形成。例如，部分电路可以使用玻璃基板形成有晶体管，另一部分电路可以使用单晶基板形成，该IC芯片从而可以通过COG(玻璃上芯片)连接到该玻璃基板。备选地，IC芯片可以通过TAB(载带自动结合)连接到该玻璃基板，或者连接到印刷电路板。当部分电路按照这种方式使用相同基板形成时，部件数目可以减少且电路部件的连接数目可以减少以改善可靠性。此外，通过在另一基板上形成具有高驱动电压的部分或者具有高驱动频率的部分，可以防止功耗的增大。
另外注意，在本说明书中一个像素对应于亮度可以受到控制的一个元件。因此，例如，一个像素对应于一个彩色元件且亮度使用该一个彩色元件来表达。因此，对于具有R(红)、G(绿)和B(蓝)彩色元件的彩色显示装置的情形，图像的最小单元是由R像素、G像素和B像素的三个像素形成的。注意，彩色元件不限于三种颜色，可以使用多于三种颜色的彩色元件或者可以添加除了RGB 之外的颜色。例如，通过添加白色，可以使用RGBW(W对应于白色)。此外，可以使用RGB加上黄色、青色、洋红色、鲜绿色(emerald green)、朱红色等的一种或多种颜色。例如，可以使用R、G、B1和B2。尽管B1和B2是蓝色，但是具有略微不同的频率。通过使用这种彩色元件，可以执行更接近真实物体的显示或者可以减小功耗。备选地，另一个示例为，对于通过使用多个区域控制一个彩色元件的亮度的情形，一个区域对应于一个像素。因此，例如，对于执行面积灰阶显示的情形，在各个彩色元件中提供控制亮度的多个区域且使用全部区域来表达灰阶。这种情况下，控制亮度的一个区域对应于一个像素。因此在这种情况下，一个彩色元件包括多个像素。此外，在这种情况下，对显示有贡献的区域可具有视像素而定的不同面积大小。此外，在控制各个彩色元件的亮度的多个区域中，即，在形成一个彩色元件的多个像素中，加到多个这些像素的信号可以略微变化，使得视角可以加宽。注意，描述“一个像素(用于三种颜色)”对应于R、G和B三个像素视为一个像素的情形。同时，描述“一个像素(用于一种颜色)”对应于多个像素提供于各个彩色元件内且整体地视为一个像素的情形。
另外注意，在本说明书中，像素可提供(排列)成矩阵。这里，描述“像素提供(排列)成矩阵”包括像素排列成直线的情形和像素沿纵向或横向排列成锯齿形线的情形。因此，对于使用三种彩色元件(例如，RGB)执行全色显示的情形，则包括下述情形：像素排列成条的情形以及三种颜色元件的点排列成所谓的三角形图案(delta pattern)的情形。此外，还包括三种颜色元件的点提供成 Bayer布置的情形。注意，彩色源极不限于三种颜色，可以使用多于三种颜色的彩色元件。这样的例子为RGBW(W对应于白色)；RGB加上黄色、青色、洋红色等的一种或多种等。此外，各个彩色元件点之间的显示区域的尺寸可以不同。因此可以减小功耗且可以延长发光元件的寿命。
注意，晶体管是一种具有至少栅极、漏极和源极三个端子的元件。该晶体管具有介于漏极区和源极区之间的沟道区，且电流可以流过该漏极区、沟道区和源极区。这里，由于晶体管的源极和漏极可以根据晶体管的结构、工作条件等而变化，因此难以定义哪个是源极或漏极。因此，在本说明书中，起着源极和漏极功能的区域不能称为源极或漏极。例如在这种情况下，该源极和漏极之一可以称为第一端子，另一个称为第二端子。另外注意，晶体管可以是一种具有至少基极、发射极和集电极三个端子的元件。同样在这种情况下，发射极和集电极之一可以类似地称为第一端子，另一个端子可称为第二端子。
栅极对应于所有或部分的栅电极和栅极布线(也称为栅极线、栅信号线等)。栅电极对应于一导电膜，该导电膜与形成沟道区、LDD(轻掺杂漏极)区等的半导体膜交叠，栅极绝缘膜夹置于该导电膜和半导体膜之间。栅极布线对应于用于将各个像素的栅电极相互连接的布线或者是用于将栅电极连接到另一条布线的布线。
然而，存在既作为栅电极又作为栅极布线的部分。这种区域可以或者称为栅电极或者称为栅极布线。也就是说，存在栅电极和栅极布线无法明确地相互区分的区域。例如，对于沟道区交叠延伸的栅极布线的情形，该交叠区域既作为栅极布线又作为栅电极。因此，这种区域可以或者称为栅电极或者称为栅极布线。
此外，由与栅电极相同的材料形成且连接到该栅电极的区域也可以称为栅电极。类似地，由与栅极布线相同的材料形成且连接到该栅极布线的区域也可以称为栅极布线。严格意义上说，在某些情形下这种区域并不交叠沟道区，或者并不具有将栅电极连接到另一个栅电极的功能。然而，由于在制造时提供余量，存在由与栅电极或栅极布线相同的材料形成且连接到该栅电极或该栅极布线的区域。因此，这种区域也可以或者称为栅电极或者称为栅极布线。
在多个栅极的晶体管中，例如，一个晶体管的栅电极经常通过使用由与该栅电极相同的材料形成的导电膜而连接到另一个晶体管的栅电极。由于这种区域是用于将该栅电极连接到另一个栅电极的区域，该区域可以称为栅极布线，且该区域也可以称为栅电极，因为多个栅极的晶体管也可以视为一个晶体管。也就是说，由与栅电极或栅极布线相同的材料形成且连接到该栅电极或栅极布线的区域可以或者称为栅电极或者称为栅极布线。此外，例如，连接栅电极和栅极布线的导电膜的一部分也可以或者称为栅电极或者称为栅极布线。
注意，栅电极对应于栅极区或栅电极的一部分，或者电连接到该栅电极的区域的一部分或全部。
另外注意，源极对应于源极区、源电极和源极布线(也称为源极线、源极信号线等)的全部或者一部分。源极区对应于包含大量p型杂质(例如，硼或镓) 或n型杂质(例如，磷或砷)的半导体区域。因此，包含少量p型杂质或n型杂质的区域，即，LDD(轻掺杂漏极)区不包括在源极区内。源电极为由与源极区不同的材料形成且电连接到该源极区的导电层的一部分。然而，存在源电极和源极区统称为源电极的情形。源极布线是用于将各个像素的源电极彼此相连的布线或者是用于将源电极连接到另一条布线的布线。
然而，存在既作为源电极又作为源极布线的部分。这种区域可以或者称为源电极或者称为源极布线。也就是说，存在源电极和源极布线无法明确地相互区分的区域。例如，对于源极区交叠延伸的源极布线的情形，该交叠区域既作为源极布线又作为源电极。因此，这种区域可以或者称为源电极或者称为源极布线。
此外，由与源电极相同的材料形成且连接到该源电极的区域或者用于将源电极连接到另一个源电极的部分，也可以称为源电极。与源极区交叠的部分也可以称为源电极。类似地，由与源极布线相同的材料形成且连接到该源极布线的区域也可以称为源极布线。严格意义上说，在某些情形下这种区域并不具有将源电极连接到另一个源电极的功能。然而，由于在制造时提供余量，存在由与源电极或源极布线相同的材料形成且连接到该源电极或该源极布线的区域。因此，这种区域也可以或者称为源电极或者称为源极布线。
此外，例如，连接源电极和源极布线的导电膜的一部分可以或者称为源电极或者称为源极布线。
注意，源极端子对应于源极区或源电极的一部分，或者电连接到该源电极的区域的一部分或全部。
另外注意，上述亦适用于漏极。
在本说明书中，半导体装置对应于具有包括半导体元件(例如，晶体管或二极管)的电路的装置。该半导体装置还可包括所有通过利用半导体特性起作用的装置。此外，显示装置对应于具有显示元件(例如，液晶元件或发光元件) 的装置。注意，该显示装置还可对应于显示面板本身，其中包括例如液晶元件或EL元件的显示元件的多个像素形成于与用于驱动像素的外围驱动器电路相同的基板上。此外，该显示装置还可包括通过引线键合或凸点键合提供于基板上的外围驱动器电路，即，通过玻璃上芯片(COG)等连接的IC芯片。此外，该显示装置还可包括贴附有IC、电阻器、电容器、电感器、晶体管等的柔性印刷电路(FPC)或印刷布线板(PWB)。该显示装置还可包括例如偏振片或延迟片的光学片。此外，该显示装置可包括背光单元(该背光单元可包括导光板、棱镜片、漫射片、反射片或者光源(例如，LED或冷阴极管))。此外，发光装置对应于具有自发光显示元件特别是例如EL元件或者用于FED的元件的显示装置。液晶显示装置对应于具有液晶元件的显示装置。
在本说明书中，描述物体与另一个物体的关系为“形成于...上”或“形成于...上方”并不一定指该物体形成为直接接触该另一个物体。该描述包括两个物体不直接接触的情形，即，两个物体之间夹置有其他物体的情形。因此，例如，当描述成层B形成于层A上(或上方)时，这包括层B形成为直接接触层 A的情形，以及另一层(例如，层C或层D)形成为直接接触层A且层B形成为直接接触层C或D的情形。类似地，当描述成一个物体形成于另一个物体上方时，并不一定指该物体直接接触另一个物体，其间可夹置有其他物体。因此，例如，当描述成层B形成于层A下(或下方)时，这包括层B形成为直接接触层 A的情形，以及另一层(例如，层C或层D)形成为直接接触层A且层B形成为直接接触层C或D的情形。类似地，当描述成一个物体形成于另一个物体下或下方时，这包括这些物体直接相互接触的情形以及这些物体不直接接触的情形。
下面结合附图，对本实用新型实施例提供的显示装置的具体实施方式进行详细说明。
本实用新型实施例提供的一种显示装置，如图1所示，该显示装置包括位于显示区域A的多个像素电a路，以及位于周边区域B与像素电路a电连接的发光驱动电路B；发光驱动电路B包括多个级联的移位寄存器b1；除最后一级移位寄存器之外，其余每一级移位寄存器的信号输出端分别与其相邻的下一级移位寄存器的输入信号端电连接；
如图2a至图2e所示，该移位寄存器包括：输入电路1、第一节点电位控制电路2、第二节点电位控制电路3、第一隔离电路4、第二隔离电路5、第一输出控制电路6、第二输出控制电路7、电容电路8、第一输出电路9和第二输出电路10；
输入电路1被配置为在第一时钟信号端CK的控制下将输入信号端STV的信号提供给第二隔离电路5的输入端；
第一节点电位控制电路2被配置为在第一时钟信号端CK的控制下将第一电压信号端VGL的第一电压信号提供给第一隔离电路4的输入端，在第二隔离电路5的输入端的信号的控制下将第一时钟信号端CK的第一时钟信号提供给第一隔离电路4的输入端；
第二节点电位控制电路3被配置为在第一隔离电路4的输入端或输出端的信号的控制下将第二电压信号端VGH的第二电压信号提供给第二隔离电路5 的输入端或输出端；
第一隔离电路4被配置为在第一电压信号端VGL的控制下隔离第一隔离电路4输入端与第一隔离电路4的输出端的电压；
第二隔离电路5被配置为在第一电压信号端VGL的控制下隔离第二隔离电路5输入端与第二输出电路10的控制端的电压；
第一输出控制电路6被配置为在第一隔离电路4的输出端的信号和第二时钟信号端CKB的控制下，将第二时钟信号提供给第一输出电路9的控制端；
第二输出控制电路7被配置为在第二时钟信号端CKB的控制下，控制第二输出电路10控制端的电压；
电容电路8被配置为在第二时钟信号端CKB的控制下，控制第一隔离电路4输出端的电压；
第一输出电路9被配置为在第一输出电路9的控制端电压的控制下，将第二电压信号端VGH的信号提供给信号输出端OUT；
第二输出电路10被配置为在第二输出电路10的控制端电压的控制下，将第一电压信号端VGL的信号提供给信号输出端OUT；其中，该信号输出端 OUT与对应行的发光控制线EM电连接。
具体地，在本实用新型实施例提供的显示装置中，该显示装置包括位于显示区域的多个像素电路，以及位于周边区域与像素电路电连接的发光驱动电路；发光驱动电路包括多个级联的移位寄存器；除最后一级移位寄存器之外，其余每一级移位寄存器的信号输出端分别与其相邻的下一级移位寄存器的输入信号端电连接；该移位寄存器包括：输入电路、第一节点电位控制电路、第二节点电位控制电路、第一隔离电路、第二隔离电路、第一输出控制电路、第二输出控制电路、电容电路、第一输出电路和第二输出电路；通过各电路的相互配合，使第一输出控制电路的控制端和第二输出电路的控制端的电压保持稳定，不受其他信号的干扰，从而保证输出信号的稳定性。
需要说明的是，在本实用新型实施例提供的显示装置中，如图2a至图2d 所示，第一隔离电路4用于隔离第三节点N3和第五节点N5的电压，使第三节点N3的电压和第五节点N5的电压彼此不受影响，第二隔离电路5用于隔离第一节点N1和第四节点N4的电压，使第一节点N1的电压和第四节点N4 的电压彼此不受影响。因此，第二节点电位控制电路3可以如图2a所示，连接于第四节点N4和第五节点N5之间；可以为如图2b所示，连接于第一节点 N1和第五节点N5之间；可以为如图2c所示，连接于第三节点N3和第四节点N4之间；还可以为如图2d所示，连接于第一节点N1和第三节点N3之间；其中，上述第二节点电位控制电路3的几种连接结构的工作原理均相同。
除上述之外，如图2a至图2d所示，第一输出控制电路6可以与第一节点 N1存在电连接的关系，也可以如图2e所示，第一输出控制电路6与第四节点 N4存在电连接的关系；其中，第一输出控制电路6与第一节点N1或第四节点 N4连接的工作原理相同。
如图3所示，该像素电路的一实施例可以包括第一发光元件E1、驱动晶体管M1、数据写入晶体管M2、补偿晶体管M3、第一发光控制晶体管M4、第二发光控制晶体管M5、第一复位晶体管M6、第二复位晶体管M7和存储电容Cst；在图3中，标号为ELVDD的为电源电压线，标号为ELVSS的为低电压线，标号为Vint的为初始电压线；在图3所示的实施例中，电压线包括电源电压线ELVDD、低电压线ELVSS和初始电压线Vint；
在图3中，标号为Gn的为第n行栅线，标号为Resetn的为第n+1行复位线，标号为Resetn+1的为第n+1行复位线，标号为Dm的为第m列数据线；
该第一发光元件E1为有机发光二极管；
该驱动晶体管M1的第一极通过第一发光控制晶体管M4与电源电压线 ELVDD电连接；驱动晶体管M1的第二极通过第二发光控制晶体管M5与第一发光元件E1的阳极电连接；
该第一发光控制晶体管M4的控制极和第二发光控制晶体管M5的控制极都与第n行发光控制线EMn电连接；
该数据写入晶体管M2的控制极与第n行栅线Gn电连接，数据写入晶体管M2的第一极与第m列数据线Dm电连接，数据写入晶体管M2的第二极与驱动晶体管M1的第一极电连接；
该补偿晶体管M3的控制极与第n行栅线Gn电连接，补偿晶体管M3的第一极与驱动晶体管M1的控制极电连接，补偿晶体管M3的第二极与驱动晶体管M1的第二极电连接；
该存储电容Cst的第一端与电源电压线ELVDD电连接，存储电容Cst的第二端与驱动晶体管M1的控制极电连接；
该第一复位晶体管M6的控制极与第n行复位线电连接，第一复位晶体管 M6的第一极与驱动晶体管M1的控制极电连接，第一复位晶体管M6的第二极与初始电压线Vint电连接；
该第二复位晶体管M7的控制极与第n+1行复位线Resetn+1电连接，第二复位晶体管M7的第一极与第一发光元件E1的阳极电连接，第二复位晶体管 M7的第二极与初始电压线Vint电连接；第一发光元件E1的阴极与低电压线 ELVSS电连接。
在图3所示的实施例中，各晶体管可以为p型薄膜晶体管，但不以此为限。
如图3所示的像素电路的实施例在工作时：
M4和M5在EMn提供的发光控制信号的控制下导通或关断；
M2在Gn提供的栅极驱动信号的控制下，控制将Dm上的数据电压写入 M1的第一极，M3在Gn提供的栅极驱动信号的控制下，控制对M1的阈值电压进行补偿；
M6在Resetn提供的第一复位信号的控制下，控制将Vint提供的初始电压写入M1的控制极；
M7在Resetn+1提供的第二复位信号的控制下，控制将Vint提供的初始电压写入E1的阳极。
在具体实施时，第一复位信号和第二复位信号可以相同，第一复位信号和第二复位信号也可以不同；
具体的，第一复位信号可以为相邻上一级栅极驱动信号，第二复位信号可以是栅极驱动信号，但不以此为限。
图3所示的像素电路的实施例仅为像素电路的一种具体实施方式，在具体实施时，像素电路的结构也可以为其他电路结构，例如，像素电路结构可以还包含稳定电容，稳定电容的第一端与数据线电连接，稳定电容的第二端与电源电压线电连接。
图3所示的像素电路的实施例可以为第n行第m列像素电路，m和n都为正整数。在图3中，第n行第m列像素驱动电路包括M1、M2、M3、M4、 M5、M6、M7和Cst。
图4a是本实用新型实施例提供的显示基板中的晶体管和存储电容的布局实施方式示意图，图4a是由从下至上的有源层、第一栅金属层、第二栅金属层和第一源漏金属层组成。在图4a中，标号为Dm的是第m列数据线，标号为Dm+1的为第m+1列数据线，标号为ELVDD的为电源电压线，标号为Vint 的为初始电压线，标号为Resetn的为第n行复位线，标号为Resetn+1的为第 n+1行复位线，标号为EMn的为第n行发光控制线，标号为EMn+1的为第n+1行发光控制线，标号为Gn的为第n行栅线，标号为Gn+1的为第n+1行栅线。
在图4a中，标号为16g的为M6的有源层图形的沟道区，标号为16s的为 M6的有源层图形的源极区，标号为16d的为M6的有源层图形的漏极区，标号为13g的为M3的有源层图形的沟道区，标号为11g的为M1的有源层图形的沟道区，标号为11d的为M1的有源层图形的漏极区，标号为11s的为M1 的有源层图形的源极区；标号为12g的为M2的有源层图形的沟道区，标号为 12s的为M2的有源层图形的源极区，标号为14g的为M4的有源层图形的沟道区，标号为14s的为M4的有源层图形的源极区，标号为15g的为M5的有源层图形的沟道区，标号为15d的为M5的有源层图形的漏极区，标号为17g 的为M7的有源层图形的沟道区，标号为17s的为M7的有源层图形的源极区，标号为Csa的为存储电容Cst的第一极板。
其中，驱动晶体管M1沟道区11g的宽长比小于第一发光控制晶体管M4 的沟道区14g的宽长比，且驱动晶体管M1沟道区11g的宽长比小于第二发光控制晶体管M5的沟道区15g的宽长比。
图4b在图4a的基础上增加了第n行第m列像素电路包括的第一发光元件的阳极Anm，以及，第n+1行第m列像素电路包括的第一发光元件的阳极 An+1m。
由图4b可知，Anm占用的面积不等于第n行第m列像素驱动电路占用的面积；Anm可以不完全设置于第n行第m列像素区域内，第n行第m列像素区域可以是由Resetn、Resetn+1、Dm和Dm+1围成的区域，但不以此为限。
需要说明的是，在本实用新型实施例提供的显示装置中，数据信号线Dm 上加载的数据电压在电源电压线ELVDD上加载的高电压和低电压线ELVSS 上加载的低电压之间；第一输出电路9连接的第二电压信号端VGH提供的电压大于电源电压线ELVDD上加载的高电压，第二输出电路10连接的第一电压信号端VGL提供的电压在电源电压线ELVDD上加载的高电压和低电压线 ELVSS上加载的低电压之间；其中，第二电压信号端VGH上加载的电压与第一时钟信号端CK或第二时钟信号端CKB上加载的时钟信号的高电压相同，或相差在0.1V范围之内；第一电压信号端VGL上加载的电压与第一时钟信号端CK或第二时钟信号端CKB上加载的时钟信号的低电压相同，或相差在0.1V 范围之内；各移位寄存器的输出端输出的中间电压值大于第一电压信号端VGL 上加载的电压。
下面结合具体实施例，对本实用新型进行详细说明。需要说明的是，本实施例是为了更好的解释本实用新型，但不限制本实用新型。
可选地，在本实用新型实施例提供的移位寄存器中，如图5a至图5e所示，输入电路1包括：第一晶体管T1；
第一晶体管T1的栅极与第一时钟信号端CK电连接，第一晶体管T1的第一极与输入信号端STV电连接，第一晶体管T1的第二极分别与第一隔离电路 4的输入端和第一节点电位控制电路2的控制端电连接。
具体地，在本实用新型实施例提供的移位寄存器中，如图5a至图5e所示，当第一时钟信号端CK为低电平时第一晶体管T1导通，将输入信号端STV的信号提供给第四节点N4；当第一时钟信号端CK为高电平时，第一晶体管T1 截止。
可选地，在本实用新型实施例提供的移位寄存器中，如图5a至图5e所示，第一节点电位控制电路2包括：第二晶体管T2和第三晶体管T3；
第二晶体管T2的栅极与输入电路1的输出端电连接，第二晶体管T2的第一极与第一时钟信号端CK电连接，第二晶体管T2的第二极与第一隔离电路4 的输入端电连接；
第三晶体管T3的栅极与第一时钟信号端CK电连接，第三晶体管T3的第一极与第一电压信号端VGL电连接，第三晶体管T3的第二极与第一隔离电路 4的输入端电连接。
具体地，在本实用新型实施例提供的移位寄存器中，如图5a至图5e所示，当第四节点N4的电位为低电位时，第二晶体管T2导通，将第一时钟信号端 CK的第一时钟信号提供给第五节点N5，当第四节点N4的电位为高电位时，第二晶体管T2截止；第三晶体T3的栅极与第一时钟信号端CK电连接，因此，当第一时钟信号为低电平时第三晶体管T3导通，将第一电压信号端VGL的电压信号提供给第五节点N5，当第一时钟信号为高电平时，第三晶体管T3截止。
可选地，在本实用新型实施例提供的移位寄存器中，如图5a至图5e和图 7所示，第二节点电位控制电路3包括：第四晶体管T4和第五晶体管T5；
第四晶体管T4的栅极与第五晶体管T5的第二极电连接，第四晶体管T4 的第一极与第二电压信号端VGH电连接，第四晶体管T4的第二极与第二隔离电路5的输入端或输出端电连接；
第五晶体管T5的栅极与第一隔离电路4的输入端或输出端电连接，第五晶体管T5的第一极与第二时钟信号端CKB电连接。
具体地，在本实用新型实施例提供的移位寄存器中，如图5a所示，当第五节点N5的电位为低电位时，第五晶体管T5导通，将第二时钟信号端CKB 的第二时钟信号提供给第四晶体管T4的栅极，当第五节点N5的电位为高电位时，第五晶体管T5截止；由于第四晶体管T4的栅极与第五晶体管T5的第二极电连接，当第五晶体管T5导通后将第二时钟信号端CKB提供给第四晶体管T4的栅极，因此当第二时钟信号为低电平时，第四晶体管T4导通将第二电压信号端VGH的信号提供给第四节点N4，当第二时钟信号为高电位时，第四晶体管T4截止。
可选地，在本实用新型实施例提供的移位寄存器中，如图6和图8所示，第二节点电位控制电路3包括：第四晶体管T4和第五晶体管T5；
第四晶体管T4的栅极与第二时钟信号端CKB电连接，第四晶体管T4的第一极与第五晶体管T5的第二极电连接，第四晶体管T4的第二极与第二隔离电路5的输入端或输出端电连接；
第五晶体管T5的栅极与第一隔离电路4的输入端或输出端电连接，第五晶体管T5的第一极与第二电压信号端VGH电连接。
具体地，在本实用新型实施例提供的移位寄存器中，如图6和图8所示，第五晶体管T5的栅极与第五节点N5电连接，当第五节点N5为低电平时，第五晶体管T5导通，将第二电压信号端VGH的信号提供给第四晶体管T4的第一极，当第五节点N5的电位为高电平时，第五晶体管T5截止；第四晶体管 T4的栅极与第二时钟信号端CKB电连接，当第二时钟信号为低电平时，第四晶体管T4导通，将第五晶体管T5提供的第二电压信号端VGH的信号提供给第四节点N4，当第二时钟信号为高电平时，第四晶体管T4截止。
需要说明的是，在本实用新型实施例提供的移位寄存器中，图6、图7和图8所示的移位寄存器中的第二节点电位控制电路3也可以包括如图5a至图 5d所示的四种连接方式，与如图5a至图5d所示的第二节点电位控制电路3 的设计原理相同。因此，图6、图7和图8中的第二节点电位控制电路3可以参见如图5a至图5d所示的第二节点电位控制电路3的连接方式进行设计，在此不再赘述。
可选地，在本实用新型实施例提供的移位寄存器中，如图5a至图5e所示，第一输出控制电路6包括：第六晶体管T6、第七晶体管T7和第八晶体管T8；
第六晶体管T6的栅极与第一隔离电路4的输出端电连接，第六晶体管T6 的第一极与第二时钟信号端CKB电连接，第六晶体管T6的第二极与第七晶体管T7的第一极电连接；
第七晶体管T7的栅极与第二时钟信号端CKB电连接，第七晶体管T7的第二极与第一输出电路9的控制端电连接；
第八晶体管T8的栅极与第二输出电路10的控制端或第二隔离电路5的输入端电连接，第八晶体管T8的第一极与第二电压信号端VGH电连接，第八晶体管T8的第二极与第一输出电路9的控制端电连接。
具体地，在本实用新型实施例提供的移位寄存器中，如图5a至图5e所示，第六晶体管T6的栅极与第三节点N3电连接，当第三节点N3的电位为低电位时，第六晶体管T6导通，将第一电压信号端VGL的信号提供给第七晶体管 T7的第一极，当第三节点N3为低电位时，第六晶体管T6截止；第七晶体管T7的栅极与第二时钟信号端VGH电连接，当第二时钟信号为低电平时，第七晶体管T7导通，导通的第七晶体管T7将第六晶体管T6提供的第一电压信号端VGL的信号提供给第二节点N2，当第二时钟信号为高电平时，第七晶体管 T7截止；第八晶体管T8的栅极与第一节点N1或第四节点N4电连接，需要说明的是，图5e为图5a电路改变第八晶体管栅极连接方式的电路图，第八晶体管T8的栅极与第一节点N1或第四节点N4电连接的方式可以应用到图5b- 图5d当中，当第一节点N1或第四节点N4的电位为低电平时，第八晶体管T8 导通，将第二电压信号端VGH的信号提供给第二节点N2，当第一节点N1或第四节点N4为高电位时，第八晶体管T8截止。
需要说明的是，在本实用新型实施例提供的移位寄存器中，图6、图7和图8所示的移位寄存器中的第一输出控制电路6也可以包括如图5e所示的连接方式，与如图5e所示的第一输出控制电路6的设计原理相同。因此，图6、图7和图8中的第一输出控制电路6可以参见如图5e所示的第一输出控制电路6的连接方式进行设计，在此不再赘述。
可选地，在本实用新型实施例提供的移位寄存器中，如图7所示，第一输出控制电路6包括：第六晶体管T6、第七晶体管T7和第八晶体管T8；
第六晶体管T6的栅极与第一隔离电路4的输出端电连接，第六晶体管T6 的第一极与第一电压信号端VGL电连接，第六晶体管T6的第二极与第七晶体管T7的第一极电连接；
第七晶体管T7的栅极与第二时钟信号端CKB电连接，第七晶体管T7的第二极与第一输出电路9的控制端电连接；
第八晶体管T8的栅极与第二输出电路10的控制端或者第二隔离电路5的输入端电连接，第八晶体管T8的第一极与第二电压信号端VGH电连接，第八晶体管T8的第二极与第一输出电路9的控制端电连接。
可选地，在本实用新型实施例提供的移位寄存器中，如图5a至图5e，以及图6至图8所示，第二输出控制电路7包括：第一电容C1；
第一电容C1的第一电极与第二时钟信号端CKB电连接，第一电容C1的第二电极与第二输出电路10的控制端电连接。
具体地，在本实用新型实施例提供的移位寄存器中，第一电容C1连接于第二时钟信号端CKB与第一节点N1之间，通过第二时钟信号端CKB提供的第二时钟信号的电位变化，控制第一节点N1的电位，从而控制第二输出电路 10的导通状态。
可选地，在本实用新型实施例提供的移位寄存器中，如图5a和图6所示，电容电路8包括：第二电容C2；
第二电容C2的第一电极与第一隔离电路4的输出端电连接，第二电容C2 的第二电极第七晶体管T7的第一极电连接。
具体地，在本实用新型实施例提供的移位寄存器中，如图5a和图6所示，第二电容C2的第一电极与第三节点N3电连接，第二电容C2的第二电极与第七晶体管T7的第一极电连接，通过该第二电容C2的设置，可以调控第三节点 N3的电位，以达到控制第一输出控制电路6导通状态的作用。
可选地，在本实用新型实施例提供的移位寄存器中，如图7和图8所示，电容电路8包括：第二电容C2；
第二电容C2的第一电极与第一隔离电路4的输出端电连接，第二电容C2 的第二电极与第二时钟信号端CKB电连接。
具体地，在本实用新型实施例提供的移位寄存器中，如图7和图8所示，第二电容C2的第一电极与第三节点N3电连接，第二电容C2的第二电极与第二时钟信号端CKB电连接，通过第二时钟信号的电位的变化，调控第三节点 N3的电位，从而控制第一输出控制电路6的导通状态。
可选地，在本实用新型实施例提供的移位寄存器中，如图5a所示，第一输出电路9包括：第九晶体管T9和第三电容C3；
第九晶体管T9的栅极与第一输出控制电路6的输出端电连接，第九晶体管T9的第一极与第二电压信号端VGH电连接，第九晶体管T9的第二极与信号输出端OUT电连接；
第三电容C3的第一电极与第九晶体管T9的栅极电连接，第三电容C3的第二电极与第二电压信号端VGH电连接。
具体地，在本实用新型实施例提供的移位寄存器中，如图5a所示，当第二节点N2为低电平时，第九晶体管T9导通，将第二电压信号端VGH的信号提供给信号输出端OUT，当第二节点N2为高电平时，第九晶体管T9截止；第三电容C3连接于第二节点N2与第二电压信号端VGH之间，起到稳定第二节点N2电位的作用。
可选地，在本实用新型实施例提供的移位寄存器中，如图5a所示，第二输出电路10包括：第十晶体管T10；
第十晶体管T10的栅极与第二隔离电路5a的输出端电连接，第十晶体管 T10的第一极与第一电压信号端VGL电连接，第十晶体管T10的第二极与信号输出端OUT电连。
具体地，在本实用新型实施例提供的移位寄存器中，如图5a所示，当第一节点N1的电位为低电平时，第十晶体管T10导通，将第一电压信号端VGL 的信号提供给信号输出端OUT，当第一节点N1的电位为高电平，第十晶体管 T10截止。
可选地，在本实用新型实施例提供的移位寄存器中，如图5a所示，第一隔离电路4包括：第十一晶体管T11；
第十一晶体管T11的栅极与第一电压信号端VGL电连接，第十一晶体管 T11的第一极与第一节点电位控制电路2的输出端电连接，第十一晶体管T11 的第二极与第一输出控制电路6的控制端电连接。
具体地，在本实用新型实施例提供的移位寄存器中，如图5a所示，第十一晶体T11管在第一电压信号端VGL的控制下导通第五节点N5和第三节点 N3，在第十一晶体管T11的栅极与第十一晶体管T11的第一极电压或第十一晶体管T11的第二极电压之间的电压差VGS<VTH11时导通，反之截止，因此，在某些第十一晶体管T11传输较高电平时处于常开状态，只有在第十一晶体管 T11第一极或第二极电压变低时(VGS>VTH11)时，第十一晶体管T11截止。其中，VTH11表示第十一晶体管T11的阈值电压。
其中，为了降低第三节点N3的漏电流，可以将第十一晶体管T11设置为双栅型晶体管。
可选地，在本实用新型实施例提供的移位寄存器中，如图5a所示，第二隔离电路5包括：第十二晶体管T12；
第十二晶体管T12的栅极与第一电压信号端VGL电连接，第十二晶体管 T12的第一极与输入电路1的输出端电连接，第十二晶体管T12的第二极与第二输出电路10的控制端电连接。
具体地，在本实用新型实施例提供的移位寄存器中，如图5a所示，第十二晶体管T12在第一电压信号端VGL的控制下导通第四节点N4和第一节点 N1，在第十二晶体管T12的栅极与第十二晶体管T12的第一极电压或第十二晶体管T12的第二极电压之间的电压差VGS<VTH12时导通，反之截止，因此，在某些第十二晶体管T12传输较高电平时处于常开状态，只有在第十二晶体管 T12第一极或第二极电压变低时(VGS>VTH12)时，第十二晶体管T12截止。其中，VTH12表示第十二晶体管T12的阈值电压。
其中，为了降低第一节点N1的漏电流，可以将第十二晶体管T12设置为双栅型晶体管。
可选地，在本实用新型实施例提供的移位寄存器中，为了简化制备工艺，降低制备难度，可以将多有的晶体管设置为低温多晶硅晶体管。也可以将第十一晶体管和第十二晶体管设置为氧化物半导体晶体管，如IGZO，由于氧化物半导体晶体管的漏电流小，同样可降低第三节点和第一节点的漏电流，提升电路的稳定性。
下面分别结合图5a中的移位寄存器以及图9中的电路时序图，对本实用新型实施例提供的上述移位寄存器的工作过程作以描述。下述描述中以1表示高电位信号，0表示低电位信号，其中1和0分别是对高电位和低电位的表述，但并不表示高电位的电压为1，低电位的电压为0，高电位和低电位的具体电压值根据实际情况进行选择，在此不作限定。其中，第一电压信号端VGL的信号为低电位，第二电压信号端VGH的信号为高电位。
在t1阶段：STV＝1，CK＝0，CKB＝1，OUT＝0。
由于第一时钟信号端CK的第一时钟信号为低电位，第一晶体管T1导通，将输入信号端STV的高电位信号提供给第四节点N4，从而使得第二晶体管T2 截止；由于第十一晶体管T11与栅极与第一电压信号VGL端电连接，第十一晶体管T11导通，将第四节点N4的高电位信号提供给第一节点N1，从而使得第八晶体管T8和第十晶体管T10截止；由于第一时钟信号端CK的第一时钟信号为低电位，第三晶体管T3导通，将第一电压信号端VGL的低电位信号提供给第五节点N5，第五节点N5为低电位，第二时钟信号为高电位，从而第五晶体管T5导通，第四晶体管T4截止；导通的第十二晶体管T12将第五节点 N5的低电位提供给第三节点N3，因此，第六晶体管T6导通，将第一电压信号端VGL的低电位信号提供给第七晶体管T7的第一极，由于第二时钟信号为高电位，因此，第七晶体管T7截止，第二节点N2处于浮接状态，保持上一阶段的电位(为高电位)，第九晶体管T9截止，信号输出端OUT保持前一时刻输出的电位(为低电位)。
在t2阶段：STV＝1，CK＝1，CKB＝0，OUT＝1。
由于第一时钟信号为高电位，第一晶体管T1和第三晶体管T3截止，第四节点N4保持上一阶段的高电位，第二晶体管T2、第八晶体管T8和第十晶体管T10截止；第六晶体管T6的第二极的电位由高变为低，由于第二电容C2 的自举效应，第三节点N3的电位被拉低，此时VGL-Vth12>0，T12截止；第五节点N5和第三节点N3断开，从而保证了第三节点N3不受其他信号影响，即不影响第六晶体管T6的输出，CKB和N5节点为低电位，T4和T5导通， N4节点写入VGH高电位，T11导通，N1为高电位，保证T10不输出，第六晶体管T6在第三节点N3的控制下导通，将第二时钟信号端CKB的低电位信号提供给第七晶体管T7的第一极，由于第二时钟信号为低电位信号，第七晶体管T7导通，将低电位信号提供给第二节点N2，使得第九晶体管T9导通，导通的第九晶体管T9将第二电压信号端VGH的高电位信号提供给信号输出端 OUT，即在该阶段信号输出端OUT输出高电位。
在t3阶段：STV＝1，CK＝0，CKB＝1，OUT＝1。
由于第一时钟信号为低电位，第一晶体管T1和第三晶体管T3导通，导通的第一晶体管T1将输入信号端STV的高电位信号提供给第四节点N4，第一节点N1保持高电位，第八晶体管T8和第十晶体管T10截止；第三节点N3为低电位，第六晶体管T6导通，将第二时钟信号端CKB的高电位信号提供给第七晶体管T7的第一极，由于第二时钟信号为高电位信号，导致第七晶体管T7 截止，第二节点N2保持上一阶段的电位(低电位)，第九晶体管T9保持导通，将第二电压信号端VGH的高电位信号提供给信号输出端OUT。
在t4阶段：STV＝0，CK＝1，CKB＝0，OUT＝1。
该阶段，第一时钟信号为高电平信号，第一晶体管T1和第三晶体管T3 截止，第五节点N5保持上一阶段的低电位，第五晶体管T5导通，将第二时钟信号端CKB的低电位信号提供给第四晶体管T4的栅极，第四晶体管T4导通将第二电压信号端VGH的高电平信号提供给第四节点N4；第一节点N1保持上一阶段的高电位，第八晶体管T8和第十晶体管T10截止；第三节点N3 保持低电位，第六晶体管T6和第七晶体管T7导通，将低电位信号提供给第二节点N2，使第九晶体管T9导通，将第二电压信号端VGH的高电位信号提供给信号输出端OUT。
在t5阶段：STV＝0，CK＝0，CKB＝1，OUT＝0。
第一时钟信号为低电位信号，第一晶体管T1和第三晶体管T3导通，导通的第一晶体管T1将输入信号端STV的低电位信号提供给第四节点N4，并写入第一节点N1，此时第一节点N1为低电位，第八晶体管T8和第十晶体管T10 导通，导通的第八晶体管T8将第二电压信号端VGH的高电位信号提供给第二节点N2，使第九晶体管T9截止，导通的第十晶体管T10将用第一电压信号端 VGL对输出端OUT进行放电，输出端OUT电压逐渐降低到VN1-Vth(T10)，VN1为N1节点电位，Vth(T10)为T10的阈值电压，T10为P型TFT，Vth(T10) 通常小于0，VN1与STV低电压VSTVL基本相同，VN1＝VSTVL。本实用新型实施例将STV低电压设置于第一电压端VGL电位相同或相差0.1V之间。若 Vth(T10)<0.1V，则输出端电压VN1-Vth(T10)>VGL，即该阶段信号输出端OUT 输出比VGL高的低电位信号，输出端输出的中间电压值大于第一电压信号端 VGL上加载的电压。
在t6阶段：STV＝0，CK＝1，CKB＝0，OUT＝0。
该阶段第一时钟信号为该点位信号第一晶体管T1和第三晶体管T3截止，由于第二时钟信号由高电位变为低电位，由于第一电容C1的自举作用，第一节点N1的电位降低，此时N1电位在T5阶段基础上下降为 VN1＝VSTVL-(VCBH-VCBL)，可选择的，第二电压信号端VGH上加载的电压与第一时钟信号端CK或第二时钟信号端CKB上加载的时钟信号的高电压相同，或相差在0.1V范围之内(例如二者电压在5～8V之间)；第一电压信号端 VGL上加载的电压与第一时钟信号端CK或第二时钟信号端CKB上加载的时钟信号的低电压相同，或相差在0.1V范围之内(例如二者电压在-5～-8V之间)； VN1-VGL>Vth(T10)，Vth(T10)在(-4.5～-0.1V之间)，此时输出端被拉低到与 VGL基本相同的电位水平。N1点电位远低于VGL-Vth(T11)，第十一晶体管 T11截止，断开了第一节点N1与第四节点N4的连接，避免漏电流对第一节点 N1的电位产生影响，使得第一节点N1处于浮接，打开第八晶体管T8和第十晶体管T10，导通的第八晶体管T8将第二电压信号端VGH的高电位信号提供给第二节点N2，使第九晶体管T9截止，导通的第十晶体管T10将第一电压信号端VGL的低电位信号提供给信号输出端OUT，即该阶段信号输出端OUT 输出低电位信号，此外N4保持为低电位，CK先于CKB变高，T2打开，将CK高电位信号写入N5节点，使N5变高，T12开启，N3变高，保证T6截止。
本实用新型帧STV信号和输出信号波形不同，输出信号具有一中间电压值，中间电压值大于第一电压信号端VGL上加载的电压。可以理解的是，本实用新型时序图中的信号波形为理想波形，但实际使用波形(如具备上升沿和下降沿)也同样属于本实用新型保护的范围之内，本实用新型输出信号具有一中间电压值不应理解为下降沿或者上升沿中任意一点的电压值，而是具有一较为明显的低电压输出阶段，该中间值电压输出阶段的时长大于OUT端信号的上升沿和下降沿时长，考虑晶体管的输出特性，该中间值电压可以为缓慢下降阶段终点值。
以上是以图5a所示的移位寄存器为例进行说明的，其中，图5b至图5e，以及图6至图8所示的移位寄存器也适用于图9的时序过程，其驱动过程与上述实施例相同，在此不再赘述。
其中，图5a至图5e，以及图6至图8均是以各晶体管为P型晶体管为例进行说明的，在原理相同的情况下，各晶体管为N型晶体管也在本实用新型的保护范围内。
在一种可能的实施方式中，在本实用新型实施例提供的显示装置中，如图 10所示，包括位于显示面板周边区域的发光驱动电路b以及栅极驱动电路c。
可选地，在本实用新型实施例提供的显示面板中，如图10所示，该发光驱动电路b位于栅极驱动电路c靠近显示区域边缘的一侧。
其中，一级移位寄存器的信号输出端的信号可以提供给显示区域内的多行像素电路。从而减少发光驱动电路中移位寄存器的数量，有利于面板的布线。
该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述发光驱动电路的实施例，重复之处不再赘述。
本实用新型实施例提供了一种显示装置，包括位于显示区域的多个像素电路，以及位于周边区域与所述像素电路电连接的发光驱动电路；所述发光驱动电路包括多个级联的移位寄存器；除最后一级移位寄存器之外，其余每一级移位寄存器的信号输出端分别与其相邻的下一级移位寄存器的输入信号端电连接；其中该移位寄存器包括：输入电路、第一节点电位控制电路、第二节点电位控制电路、第一隔离电路、第二隔离电路、第一输出控制电路、第二输出控制电路、电容电路、第一输出电路和第二输出电路；通过各电路的相互配合，使第一输出控制电路的控制端和第二输出电路的控制端的电压保持稳定，不受其他信号的干扰，从而保证输出信号的稳定性。
显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (23)

1.一种显示装置，所述显示装置包括位于显示区域的多个像素电路，以及位于周边区域与所述像素电路电连接的发光驱动电路；其特征在于，所述发光驱动电路包括多个级联的移位寄存器；除最后一级移位寄存器之外，其余每一级移位寄存器的信号输出端分别与其相邻的下一级移位寄存器的输入信号端电连接；
所述移位寄存器包括：输入电路、第一节点电位控制电路、第二节点电位控制电路、第一隔离电路、第二隔离电路、第一输出控制电路、第二输出控制电路、电容电路、第一输出电路和第二输出电路；
所述输入电路被配置为在第一时钟信号端的控制下将输入信号端的信号提供给所述第二隔离电路的输入端；
所述第一节点电位控制电路被配置为在所述第一时钟信号端的控制下将第一电压信号端的第一电压信号提供给所述第一隔离电路的输入端，在所述第二隔离电路的输入端的信号的控制下将所述第一时钟信号端的第一时钟信号提供给所述第一隔离电路的输入端；
所述第二节点电位控制电路被配置为在所述第一隔离电路的输入端或输出端的信号的控制下将第二电压信号端的第二电压信号提供给所述第二隔离电路的输入端或输出端；
所述第一隔离电路被配置为在所述第一电压信号的控制下隔离所述第一隔离电路输入端与所述第一隔离电路的输出端的电压；
所述第二隔离电路被配置为在所述第一电压信号的控制下隔离所述第二隔离电路输入端与所述第二输出电路的控制端的电压；
所述第一输出控制电路被配置为在所述第一隔离电路的输出端的信号和第二时钟信号的控制下，将所述第二时钟信号提供给所述第一输出电路的控制端；
所述第二输出控制电路被配置为在所述第二时钟信号的控制下，控制所述第二输出电路控制端的电压；
所述第一输出电路被配置为在所述第一输出电路的控制端电压的控制下，将第二电压信号提供给信号输出端；
所述第二输出电路被配置为在所述第二输出电路的控制端电压的控制下，将所述第一电压信号提供给所述信号输出端；其中，所述信号输出端与对应行的发光控制线电连接。
2.如权利要求1所述的显示装置，其特征在于，所述电容电路被配置为在所述第二时钟信号的控制下，控制所述第一隔离电路输出端的电压。
3.如权利要求1所述的显示装置，其特征在于，所述像素电路包括：第一发光元件、驱动晶体管、数据写入晶体管、补偿晶体管、第一发光控制晶体管、第二发光控制晶体管、第一复位晶体管、第二复位晶体管和存储电容；
所述驱动晶体管的第一极通过所述第一发光控制晶体管与电源电压线电连接；所述驱动晶体管的第二极通过所述第二发光控制晶体管与所述第一发光元件的阳极电连接；
所述第一发光控制晶体管的控制极和所述第二发光控制晶体管的控制极都与对应的所述发光控制线电连接；
所述数据写入晶体管的控制极与第n行栅线电连接，所述数据写入晶体管的第一极与第m列数据线电连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连接；
所述补偿晶体管的控制极与第n行栅线电连接，所述补偿晶体管的第一极与所述驱动晶体管的控制极电连接，所述补偿晶体管的第二极与所述驱动晶体管的第二极电连接；
所述存储电容的第一端与所述电源电压线电连接，所述存储电容的第二端与所述驱动晶体管的控制极电连接；
所述第一复位晶体管的控制极与第n行复位线电连接，所述第一复位晶体管的第一极与所述驱动晶体管的控制极电连接，所述第一复位晶体管的第二极与初始电压线电连接；
所述第二复位晶体管的控制极与第n+1行复位线电连接，所述第二复位晶体管的第一极与所述第一发光元件的阳极电连接，所述第二复位晶体管的第二极与初始电压线电连接；所述第一发光元件的阴极与低电压线电连接。
4.如权利要求1所述的显示装置，其特征在于，所述输入电路包括：第一晶体管；
所述第一晶体管的栅极与所述第一时钟信号端电连接，所述第一晶体管的第一极与所述输入信号端电连接，所述第一晶体管的第二极分别与所述第一隔离电路的输入端电连接。
5.如权利要求1所述的显示装置，其特征在于，所述第一节点电位控制电路包括：第二晶体管和第三晶体管；
所述第二晶体管的栅极与所述输入电路的输出端电连接，所述第二晶体管的第一极与所述第一时钟信号端电连接，所述第二晶体管的第二极与所述第一隔离电路的输入端电连接；
所述第三晶体管的栅极与所述第一时钟信号端电连接，所述第三晶体管的第一极与所述第一电压信号端电连接，所述第三晶体管的第二极与所述第一隔离电路的输入端电连接。
6.如权利要求1所述的显示装置，其特征在于，所述第二节点电位控制电路包括：第四晶体管和第五晶体管；
所述第四晶体管的栅极与第五晶体管的第二极电连接，所述第四晶体管的第一极与所述第二电压信号端电连接，所述第四晶体管的第二极与所述第二隔离电路的输入端或输出端电连接；
所述第五晶体管的栅极与所述第一隔离电路的输入端或输出端电连接，所述第五晶体管的第一极与所述第二时钟信号端电连接。
7.如权利要求1所述的显示装置，其特征在于，所述第二节点电位控制电路包括：第四晶体管和第五晶体管；
所述第四晶体管的栅极与所述第二时钟信号端电连接，所述第四晶体管的第一极与第五晶体管的第二极电连接，所述第四晶体管的第二极与所述第二隔离电路的输入端或输出端电连接；
所述第五晶体管的栅极与所述第一隔离电路的输入端或输出端电连接，所述第五晶体管的第一极与所述第二电压信号端电连接。
8.如权利要求1所述的显示装置，其特征在于，所述第一输出控制电路包括：第六晶体管、第七晶体管和第八晶体管；
所述第六晶体管的栅极与所述第一隔离电路的输出端电连接，所述第六晶体管的第一极与所述第二时钟信号端电连接，所述第六晶体管的第二极与所述第七晶体管的第一极电连接；
所述第七晶体管的栅极与所述第二时钟信号端电连接，所述第七晶体管的第二极与所述第一输出电路的控制端电连接；
所述第八晶体管的栅极与所述第二输出电路的控制端或者所述第二隔离电路的输入端电连接，第八晶体管的第一极与所述第二电压信号端电连接，所述第八晶体管的第二极与所述第一输出电路的控制端电连接。
9.如权利要求1所述的显示装置，其特征在于，所述第一输出控制电路包括：第六晶体管、第七晶体管和第八晶体管；
所述第六晶体管的栅极与所述第一隔离电路的输出端电连接，所述第六晶体管的第一极与所述第一电压信号端电连接，所述第六晶体管的第二极与所述第七晶体管的第一极电连接；
所述第七晶体管的栅极与所述第二时钟信号端电连接，所述第七晶体管的第二极与所述第一输出电路的控制端电连接；
所述第八晶体管的栅极与所述第二输出电路的控制端或者所述第二隔离电路的输入端电连接，第八晶体管的第一极与所述第二电压信号端电连接，所述第八晶体管的第二极与所述第一输出电路的控制端电连接。
10.如权利要求1所述的显示装置，其特征在于，所述第二输出控制电路包括：第一电容；
所述第一电容的第一电极与所述第二时钟信号端电连接，所述第一电容的第二电极与所述第二输出电路的控制端电连接。
11.如权利要求8所述的显示装置，其特征在于，所述电容电路包括：第二电容；
所述第二电容的第一电极与所述第一隔离电路的输出端电连接，所述第二电容的第二电极所述第七晶体管的第一极电连接。
12.如权利要求9所述的显示装置，其特征在于，所述电容电路包括：第二电容；
所述第二电容的第一电极与所述第一隔离电路的输出端电连接，所述第二电容的第二电极与所述第二时钟信号端电连接。
13.如权利要求1所述的显示装置，其特征在于，所述第一输出电路包括：第九晶体管和第三电容；
所述第九晶体管的栅极与所述第一输出控制电路的输出端电连接，所述第九晶体管的第一极与所述第二电压信号端电连接，所述第九晶体管的第二极与所述信号输出端电连接；
所述第三电容的第一电极与所述第九晶体管的栅极电连接，所述第三电容的第二电极与所述第二电压信号端电连接。
14.如权利要求1所述的显示装置，其特征在于，所述第二输出电路包括：第十晶体管；
所述第十晶体管的栅极与所述第二隔离电路的输出端电连接，所述第十晶体管的第一极与所述第一电压信号端电连接，所述第十晶体管的第二极与所述信号输出端电连。
15.如权利要求1所述的显示装置，其特征在于，所述第一隔离电路包括：第十一晶体管；
所述第十一晶体管的栅极与所述第一电压信号端电连接，所述第十一晶体管的第一极与所述第一节点电位控制电路的输出端电连接，所述第十一晶体管的第二极与所述第一输出控制电路的控制端电连接。
16.如权利要求15所述的显示装置，其特征在于，所述第十一晶体管为双栅型晶体管。
17.如权利要求1所述的显示装置，其特征在于，所述第二隔离电路包括：第十二晶体管；
所述第十二晶体管的栅极与所述第一电压信号端电连接，所述第十二晶体管的第一极与所述输入电路的输出端电连接，所述第十二晶体管的第二极与所述第二输出电路的控制端电连接。
18.如权利要求17所述的显示装置，其特征在于，所述第十二晶体管为双栅型晶体管。
19.如权利要求3-9、11-18任一项所述的显示装置，其特征在于，所有所述晶体管为低温多晶硅晶体管。
20.如权利要求15所述的显示装置，其特征在于，所述第十一晶体管为氧化物半导体晶体管。
21.如权利要求17所述的显示装置，其特征在于，所述第十二晶体管为氧化物半导体晶体管。
22.如权利要求3所述的显示装置，其特征在于，所述周边区域还包括栅极驱动电路，所述栅极驱动电路的输出端与对应的所述栅线电连接；
所述发光驱动电路位于所述栅极驱动电路靠近所述显示区域边缘的一侧。
23.如权利要求1-18任一项所述的显示装置，其特征在于，一级所述移位寄存器的信号输出端的信号提供给所述显示区域内的多行所述像素电路。
CN201922347981.8U 2019-12-24 2019-12-24 一种显示装置 Active CN210956110U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201922347981.8U CN210956110U (zh) 2019-12-24 2019-12-24 一种显示装置
US16/909,204 US11062645B1 (en) 2019-12-24 2020-06-23 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922347981.8U CN210956110U (zh) 2019-12-24 2019-12-24 一种显示装置

Publications (1)

Publication Number Publication Date
CN210956110U true CN210956110U (zh) 2020-07-07

Family

ID=71377052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922347981.8U Active CN210956110U (zh) 2019-12-24 2019-12-24 一种显示装置

Country Status (2)

Country Link
US (1) US11062645B1 (zh)
CN (1) CN210956110U (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111696486A (zh) * 2020-07-14 2020-09-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示基板及显示装置
CN112992042A (zh) * 2021-03-01 2021-06-18 中国科学院微电子研究所 一种发光驱动电路、方法及显示驱动电路
CN113744679A (zh) * 2021-07-29 2021-12-03 北京大学深圳研究生院 一种栅极驱动电路及显示面板
WO2021244273A1 (zh) * 2020-06-04 2021-12-09 京东方科技集团股份有限公司 复位控制信号生成电路、方法、模组和显示装置
CN113920937A (zh) * 2021-07-09 2022-01-11 北京京东方技术开发有限公司 显示基板及显示装置
CN113920924A (zh) * 2021-10-19 2022-01-11 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置
EP3961611A1 (en) * 2020-08-28 2022-03-02 BOE Technology Group Co., Ltd. Display substrate
CN114255701A (zh) * 2020-09-25 2022-03-29 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、驱动电路和显示装置
WO2022160166A1 (zh) * 2021-01-28 2022-08-04 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、驱动电路和显示装置
WO2023097742A1 (zh) * 2021-12-02 2023-06-08 武汉华星光电技术有限公司 显示面板及显示装置
WO2023115401A1 (zh) * 2021-12-22 2023-06-29 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208335702U (zh) * 2018-05-14 2019-01-04 北京京东方技术开发有限公司 显示面板及显示装置
CN110111722A (zh) * 2019-06-11 2019-08-09 惠州市华星光电技术有限公司 一种像素阵列
CN112259050B (zh) * 2020-10-30 2023-01-06 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
CN112634812A (zh) * 2021-01-08 2021-04-09 厦门天马微电子有限公司 显示面板和显示装置
US20230317015A1 (en) * 2021-01-26 2023-10-05 CHONGQING BOE DISPLAY TECHNOLOGY Co.,Ltd. Display Substrate, Preparation Method Thereof, and Display Device
CN112802423A (zh) * 2021-02-05 2021-05-14 厦门天马微电子有限公司 显示面板和显示装置
CN117059033A (zh) * 2022-05-05 2023-11-14 荣耀终端有限公司 屏幕驱动电路、显示屏及电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900189B (zh) * 2015-06-19 2017-08-01 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN108735151B (zh) * 2018-05-07 2020-04-21 上海天马微电子有限公司 发光控制信号生成电路、显示面板和显示装置
KR102508450B1 (ko) * 2018-05-08 2023-03-10 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
CN109616056A (zh) * 2018-08-24 2019-04-12 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021244273A1 (zh) * 2020-06-04 2021-12-09 京东方科技集团股份有限公司 复位控制信号生成电路、方法、模组和显示装置
CN111696486A (zh) * 2020-07-14 2020-09-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示基板及显示装置
EP3961611A1 (en) * 2020-08-28 2022-03-02 BOE Technology Group Co., Ltd. Display substrate
US11663976B2 (en) 2020-08-28 2023-05-30 Boe Technology Group Co., Ltd. Display substrate
CN114255701B (zh) * 2020-09-25 2022-12-20 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、驱动电路和显示装置
CN114255701A (zh) * 2020-09-25 2022-03-29 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、驱动电路和显示装置
WO2022160166A1 (zh) * 2021-01-28 2022-08-04 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、驱动电路和显示装置
US11893918B2 (en) 2021-01-28 2024-02-06 Chengdu Boe Optoelectronics Technology Co., Ltd. Shift register unit, method for driving the same, driving circuit and display device
CN112992042A (zh) * 2021-03-01 2021-06-18 中国科学院微电子研究所 一种发光驱动电路、方法及显示驱动电路
CN113920937A (zh) * 2021-07-09 2022-01-11 北京京东方技术开发有限公司 显示基板及显示装置
CN113920937B (zh) * 2021-07-09 2022-09-09 北京京东方技术开发有限公司 显示基板及显示装置
CN113744679A (zh) * 2021-07-29 2021-12-03 北京大学深圳研究生院 一种栅极驱动电路及显示面板
CN113744679B (zh) * 2021-07-29 2024-02-09 北京大学深圳研究生院 一种栅极驱动电路及显示面板
CN113920924A (zh) * 2021-10-19 2022-01-11 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置
CN113920924B (zh) * 2021-10-19 2023-02-03 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置
WO2023097742A1 (zh) * 2021-12-02 2023-06-08 武汉华星光电技术有限公司 显示面板及显示装置
WO2023115401A1 (zh) * 2021-12-22 2023-06-29 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
GB2622731A (en) * 2021-12-22 2024-03-27 Boe Technology Group Co Ltd Display substrate and manufacturing method therefor, and display apparatus

Also Published As

Publication number Publication date
US20210193025A1 (en) 2021-06-24
US11062645B1 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
CN210956110U (zh) 一种显示装置
US11574595B2 (en) Pixel circuit, display panel, display device, and driving method
US11270654B2 (en) Pixel circuit, display panel, and method for driving pixel circuit
US11315480B2 (en) Pixel driving circuit, driving method thereof, and display panel
KR20230088318A (ko) 액정 표시 장치
US20240112639A1 (en) Display substrate, display device, and manufacturing method of display substrate
US11657759B2 (en) Pixel circuit and method of driving the same, display panel
US20240062721A1 (en) Pixel Circuit and Driving Method Thereof, and Display Panel
KR20130132666A (ko) 표시장치 및 전자기기
US20230230539A1 (en) Display panel and display device
US20220157233A1 (en) Display substrate, driving method thereof and display device
US11538417B2 (en) Light emission control shift register and method thereof, gate driving circuit, and display device
US11683957B2 (en) Display panel and display device
EP3951759A1 (en) Pixel compensation circuit, display panel, driving method and display apparatus
US11462168B2 (en) Pixel circuit and driving method thereof, light-emitting control circuit, display panel, and display device
EP4020447B1 (en) Pixel circuit and driving method therefor, and display substrate and driving method therefor, and display device
CN114822411A (zh) 显示面板和显示装置
WO2023005670A1 (zh) 像素电路及其驱动方法、显示基板、显示装置
US11900883B2 (en) Shift register unit, method for driving shift register unit, gate driving circuit, and display device
US20240135872A1 (en) Pixel circuit, driving method thereof, display substrate and display device
US11763724B2 (en) Shift register unit and method for driving shift register unit, gate drive circuit, and display device
US20230343285A1 (en) Shift Register Unit and Driving Method Thereof, Gate Driving Circuit, and Display Panel
US20230169900A1 (en) Display substrate and display device

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant