CN115576891A - 包括低压差调节器的片上系统 - Google Patents

包括低压差调节器的片上系统 Download PDF

Info

Publication number
CN115576891A
CN115576891A CN202210705846.XA CN202210705846A CN115576891A CN 115576891 A CN115576891 A CN 115576891A CN 202210705846 A CN202210705846 A CN 202210705846A CN 115576891 A CN115576891 A CN 115576891A
Authority
CN
China
Prior art keywords
current
supply voltage
ldo regulator
chip
power rail
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210705846.XA
Other languages
English (en)
Inventor
金世基
金赏镐
李龙珍
李亨旻
李东夏
李炳培
李圣镕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210103480A external-priority patent/KR20220169864A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115576891A publication Critical patent/CN115576891A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations

Abstract

根据实施例的片上系统包括:内核,该内核包括头部开关电路和逻辑电路,该头部开关电路被配置为将施加到第一电源轨的电源供电电压作为供电电压传输到第二电源轨,该逻辑电路被配置为基于来自第二电源轨的供电电压进行操作;以及低压差(LDO)调节器,被配置为基于供电电压的改变来调节输出到第二电源轨的第一电流的幅度,其中,LDO调节器还被配置为基于供电电压的改变量来控制包括在头部开关电路中的多个第一头部开关的接通/断开。

Description

包括低压差调节器的片上系统
相关申请的交叉引用
本申请基于并要求分别于2021年6月21日和2021年8月5日向韩国知识产权局提交的第10-2021-0080364号和第10-2021-0103480号韩国专利申请的优先权,其公开内容通过引用整体并入本文。
技术领域
本发明构思涉及片上系统,更具体地,涉及包括低压差(low-dropout,LDO)调节器的片上系统。
背景技术
随着移动设备的性能近来不断提高,应用处理器的复杂性也增加。因此,随着提供给应用处理器的电源供电电压的数量增加,电源管理集成电路(power managementintegrated circuit,PMIC)中连接到应用处理器的电源路由的数量也增加,并且由于PMIC内部电路数量的增加,片外负载电容器和电感器的数量也大大增加。
尽管产品开发正在朝着合并应用处理器内核的电源域发展,但这阻碍了通过动态电压缩放(dynamic voltage scaling,DVS)实现电源管理增益。尽管包括应用处理器的片上系统(system-on-chip,SoC)倾向于包括LDO调节器以最小化由电源域合并引起的损害,但是在昂贵的SoC工艺中包括LDO调节器可能是一种负担。
发明内容
一个或多个示例实施例提供了一种包括低压差调节器并降低生产成本的片上系统以及操作该片上系统的方法,其中该低压差调节器可以减少内核和电源管理集成电路(PMIC)之间的电源路由以及片外器件的数量。
根据本发明构思的示例实施例的一个方面,提供了一种片上系统,包括:内核,包括头部开关电路和逻辑电路,该头部开关电路被配置为将施加到第一电源轨的电源供电电压(power supply voltage)作为供电电压(supply voltage)传输到第二电源轨,该逻辑电路被配置为基于从第二电源轨接收的供电电压进行操作;以及低压差(LDO)调节器,被配置为基于供电电压的改变来调节输出到第二电源轨的第一电流的幅度,其中,LDO调节器还被配置为基于供电电压的改变量来控制包括在头部开关电路中的多个第一头部开关(headerswitch)的接通/断开状态。
根据本发明构思的示例实施例的另一方面,提供了一种片上系统,包括:内核,包括连接在电源供电电压被施加到的第一电源轨和第二电源轨之间的多个第一头部开关和连接在第二电源轨和接地轨之间的多个逻辑块;以及低压差(LDO)调节器,包括连接到第二电源轨的输出节点,并且被配置为基于通过输出节点检测到的第二电源轨的电压的改变来调节通过输出节点输出到第二电源轨的第一电流或通过多个第一头部开关输出到第二电源轨的第二电流中的至少一个。
根据本发明构思的另一方面,提供了一种片上系统,包括:内核,包括头部开关电路和逻辑电路,该头部开关电路被配置为将施加到第一电源轨的电源供电电压作为供电电压传输到第二电源轨,该逻辑电路被配置为基于从第二电源轨接收的供电电压进行操作;以及低压差(LDO)调节器,被配置为基于供电电压的改变来调节第一电流或通过包括在头部开关电路中的多个第一头部开关流到逻辑电路的第二电流中的至少一个,其中,LDO调节器包括:输出节点,连接到第二电源轨,并且被配置为向逻辑电路输出第一电流;误差放大器,被配置为将对应于从输出节点检测到的供电电压的反馈电压与第一参考电压进行比较;模拟晶体管,被配置为基于来自误差放大器的比较信号生成第一电流;分流器,被配置为复制第一电流并以特定比率分流所复制的第一电流;参考电流生成器,被配置为生成第一参考电流和第二参考电流;第一电流比较器,被配置为基于比较第一参考电流和分流后的第一电流来生成向上信号(up signal);第二电流比较器,被配置为基于比较第二参考电流和分流后的第一电流来生成向下信号(down signal);以及双向移位寄存器,被配置为基于向上信号和向下信号来生成用于多个第一头部开关的接通/断开控制信号。
附图说明
从以下结合附图的描述中,本公开的特定实施例的上述和其他方面、特征和优点将变得更加明显,在附图中:
图1是示出根据本发明构思的实施例的片上系统的框图;
图2A是示出根据本发明构思的实施例的包括在片上系统中的内部低压差(LDO)调节器的操作方法的流程图;
图2B是用于描述第一电流源、第二电流源和负载电流源之间的关系的图;
图3A和图3B是示出根据本发明构思的实施例的通过使用第一环路或第二环路来调节电流的片上系统的框图;
图4是用于描述根据本发明构思的实施例的内部LDO调节器的操作方法的曲线图;
图5是示出根据本发明构思的实施例的片上系统的框图;
图6A、图6B和图6C是用于描述包括在图5的第一头部开关组中的头部开关的分布的视图;
图7A是示出根据本发明构思的实施例的内部LDO调节器的框图;
图7B是示出图7A的头部开关电路的图;
图8是示出图7A的双向移位寄存器的框图;
图9是示出根据本发明构思的实施例的头部开关的特性的曲线图;
图10是用于描述根据本发明构思的实施例的考虑图9的第一头部开关的特性的内部LDO调节器的操作方法的流程图;
图11是示出执行图10的操作的内部LDO调节器的框图;
图12A是示出图11的移位程度调整器的框图;
图12B是用于描述图12A的移位程度调整器的操作的图;
图13是用于描述根据本发明构思的实施例的内部LDO调节器的操作方法的流程图;
图14是示出执行图13的操作的内部LDO调节器的框图;
图15A是示出图14的移位频率选择器的示例的框图;
图15B是用于描述图15A的移位频率选择器的操作的图;
图16A是示出图14的移位频率选择器的另一示例的框图;
图16B是用于描述图16A的移位频率选择器的操作的图;
图17是示出根据本发明构思的实施例的计算系统的框图;并且
图18是示出根据本发明构思的实施例的计算系统的框图。
具体实施方式
本公开的一个或多个示例实施例在附图中示出并在具体实施方式中详细描述。然而,应当理解,本公开不限于一个或多个具体实施例,而是包括不脱离本公开的范围和精神的所有修改、等同物和替代物。在附图描述的上下文中,相同的附图标记可以用于类似的组件。
图1是示出根据本发明构思的实施例的片上系统100的框图。在图1中,片上系统100是诸如中央处理单元(CPU)或图形处理单元(GPU)的任何一种处理单元,并且下述发明构思的实施例可以应用于包括在片上系统100中的多个内核(未示出)。在说明书中,尽管本发明构思在片上系统100中实现,但是这仅仅是实施例,本发明构思不限于此,并且可以应用于包括至少一个内核的电路。
参考图1,片上系统100可以包括内部低压差(LDO)调节器110和内核120。在说明书中,内部LDO调节器110可以被称为LDO调节器。
在实施例中,内核120可以包括头部开关电路121和逻辑电路122。头部开关电路121可以连接在第一电源轨PR1和第二电源轨PR2之间。头部开关电路121可以将施加到第一电源轨PR1的电源供电电压VDD作为供电电压SV传输到第二电源轨PR2。头部开关电路121可以包括第一个头部开关121_1至第n个头部开关121_n。第一电源轨PR1和第二电源轨PR2可以通过第一个头部开关121_1至第n个头部开关121_n(n是等于或大于2的整数)当中处于通电状态(power-on)的至少一个头部开关彼此电连接,并且头部开关可以被称为电源门控单元。逻辑电路122可以连接在第二电源轨PR2和第三电源轨PR3之间。在说明书中,第三电源轨PR3可以被称为接地轨。逻辑电路122可以通过从第二电源轨PR2接收供电电压SV来进行操作。逻辑电路122可以包括第一逻辑块122_1至第m逻辑块122_m(m是等于或大于2的整数)。第一逻辑块122_1至第m逻辑块122_m中的每一个可以通过使用供电电压SV来执行特定操作,并且逻辑块可以包括至少一个标准单元。
流到逻辑电路122的负载电流的幅度可以根据逻辑电路122的第一逻辑块122_1至第m逻辑块122_m的操作状态而瞬时增加,并且作为结果,第二电源轨PR2的电压(或供电电压SV)可以暂时减小。相反,流到逻辑电路122的负载电流的幅度可以根据逻辑电路122的第一逻辑块122_1至第m逻辑块122_m的操作状态而瞬时减小,并且作为结果,第二电源轨PR2的电压(或供电电压SV)可以暂时增加。第二电源轨PR2的电压(或供电电压SV)可以被逻辑电路122波动。在下文中,为了术语的一致性,第二电源轨PR2的电压被称为供电电压SV。此外,在说明书中,供电电压SV的改变可以解释为与负载电流的改变相同。
在实施例中,内部LDO调节器110可以包括连接到第二电源轨PR2的输出节点N_OUT。此外,内部LDO调节器110可以连接到第一电源轨PR1,通过第一电源轨PR1接收电源供电电压VDD,并基于电源供电电压VDD执行根据下面描述的本发明构思的实施例的操作。然而,这仅仅是实施例,本发明构思不限于此,并且内部LDO调节器110可以通过不同于第一电源轨PR1的电源轨接收电源供电电压。
在实施例中,内部LDO调节器110可以调节从输出节点N_OUT输出的第一电流和头部开关电路121的第二电流中的至少一个,以稳定供电电压SV。在说明书中,第一电流是指通过输出节点N_OUT流到第二电源轨PR2(或逻辑电路122)的电流,并且第二电流是指通过头部开关电路121流到第二电源轨PR2(或逻辑电路122)的电流。然而,这仅仅是实施例,第一电流和第二电流不限于此,并且第一电流可以指在内部LDO调节器110中生成的电流,并且第二电流可以指在内核120或头部开关电路121中生成的电流。
在实施例中,内部LDO调节器110可以通过输出节点N_OUT检测第二电源轨PR2的第一点PT1处的供电电压SV。在一些实施例中,内部LDO调节器110可以检测第二电源轨PR2的多个点处的供电电压,并且可以使用检测到的供电电压中的至少一个。具体地,内部LDO调节器110可以从检测到的供电电压当中选择性地使用至少一个供电电压(例如,最低供电电压),或者可以使用检测到的供电电压的平均值。用于检测供电电压SV的第二电源轨PR2的至少一个点可以是预定的和固定的,或者可以通过训练过程从多个点当中选择。
在实施例中,内部LDO调节器110可以响应于供电电压SV的改变来调节第一电流。具体地,内部LDO调节器110可以调节第一电流,以在供电电压SV减小时增加,并且在供电电压SV增加时减小。内部LDO调节器110可以另外调节头部开关电路121的第二电流,使得调节后的第一电流的幅度被限制在第一阈值范围内。在下文中,将描述调节头部开关电路121的第二电流的实施例。
在实施例中,内部LDO调节器110可以基于供电电压SV的改变量生成接通/断开控制信号CS,并且可以将接通/断开控制信号CS提供给第一个头部开关121_1至第n个头部开关121_n。在实施例中,接通/断开控制信号CS可以具有与第一个头部开关121_1至第n个头部开关121_n的数量相对应的位数。例如,当第一个头部开关121_1至第n个头部开关121_n的数量是1024时,开/关控制信号CS可以包括10位。接通/断开控制信号CS的值可以指示第一个头部开关121_1至第n个头部开关121_n当中被接通或断开的头部开关的数量。
在实施例中,当供电电压SV的改变量在第二阈值范围之外时,内部LDO调节器110可以生成用于改变第一个头部开关121_1至第n个头部开关121_n中的至少一个的通电/断电(power-on/off)状态的接通/断开控制信号CS。在说明书中,表述“在范围内”可以表示当范围由起点和终点定义时,值大于起点且小于终点,而表述“在范围之外”可以表示值等于或小于起点或等于或大于终点。例如,当供电电压SV降低超过第二阈值范围的程度时,内部LDO调节器110可以控制第一个头部开关121_1至第n个头部开关121_n当中处于通电状态的头部开关的数量增加。此外,当供电电压SV增加超过第二阈值范围的程度时,内部LDO调节器110可以控制第一个头部开关121_1至第n个头部开关121_n当中处于通电状态的头部开关的数量减少。在说明书中,流经一个头部开关的电流可以被称为单元电流,并且第二电流可以通过一个头部开关的接通/断开控制由单元电流来调节。
在实施例中,内部LDO调节器110可以根据头部开关电路121和逻辑电路122中的至少一个的状态来适应性地操作。
响应于逻辑电路122的负载电流的快速改变或大的改变,内部LDO调节器110可以调节控制第一个头部开关121_1至第n个头部开关121_n的接通/断开状态的频率。具体地,当逻辑电路122的负载电流快速增加并且供电电压SV小于参考电压时,内部LDO调节器110可以调整频率增加。也就是说,内部LDO调节器110可以向头部开关电路121提供其值比以前改变得更频繁的接通/断开控制信号CS,这将在下面详细描述。
在实施例中,第一个头部开关121_1至第n个头部开关121_n中的每一个可以被实现为数字功率晶体管。在说明书中,数字功率晶体管可以被称为数字晶体管。第一个头部开关121_1至第n个头部开关121_n可以完全接通,在这种情况下,单元电流的幅度可以随着头部开关的输入电压和输出电压之间的差的增加而增加。内部LDO调节器110可以通过考虑影响第一个头部开关121_1至第n个头部开关121_n的单元电流的幅度的状态,基于第一个头部开关121_1至第n个头部开关121_n中的至少一个的输入电压和输出电压之间的差,来调整其通电/断电状态通过一次接通/断开控制操作被改变的头部开关的数量,这将在下面详细描述。
在实施例中,内部LDO调节器110的第一电流和头部开关电路121的第二电流之和可以跟踪(或跟随)逻辑电路122的负载电流。例如,可以在第一阈值范围内调节内部LDO调节器110的第一电流,并且可以逐级(stepwise)调节头部开关电路121的第二电流。
在实施例中,头部开关电路121还可以包括通过对内核120的电源门控控制来共同接通/断开的多个头部开关(未示出)。多个头部开关(未示出)可以从包括在片上系统100中的电源管理单元(power management unit,PMU)接收控制信号(未示出)。
在实施例中,第一个头部开关121_1至第n个头部开关121_n可以均匀分布在内核120所在的区域中。这是为了通过调节头部开关电路121的第二电流来有效地稳定供电电压SV,这将在下面详细描述。
根据本发明构思的实施例的内部LDO调节器110可以调节在内部LDO调节器110中生成的第一电流以被限制在第一阈值范围内,用于稳定供电电压SV,并且通过控制包括在内核120中的第一个头部开关121_1至第n个头部开关121_n的接通/断开状态来调节头部开关电路121的第二电流。因此,根据本发明构思的实施例的内部LDO调节器110可以降低功耗并改善内部LDO调节器110的单位成本和设计面积。
此外,根据本发明构思的实施例的内部LDO调节器110可以通过根据头部开关电路121和逻辑电路122中的至少一个的状态适应性地操作来更有效地稳定供电电压SV。
图2A是示出根据本发明构思的实施例的包括在片上系统中的内部LDO调节器的操作方法的流程图。图2B是用于描述第一电流源S_C1、第二电流源S_C2和负载电流源S_LOAD之间的关系的图。为了更好地理解本发明构思,将参考图1描述图2A。
参考图2A,在操作S100中,内部LDO调节器110可以检测供电电压SV的改变。在操作S110中,内部LDO调节器110可以响应于供电电压SV的改变通过使用第一环路来调节第一电流。在说明书中,第一环路可以是仅在内部LDO调节器110中形成的环路,并且可以指用于调节通过输出节点N_OUT输出的第一电流的环路。在操作S120中,内部LDO调节器110可以监视第一电流是否在阈值范围内。当在操作S120中为“否”时,在操作S130中,内部LDO调节器110可以通过使用第二环路来调节第二电流。在说明书中,第二环路可以是在内部LDO调节器110和头部开关电路121中形成的环路,并且可以指用于调节通过头部开关电路121输出的第二电流的环路。当第一电流在阈值范围之外时,内部LDO调节器110可以通过调节第二电流来控制第一电流以落入阈值范围内。
在实施例中,内部LDO调节器110可以响应于供电电压SV的细(fine)改变(例如,相对小的改变)通过使用第一环路来调节第一电流,并且可以响应于供电电压SV的粗(coarse)改变(例如,相对大的改变)通过使用第二环路来另外调节第二电流。
进一步参考图2B,片上系统100可以包括第一电流源S_C1、第二电流源S_C2和负载电流源S_LOAD。第一电流源S_C1可以对应于内部LDO调节器110,第二电流源S_C2可以对应于头部开关电路121,并且负载电流源S_LOAD可以对应于负载电路122。
在实施例中,第一电流源S_C1和第二电流源S_C2可以并联连接。第一电流源S_C1可以输出在阈值范围内调节的第一电流,并且当第一电流在阈值范围之外时,第二电流源S_C2可以逐级调节第二电流。例如,第二电流源S_C2可以调整第二电流的一次调节量(在一次调节中调整第二电流的量),或者可以调整调节第二电流的频率。
在实施例中,第一电流源S_C1的第一电流和第二电流源S_C2的第二电流之和可以跟踪负载电流源S_LOAD的负载电流。
图3A和图3B是示出根据本发明构思的实施例的通过使用第一环路LP1或第二环路LP2来调节电流的片上系统的框图。
参考图3A,片上系统100可以包括内部LDO调节器110和内核120。内核120可以包括头部开关电路121和逻辑电路122。
在实施例中,内部LDO调节器110可以响应于供电电压SV的改变通过使用第一环路LP1在阈值范围内调节第一电流。第一环路LP1可以包括第二电源轨PR2和输出节点N_OUT之间的路径以及内部LDO调节器110的内部路径。内部LDO调节器110可以向头部开关电路121提供与先前的接通/断开控制信号CS具有相同值的接通/断开控制信号CS。头部开关电路121可以基于接通/断开控制信号CS向第二电源轨PR2输出与先前的第二电流具有相同幅度的第二电流。
进一步参考图3B,当根据供电电压SV的改变的第一电流在阈值范围之外时,内部LDO调节器110可以通过使用第二环路LP2来调节第二电流。第二环路LP2可以包括第二电源轨PR2和输出节点N_OUT之间的路径,以及内部LDO调节器110和头部开关电路121之间的路径。内部LDO调节器110可以向头部开关电路121提供具有与先前的接通/断开控制信号CS’的值不同的值的接通/断开控制信号CS’。头部开关电路121可以基于接通/断开控制信号CS’向第二电源轨PR2输出具有与先前的第二电流的幅度不同的幅度的第二电流。响应于调节后的第二电流,内部LDO调节器110可以将阈值范围之外的第一电流调节至落入阈值范围内。
图4是用于描述根据本发明构思的实施例的内部LDO调节器的操作方法的曲线图。在图4中,示出了根据负载电流的改变由内部LDO调节器调节的第一电流I_1和第二电流I_2。阈值范围TR可以被定义为第一参考电流IREF1和第二参考电流IREF2之间的范围。
参考图4,当负载电流在第一时间t1和第二时间t2之间增加时,内部LDO调节器可以调节第一电流I_1增加。在第二时间t2,第一电流I_1可能变得在阈值范围TR之外(或者可能不在阈值范围TR内),并且响应于此,内部LDO调节器可以调节第二电流I_2。内部LDO调节器可以逐级调节第二电流I2。例如,内部LDO调节器可以将第二电流I_2调节到特定的调节幅度单元AU。在一些实施例中,调节幅度单元AU可以根据头部开关电路121(参见图1)的状态而变化。此外,内部LDO调节器可以以特定频率调节第二电流I_2。在一些实施例中,频率可以根据供电电压而变化。响应于在第二时间t2调节的第二电流I_2,内部LDO调节器可以调节第一电流I_1以落入阈值范围TR内。
当负载电流在第二时间t2和第三时间t3之间增加时,内部LDO调节器可以调节第一电流I_1增加。在第三时间t3,第一电流I_1可能变得在阈值范围TR之外,并且响应于此,内部LDO调节器可以调节第二电流I_2以进一步增加(increase by)调节幅度单元AU。响应于在第三时间t3调节的第二电流I_2,内部LDO调节器可以调节第一电流I_1以落入阈值范围TR内。
当负载电流在第四时间t4和第五时间t5之间减小时,内部LDO调节器可以调节第一电流I_1减小。在第五时间t5,第一电流I_1可能变得在阈值范围TR之外,并且响应于此,内部LDO调节器可以调节第二电流I_2以减小(decrease by)调节幅度单元AU。响应于在第五时间t5调节的第二电流I_2,内部LDO调节器可以调节第一电流I_1以落入阈值范围TR内。
当负载电流在第五时间t5和第六时间t6之间减小时,内部LDO调节器可以调节第一电流I_1减小。在第六时间t6,第一电流I_1可能变得在阈值范围TR之外,并且响应于此,内部LDO调节器可以调节第二电流I_2以进一步减小(decrease by)调节幅度单元AU。响应于在第六时间t6调节的第二电流I_2,内部LDO调节器可以调节第一电流I_1以落入阈值范围TR内。
如图4所示,内部LDO调节器可以响应于负载电流的改变来在阈值范围TR内调节第一电流I_1,并且可以基于特定的调节幅度单元AU和特定的频率来调节第二电流I_2,使得第一电流I_1在阈值范围TR内。调节后的第一电流I_1和第二电流I_2之和可以跟踪负载电流。
图5是示出根据本发明构思的实施例的片上系统200的框图。
参考图5,片上系统200可以包括内部LDO调节器210、内核220和电源管理单元(PMU)230。内核220可以包括头部开关电路222。
在实施例中,头部开关电路222可以包括第一头部开关组222_1和第二头部开关组222_2。包括在第一头部开关组222_1中的头部开关可以对应于图1中的第一个头部开关121_1至第n个头部开关121_n。如上所述,包括在第一头部开关组222_1中的头部开关可以基于来自内部LDO调节器210的第一接通/断开控制信号CS1来被控制为接通/断开。在说明书中,包括在第一头部开关组222_1中的头部开关可以被称为第一头部开关。可以基于第一接通/断开控制信号CS1来调节从第一头部开关组222_1输出的第二电流。
包括在第二头部开关组222_2中的头部开关可以基于来自PMU 230的第二接通/断开控制信号CS2来被控制为接通/断开。在说明书中,包括在第二头部开关组222_2中的头部开关可以被称为第二头部开关。PMU 230可以生成用于电源门控控制的第二接通/断开控制信号CS2。电源门控控制可以对应于控制内核220的通电/断电状态(或活动/空闲状态)的方法。例如,PMU 230可以提供第二接通/断开控制信号CS2,用于共同接通包括在第二头部开关组222_2中的头部开关,以控制内核220的通电状态。PMU 230可以提供第二接通/断开控制信号CS2,用于共同断开包括在第二头部开关组222_2中的头部开关,以控制内核220的断电状态。
在实施例中,当内核220处于断电状态时,包括在第一头部开关组222_1中的头部开关可以被断开,并且当内核220处于通电状态时,可以执行根据本发明构思的实施例的对包括在第一头部开关组222_1中的头部开关的控制。
图6A、图6B和图6C是用于描述包括在第一头部开关组222_1中的头部开关的分布的视图。
参考图6A,第一接通/断开控制信号CS1包括一位,并且第一头部开关组222_1可以包括两个头部开关SW1和SW2。内核所在的区域RG可以包括第一子区域Sub1和第二子区域Sub2,并且两个头部开关SW1和SW2可以分别均匀分布在第一子区域Sub1和第二子区域Sub2中。
参考图6B,第一接通/断开控制信号CS1包括两位,第一头部开关组222_1可以包括四个头部开关SW1至SW4。内核所在的区域RG可以包括第一子区域Sub1至第四子区域Sub4,并且四个头部开关SW1至SW4可以分别均匀分布在第一子区域Sub1至第四子区域Sub4中。
参考图6C,当第一接通/断开控制信号CS1包括四位时,第一头部开关组222_1可以包括16个头部开关SW1至SW16。内核所在的区域RG可以包括第一子区域Sub1至第十六子区域Sub16,并且16个头部开关SW1至SW16可以分别均匀分布在第一子区域Sub1至第十六子区域Sub16中。
因为如图6A至图6C所示,头部开关均匀分布在区域RG中,所以第一接通/断开控制信号CS1到达每个头部开关所用的时间差可以被最小化。
图6A至图6C中示出的头部开关的布置仅仅是示例,本发明构思不限于此,并且各种数量的头部开关可以均匀分布在内核所在的区域中。在一些实施例中,头部开关可以集中在内核所在的区域的至少一个子区域中。
图7A是示出根据本发明构思的实施例的内部LDO调节器300a的框图。图7B是示出图7A的头部开关电路HSC的图。
参考图7A,内部LDO调节器300a可以包括第一电阻器R1、第二电阻器R2、误差放大器310、模拟功率晶体管320、分流器330、参考电流生成器340、第一电流比较器350、第二电流比较器360和双向移位寄存器370。在说明书中,模拟功率晶体管320可以被称为模拟晶体管。
内部LDO调节器300a可以检测通过输出节点N_OUT施加到负载电流源S_LOAD的供电电压。检测到的供电电压可以在反馈节点N_FB处以第一电阻器R1和第二电阻器R2之间的电阻值比率进行分压,并且可以作为反馈电压VFB施加到误差放大器310。误差放大器310可以接收误差参考电压VREF_E和反馈电压VFB,可以将误差参考电压VFEF_E与反馈电压VFB进行比较,并且可以向模拟功率晶体管320提供比较结果信号。模拟功率晶体管320可以基于比较结果信号从电源供电电压VDD生成第一电流I_1,并且可以通过输出节点N_OUT将第一电流I_1输出到负载电流源S_LOAD。分流器330可以通过使用第一电源供电电压VDD来复制第一电流I_1,可以将所复制的第一电流I_1分成k个电流(k是等于或大于2的整数),并且可以将分流后的第一电流I_1/k提供给第一电流比较器350和第二电流比较器360。参考电流生成器340可以通过使用电源供电电压VDD来生成分流后的第一参考电流IREF1/k和分流后的第二参考电流IREF2/k,并且可以分别向第一电流比较器350和第二电流比较器360提供分流后的第一参考电流IREF1/k和分流后的第二参考电流IREF2/k。例如,参考电流生成器340可以通过将图4的第一参考电流IREF除以k来生成分流后的第一参考电流IREF1/k,并且可以通过将图4的第二参考电流IREF2除以k来生成分流后的第二参考电流IREF2/k。将第一参考电流IREF21和第二参考电流IREF2以及第一电流I_1除以k的实施例是为了降低功耗,但是本发明构思不限于此,并且根据本发明构思的实施例的操作可以通过使用未被分流的第一参考电流IREF21和第二参考电流IREF2以及第一电流I_1来执行。在实施例中,参考电流生成器340还可以包括从至少一个第一头部开关复制的开关(未示出),以生成反映包括在头部开关电路HSC中的第一头部开关的特性的参考电流。
第一电流比较器350可以将分流后的第一电流I_1/k与分流后的第二参考电流IREF2/k进行比较,并且可以基于比较结果生成向上信号UP。例如,当分流后的第一电流I_1/k大于分流后的第二参考电流IREF2/k时,第一电流比较器350可以生成具有值“1”的向上信号UP,并且当分流后的第一电流I_1/k等于或小于第二参考电流IREF2/k时,第一电流比较器350可以生成具有值“0”的向上信号UP。
第二电流比较器360可以将分流后的第一电流I_1/k与分流后的第一参考电流IREF1/k进行比较,并且可以基于比较结果生成向下信号DOWN。例如,当分流后的第一电流I_1/k小于分流后的第一参考电流IREF1/k时,第二电流比较器360可以生成具有值“1”的向下信号DOWN,并且当分流后的第一电流I_1/k等于或大于分流后的第一参考电流IREF1/k时,第二电流比较器360可以生成具有值“0”的向下信号DOWN。在下文中,具有值“1”的信号被定义为激活信号,并且具有值“0”的信号被定义为去激活信号。
在实施例中,双向移位寄存器370可以与时钟信号CLK_SH同步地基于向上信号UP和向下信号DOWN来输出接通/断开控制信号CS。双向移位寄存器370可以包括多个存储区域,其中在这些存储区域中顺序存储指示第一头部开关电路HSC的第一头部开关的接通数量(或接通的第一头部开关的数量)的位值。双向移位寄存器370可以响应于向上信号UP和向下信号DOWN当中的激活信号,输出具有存储在从当前位置移位的位置的存储区域中的位值的接通/断开控制信号CS。具体地,双向移位寄存器370可以响应于激活的向上信号UP,输出具有存储在从当前位置沿第一方向移位的位置的存储区域中的位值的接通/断开控制信号CS。双向移位寄存器370可以响应于激活的向下信号DOWN,输出具有存储在从当前位置沿第二方向移位的位置的存储区域中的位值的接通/断开控制信号CS。包括在头部开关电路HSC中的第一头部开关可以基于接通/断开控制信号CS来接通或断开,以调节第二电流I_2。
进一步参考图7B,头部开关电路HSC可以包括多个第一头部开关HS。接通/断开控制信号CS可以包括n个控制信号CS[1]至CS[n]。可以基于相应的控制信号CS[1]至CS[n]来控制第一头部开关HS接通/断开。每个第一头部开关HS(或者是作为从第一头部开关复制的开关的数字功率晶体管DPTR)可以在通电状态下从电源供电电压VDD生成单元电流IUNIT。例如,当r个第一头部开关HS(r是等于或大于1的整数)被接通/断开控制信号CS接通时,第二电流I_2可以被调节为增加(increase by)单元电流IUNIT的r倍。此外,当r个第一头部开关HS被接通/断开控制信号CS断开时,第二电流I_2可以被调节为减小(decrease by)单元电流IUNIT的r倍。在这种情况下,第二电流I_2的调节幅度单元可以是单元电流IUNIT的r倍。
在实施例中,第一参考电流REF1和第二参考电流REF2之间的差可以被设置为大于单元电流IUNIT。
图8是示出图7A的双向移位寄存器370的框图。
参考图8,双向移位寄存器370可以包括多个存储区域SA1至SA2k,并且指示第一头部开关的接通数量0至2k-1的位值可以分别存储在存储区域SA1至SA2k中。例如,双向移位寄存器370可以从作为当前位置的第x个存储区域SAx+1输出具有基于向上信号UP和向下信号DOWN而移位的存储区域的位值的接通/断开控制信号CS。
在实施例中,双向移位寄存器370可以与时钟信号CLK_SH同步地对存储区域SA1至SA2k执行移位操作。例如,双向移位寄存器370可以在时钟信号CLK_SH的上升沿(或下降沿)基于向上信号UP和向下信号DOWN对存储区域SA1至SA2k执行移位操作。作为结果,接通/断开控制信号CS的位值可以与时钟信号CLK_SH同步地改变。在一些实施例中,双向移位寄存器370可以在时钟信号CLK_SH的两个边沿(包括上升沿和下降沿)基于向上信号UP和向下信号DOWN对存储区域SA1至SA2k执行移位操作。
在实施例中,双向移位寄存器370的一次移位操作中的移位程度可以是可变的。例如,在双向移位寄存器370中,在时钟信号CLK_SH的上升沿,移位可以是按1进行,然后在时钟信号CLK_SH的上升沿可以被调整为按2进行。根据这种移位程度调整方法,当移位程度为一时,接通/断开控制信号CS可以改变一个第一头部开关的接通/断开,然后当移位程度为二时,可以改变两个第一头部开关的接通/断开。
此外,在实施例中,与双向移位寄存器370同步的时钟信号CLK_SH的频率可以是可变的。例如,双向移位寄存器370可以与具有第一频率的时钟信号CLK_SH同步,然后可以被调整为与具有第二频率的时钟信号CLK_SH同步,这将在后面详细描述。
图9是示出根据本发明构思的实施例的头部开关的特性的曲线图。
参考图9,因为头部开关被完全接通,所以从头部开关输出的单元电流的幅度可以随着输入电压和输出电压之间的差Diff的增加而快速增加。在实施例中,头部开关可以包括p沟道数字功率晶体管,输入电压可以是数字功率晶体管的源极电压,并且输出电压可以是数字功率晶体管的漏极电压。在一些实施例中,头部开关可以包括n沟道数字功率晶体管,输入电压可以是数字功率晶体管的漏极电压,并且输出电压可以是数字功率晶体管的源极电压。输入电压可以对应于电源供电电压,并且输出电压可以对应于负载电路的供电电压。在实际实施例中,因为头部开关的单元电流的幅度的波动范围可能由于头部开关的输入电压的波动和输出电压的波动而增加,所以需要考虑这些特性的操作。
图10是用于描述根据本发明构思的实施例的考虑图9的第一头部开关的特性的内部LDO调节器的操作方法的流程图。
参考图10,在操作S200中,内部LDO调节器可以检测头部开关电路的至少一个第一头部开关的输入电压和输出电压之间的差。在操作S210中,LDO调节器可以基于检测到的差来调整双向移位寄存器的移位程度。例如,当第一头部开关的单元电流的幅度随着输入电压和输出电压之间的差的增加而增加时,内部LDO调节器可以将双向移位寄存器的移位程度调整为减小,以便减少其接通/断开被接通/断开控制信号改变的第一头部开关的数量。在另一示例中,当第一头部开关的单元电流的幅度随着输入电压和输出电压之间的差的减小而减小时,内部LDO调节器可以调整双向移位寄存器的移位程度以增加,以便增加其接通/断开被接通/断开控制信号改变的第一头部开关的数量。在操作S220中,内部LDO调节器可以基于调整后的移位程度来控制头部开关电路。
图11是示出执行图10的操作的内部LDO调节器300b的框图。在下文中,将主要描述与图7A的内部LDO调节器300a的不同之处。
参考图11,与图7A相比,内部LDO调节器300b还可以包括移位程度调整器380。
在实施例中,移位程度调整器380可以检测头部开关电路HSC的至少一个第一头部开关的输入电压V_IN和输出电压V_OUT,并且可以基于输入电压V_IN和输出电压V_OUT之间的差来调整双向移位寄存器370的移位程度。在一些实施例中,内部LDO调节器300b还可以包括从头部开关HSC的至少一个第一头部开关复制的开关,并且可以检测开关的输入电压V_IN和输出电压V_OUT。
在实施例中,移位程度调整器380可以从第一电流比较器350和第二电流比较器360接收第一向上信号UP和第一向下信号DOWN,并且可以生成与调整后的移位程度相对应的第二向上信号UP’和第二向下信号DOWN’。双向移位寄存器370可以基于第二向上信号UP’和第二向下信号DOWN’执行与调整后的移位程度相对应的移位操作,然后可以输出接通/断开控制信号CS’。也就是说,其接通/断开被接通/断开控制信号CS’改变的晶体管的数量可以根据双向移位寄存器370的移位程度的调整而变化。
例如,当输入电压V_IN和输出电压V_OUT之间的差增加时,移位程度调整器380可以生成第二向上信号UP’和第二向下信号DOWN’以调整移位程度减小。可替代地,当输入电压V_IN和输出电压V_OUT之间的差减小时,移位程度调整器380可以生成第二向上信号UP’和第二向下信号DOWN’以调整移位程度增加。
图12A是示出图11的移位程度调整器380的框图。图12B是用于描述图12A的移位程度调整器380的操作的图。
参考图12A,移位程度调整器380可以包括电压差检测电路381和信号生成电路382。电压差检测电路381可以从第一头部开关或作为从第一头部开关复制的开关的数字功率晶体管DPTR的第一节点N1接收输入电压,并且可以从第二节点N2接收输出电压。例如,第一节点N1可以连接到数字功率晶体管DPTR的源极端子,并且第二节点N2可以连接到数字功率晶体管DPTR的漏极端子。输入电压可以对应于电源供电电压VDD,并且输出电压可以对应于供电电压SV。
在实施例中,电压差检测电路381可以检测输入电压和输出电压之间的差,可以生成检测结果信号D_RS,并且可以将检测结果信号D_RS提供给信号生成电路382。信号生成电路382可以基于检测结果信号D_RS从第一向上信号UP和第一向下信号DOWN生成第二向上信号UP’和第二向下信号DOWN’。
在实施例中,信号生成电路382可以根据输入电压和输出电压之间的差落入的范围来调整双向移位寄存器的移位程度。
参考图12B,当输入电压和输出电压之间的差Diff_V(在下文中称为电压差)落在第一范围RG11内时,信号生成电路382可以生成第二向上信号UP’和第二向下信号DOWN’,使得被接通/断开控制信号接通的第一头部开关的数量是“A1”或者被断开的第一头部开关的数量是“A2”。第一范围RG11可以被定义为第一参考差DREF1和第二参考差DREF2之间的范围。例如,“A1”和“A2”可以相同,或者可以彼此不同。
当电压差Diff_V落在第二范围RG21内时,信号生成电路382可以生成第二向上信号UP’和第二向下信号DOWN’,使得被接通/断开控制信号接通的第一头部开关的数量为“B1”或者被断开的第一头部开关的数量为“B2”。第二范围RG21可以被定义为第二参考差DREF2和第三参考差DREF3之间的范围。例如,“B1”和“B2”可以相同,或者可以彼此不同。
当电压差Diff_V落在第三范围RG31内时,信号生成电路382可以生成第二向上信号UP’和第二向下信号DOWN’,使得被接通/断开控制信号接通的第一头部开关的数量为“C1”或者被断开的第一头部开关的数量为“C2”。第三范围RG31可以被定义为第三参考差DREF3和第四参考差DREF4之间的范围。例如,“C1”和“C2”可以相同,或者可以彼此不同。
在实施例中,当根据量值排列时,可以存在“A1>B1>C1”和“A2>B2>C2”的关系。
然而,图12B中示出的实施例仅仅是示例,本发明构思不限于此,并且可以根据输入电压和输出电压之间的电压差的更多或更少的范围来调整其接通/断开被接通/断开控制信号改变的第一头部开关的数量(或移位程度)。
图13是用于描述根据本发明构思的实施例的内部LDO调节器的操作方法的流程图。
参考图13,在操作S300中,内部LDO调节器可以检测负载电路的供电电压的幅度。当供电电压改变很大时,可能需要内部LDO调节器快速稳定供电电压的操作。在操作S310中,内部LDO调节器可以基于检测到的供电电压的幅度来调整移位频率。具体地,当供电电压快速改变时,内部LDO调节器可以通过增加双向移位寄存器的移位频率来快速改变接通/断开控制信号的位值,因此可以快速调节第二电流以对应于快速改变的供电电压。在一些实施例中,内部LDO调节器可以基于检测到的供电电压的幅度来选择具有不同频率的多个时钟信号中的任何一个。在操作S320中,内部LDO调节器可以基于调整后的移位频率来控制头部开关电路。具体地,内部LDO调节器可以向双向移位寄存器提供具有调整后的移位频率的时钟信号,并且可以通过使用从双向移位寄存器输出的与时钟信号同步的接通/断开控制信号来控制头部开关电路。在说明书中,移位频率可以被称为双向移位寄存器的操作频率。
图14是示出执行图13的操作的内部LDO调节器300c的框图。在下文中,将主要描述与图7A的内部LDO调节器300a的不同之处。
参考图14,与图7A相比,内部LDO调节器300c还可以包括移位频率选择器390。
在实施例中,移位频率选择器390可以从输出节点N_OUT接收供电电压SV,并且可以检测供电电压SV的改变。移位频率选择器390可以通过使用至少一个参考电压来检测供电电压SV的幅度。移位频率选择器390可以基于检测到的供电电压SV的幅度来选择双向移位寄存器370的移位频率。移位频率选择器390可以向双向移位寄存器370提供具有所选择的移位频率的时钟信号CLK_SHp。例如,当检测到供电电压SV的幅度低于参考电压的幅度时,移位频率选择器390可以选择具有比先前移位频率更高的移位频率的时钟信号,并且可以将该时钟信号提供给双向移位寄存器370。
在实施例中,双向移位寄存器370可以接收具有根据供电电压SV的幅度而变化的移位频率的时钟信号CLK_SHp,并且可以与时钟信号CLK_SHp同步地输出接通/断开控制信号CS。例如,当接收到具有比先前移位频率更高的移位频率的时钟信号CLK_SHp时,双向移位寄存器370可以输出具有比以前更频繁改变的位值的接通/断开控制信号CS。作为结果,头部开关电路HSC的第一头部开关的接通/断开控制频率可以增加。
图15A是示出图14的移位频率选择器390的示例的框图。图15B是用于描述图15A的移位频率选择器390a的操作的图。
参考图15A,移位频率选择器390a可以包括电压比较器391a和复用器392a。电压比较器391a可以接收参考电压VREF和供电电压SV,可以将参考电压VREF与供电电压SV进行比较,并且可以基于比较结果生成选择信号SS。
复用器392a可以接收具有第一移位频率的第一时钟信号CLK_SH1和具有第二移位频率的第二时钟信号CLK_SH2。例如,第二移位频率可以高于第一移位频率。在实施例中,第一时钟信号CLK_SH1和第二时钟信号CLK_SH2可以在内部LDO调节器中生成,或者可以通过处理(例如,分频)外部参考时钟信号来生成。复用器392a可以响应于选择信号SS选择第一时钟信号CLK_SH1和第二时钟信号CLK_SH2中的任何一个,并且可以将所选择的时钟信号CLK_SHp提供给双向移位寄存器。
进一步参考图15B,在说明性示例中,随着负载电流ILOAD快速增加,供电电压SV可以快速减小。当供电电压SV在第一时间t1’低于参考电压VREF时,电压比较器391a可以生成用于选择第二时钟信号CLK_SH2的选择信号SS,并且可以将选择信号SS提供给复用器392a。复用器392a可以在第一时间t1’到第二时间t2’期间向双向移位寄存器提供第二时钟信号CLK_SH2。例如,双向移位寄存器可以在第二时钟信号CLK_SH2的每个上升沿或下降沿基于向上信号UP和向下信号DOWN执行移位操作。接下来,当在第二时间t2’供电电压SV高于参考电压VREF时,电压比较器391a可以生成用于选择第一时钟信号CLK_SH1的选择信号SS,并且可以将选择信号SS提供给复用器392a。复用器392a可以从第二时间t2’开始向双向移位寄存器提供第一时钟信号CLK_SH1。
图16A是示出图14的移位频率选择器390的另一示例的框图。图16B是用于描述图16A的移位频率选择器390b的操作的图。
参考图16A,移位频率选择器390b可以包括电压比较器391b和复用器392b。电压比较器391b可以接收第一参考电压VREF1至第q参考电压VREFq(q是等于或大于3的整数)和供电电压SV,可以将供电电压SV与第一参考电压VREF1至第q参考电压VREFq中的每一个进行比较,并且可以识别供电电压SV的幅度落入的范围。电压比较器391b可以基于所识别的范围生成选择信号SS,并且可以将选择信号SS提供给复用器392b。
复用器392b可以接收具有不同移位频率的第一时钟信号CLK_SH1至第j时钟信号CLK_SHj(j是等于或大于3的整数)。在实施例中,第一时钟信号CLK_SH1至第j时钟信号CLK_SHj可以在内部LDO调节器中生成,或者可以通过处理(例如,分频)外部参考时钟信号来生成。复用器392b可以响应于选择信号SS选择第一时钟信号CLK_SH1至第j时钟信号CLK_SHj中的任何一个,并且可以将所选择的时钟信号CLK_SHp提供给双向移位寄存器。
进一步参考图16B,当供电电压落在第一范围RG12内时,复用器392b可以基于选择信号选择并输出具有第一移位频率的第一时钟信号CLK_SH1。第一范围RG12可以被定义为第一参考电压VREF1和第二参考电压VREF2之间的范围。
当供电电压落在第二范围RG22内时,复用器392b可以基于选择信号SS选择并输出具有第二移位频率的第二时钟信号CLK_SH2。第二范围RG22可以被定义为第二参考电压VREF2和第三参考电压VREF3之间的范围。
当供电电压落在第三范围RG32内时,复用器392b可以基于选择信号SS选择并输出具有第三移位频率的第三时钟信号CLK_SH3。第三范围RG32可以被定义为第三参考电压VREF3和第四参考电压VREF4之间的范围。
在实施例中,当根据频率排列时,可以排列第一时钟信号CLK_SH1、第二时钟信号CLK_SH2和第三时钟信号CLK_SH3(即,CLK_SH1>CLK_SH2>CLK_SH3)。
然而,图16B的实施例仅仅是示例,本发明构思不限于此,复用器392b可以根据供电电压的更多或更少的范围来选择多个时钟信号中的任何一个,并且可以将时钟信号输出到双向移位寄存器。
图17是示出根据本发明构思的实施例的计算系统1000的框图。
参考图17,计算系统1000可以包括PMIC 1100和片上系统1200。片上系统1200可以包括第一内部LDO调节器1210至第四内部LDO调节器1240以及第一内核1212至第四内核1242。第一内核1212至第四内核1242可以分别包括第一头部开关电路1211至第四头部开关电路1241。第一内部LDO调节器1210至第四内部LDO调节器1240可以从PMIC 1100接收电源供电电压。
图1至图16B的发明构思的实施例可以应用于第一内部LDO调节器1210至第四内部LDO调节器1240以及第一头部开关电路1211至第四头部开关电路1241。在实施例中,包括在第一头部开关电路1211至第四头部开关电路1241中的第一头部开关的数量可以相同或不同。此外,包括在第一头部开关电路1211至第四头部开关电路1241中的第一头部开关的分布可以相同或不同。
在实施例中,通过考虑第一内核1212至第四内核1242的供电电压的波动趋势,第一内部LDO调节器1210至第四内部LDO调节器1240可以不同地操作。在一些实施例中,第一内部LDO调节器1210至第四内部LDO调节器1240可以通过特定训练等来确定适用于分别连接到第一内部LDO调节器1210至第四内部LDO调节器1240的内核1212至1242的参数值(例如,双向移位寄存器的移位程度或移位频率),并且可以执行根据本发明构思的操作。
在一些实施例中,片上系统1200还可以包括第五内核(未示出),并且本发明构思可以不应用于第五内核(未示出)。也就是说,本发明构思可以选择性地应用于多个内核当中根据诸如设计的特性具有不稳定供电电压的内核。
图18是示出根据本发明构思的实施例的计算系统2000的框图。
参考图18,计算系统2000可以包括第一集群2100和第二集群2200。第一集群2100可以被称为大集群,并且第二集群2200可以被称为小集群。第一集群2100可以包括第一内核2110至第四内核2140,并且第二集群2200可以包括第五内核2210至第八内核2240。基于比第二集群2200更高的性能,第一集群2100可以以更高的频率操作。
在实施例中,包括在第一集群2100的第一内核2110至第四内核2140中的每一个中的第一头部开关的数量可以大于包括在第二集群2200的第五内核2210至第八内核2240中的每一个中的第一头部开关的数量。此外,在实施例中,用于稳定第一集群2100的第一内核2110至第四内核2140的供电电压的操作相关参数的值(例如,双向移位寄存器的移位程度和/或移位频率)可以不同于用于稳定第二集群2200的第五内核2210至第八内核2240的供电电压的操作相关参数的值。
虽然已经参考本发明构思的示例实施例具体示出和描述了本发明构思,但是应当理解,在不脱离所附权利要求的精神和范围的情况下,可以在形式和细节上进行各种改变。

Claims (20)

1.一种片上系统,包括:
内核,包括:
头部开关电路,被配置为将施加到第一电源轨的电源供电电压作为供电电压传输到第二电源轨;和
逻辑电路,被配置为基于从所述第二电源轨接收的所述供电电压进行操作;以及
低压差LDO调节器,被配置为基于所述供电电压的改变来调节输出到所述第二电源轨的第一电流的幅度,
其中,所述LDO调节器还被配置为基于所述供电电压的改变量来控制包括在所述头部开关电路中的多个第一头部开关的接通/断开状态。
2.根据权利要求1所述的片上系统,其中,所述LDO调节器还被配置为检测所述第一电源轨的至少一个点处的供电电压的改变。
3.根据权利要求1所述的片上系统,其中,所述LDO调节器还被配置为基于所述供电电压的改变量在第一阈值范围内,维持所述多个第一头部开关的先前通电/断电状态。
4.根据权利要求1所述的片上系统,其中,所述LDO调节器还被配置为当所述供电电压的改变量不在第一阈值范围内时,改变所述多个第一头部开关中的至少一个的通电/断电状态。
5.根据权利要求1所述的片上系统,其中,所述LDO调节器还被配置为基于所述供电电压和至少一个参考电压之间的比较来调整控制所述多个第一头部开关的接通/断开状态的频率。
6.根据权利要求1所述的片上系统,其中
所述LDO调节器还被配置为基于所述多个第一头部开关中的至少一个的输入电压和输出电压之间的差来调整其接通/断开状态通过一次接通/断开控制操作被改变的第一头部开关的数量。
7.根据权利要求1所述的片上系统,其中,所述头部开关电路还包括通过对所述内核的电源门控控制来共同接通/断开的多个第二头部开关。
8.根据权利要求1所述的片上系统,其中,所述多个第一头部开关均匀分布在所述内核所在的区域中。
9.根据权利要求1所述的片上系统,其中,调节后的第一电流和所述多个第一头部开关的接通/断开状态受到控制的所述头部开关电路的第二电流之和跟踪流到所述逻辑电路的负载电流的幅度。
10.根据权利要求1所述的片上系统,其中,所述LDO调节器包括被配置为输出所述第一电流的模拟晶体管,并且
其中,所述多个第一头部开关中的每一个被实现为数字晶体管。
11.一种片上系统,包括:
内核,包括:
多个第一头部开关,连接在第一电源轨和第二电源轨之间,其中电源供电电压被施加到所述第一电源轨;和
多个逻辑块,连接在所述第二电源轨和接地轨之间;以及
低压差LDO调节器,包括连接到所述第二电源轨的输出节点,并且被配置为基于通过所述输出节点检测到的所述第二电源轨的电压的改变来调节通过所述输出节点输出到所述第二电源轨的第一电流或通过所述多个第一头部开关输出到所述第二电源轨的第二电流中的至少一个。
12.根据权利要求11所述的片上系统,其中,所述LDO调节器还被配置为通过控制所述多个第一头部开关的接通/断开状态来调节所述第二电流。
13.根据权利要求12所述的片上系统,其中,所述LDO调节器还被配置为:
向所述多个第一头部开关提供具有与所述多个第一头部开关的数量相对应的位数的接通/断开控制信号。
14.根据权利要求11所述的片上系统,其中,所述LDO调节器还被配置为在阈值范围内调节所述第一电流,并且逐级调节所述第二电流。
15.根据权利要求14所述的片上系统,其中,所述LDO调节器还被配置为基于所述第二电源轨的电压和至少一个参考电压之间的比较来调整调节所述第二电流的频率。
16.根据权利要求14所述的片上系统,其中,所述LDO调节器还被配置为基于所述多个第一头部开关中的至少一个的输入电压和输出电压之间的差来调整所述第二电流的调节幅度单元。
17.根据权利要求11所述的片上系统,其中,所述内核还包括连接在所述第一电源轨和所述第二电源轨之间的多个第二头部开关,并且
其中,所述多个第二头部开关被配置为通过对所述内核的电源门控控制来共同接通/断开。
18.根据权利要求11所述的片上系统,其中,所述第一电流和所述第二电流之和对应于流到所述多个逻辑块的负载电流。
19.根据权利要求11所述的片上系统,其中,所述LDO调节器包括被配置为输出所述第一电流的模拟晶体管,并且所述多个第一头部开关中的每一个被实现为数字晶体管。
20.一种片上系统,包括:
内核,包括:
头部开关电路,被配置为将施加到第一电源轨的电源供电电压作为供电电压传输到第二电源轨;和
逻辑电路,被配置为基于从所述第二电源轨接收的所述供电电压进行操作;以及
低压差LDO调节器,被配置为基于所述供电电压的改变来调节第一电流或通过包括在所述头部开关电路中的多个第一头部开关流到所述逻辑电路的第二电流中的至少一个,
其中,所述LDO调节器包括:
输出节点,连接到所述第二电源轨,并且被配置为向所述逻辑电路输出所述第一电流;
误差放大器,被配置为将对应于从所述输出节点检测到的供电电压的反馈电压与第一参考电压进行比较;
模拟晶体管,被配置为基于来自所述误差放大器的比较信号生成所述第一电流;
分流器,被配置为复制所述第一电流并以特定比率分流所复制的第一电流;
参考电流生成器,被配置为生成第一参考电流和第二参考电流;
第一电流比较器,被配置为基于比较所述第一参考电流和分流后的第一电流来生成向上信号;
第二电流比较器,被配置为基于比较所述第二参考电流和分流后的第一电流来生成向下信号;和
双向移位寄存器,被配置为基于所述向上信号和所述向下信号生成用于所述多个第一头部开关的接通/断开控制信号。
CN202210705846.XA 2021-06-21 2022-06-21 包括低压差调节器的片上系统 Pending CN115576891A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210080364 2021-06-21
KR10-2021-0080364 2021-06-21
KR10-2021-0103480 2021-08-05
KR1020210103480A KR20220169864A (ko) 2021-06-21 2021-08-05 Ldo 레귤레이터를 포함하는 시스템 온 칩

Publications (1)

Publication Number Publication Date
CN115576891A true CN115576891A (zh) 2023-01-06

Family

ID=82117312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210705846.XA Pending CN115576891A (zh) 2021-06-21 2022-06-21 包括低压差调节器的片上系统

Country Status (3)

Country Link
US (2) US11846958B2 (zh)
EP (1) EP4109216A1 (zh)
CN (1) CN115576891A (zh)

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7939856B2 (en) 2004-12-31 2011-05-10 Stmicroelectronics Pvt. Ltd. Area-efficient distributed device structure for integrated voltage regulators
US7218168B1 (en) * 2005-08-24 2007-05-15 Xilinx, Inc. Linear voltage regulator with dynamically selectable drivers
US7570035B2 (en) * 2007-08-01 2009-08-04 Zerog Wireless, Inc. Voltage regulator with a hybrid control loop
US9110643B2 (en) * 2012-06-11 2015-08-18 Arm Limited Leakage current reduction in an integrated circuit
US9323263B2 (en) * 2012-09-25 2016-04-26 Intel Corporation Low dropout regulator with hysteretic control
US9766678B2 (en) * 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
JP6234822B2 (ja) 2013-03-06 2017-11-22 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
US20140266103A1 (en) 2013-03-15 2014-09-18 Qualcomm Incorporated Digitally assisted regulation for an integrated capless low-dropout (ldo) voltage regulator
US9417643B2 (en) * 2013-03-15 2016-08-16 Qualcomm Incorporated Voltage regulator with variable impedance element
US20150042296A1 (en) * 2013-06-28 2015-02-12 Sk Hynix Memory Solutions Inc. Voltage regulator soft start
KR101800560B1 (ko) 2013-09-26 2017-11-22 인텔 코포레이션 디지털 전력 게이트 드라이버와 통합된 ldo 전압 조정기
US10389224B2 (en) * 2013-12-31 2019-08-20 Samsung Display Co., Ltd. Power converter system and method of operating thereof
US10234932B2 (en) 2015-07-22 2019-03-19 Futurewei Technologies, Inc. Method and apparatus for a multiple-processor system
US9625924B2 (en) 2015-09-22 2017-04-18 Qualcomm Incorporated Leakage current supply circuit for reducing low drop-out voltage regulator headroom
US10126766B2 (en) * 2016-01-26 2018-11-13 Samsung Electronics Co., Ltd. Low dropout voltage (LDO) regulator including a dual loop circuit and an application processor and a user device including the same
ITUA20163475A1 (it) * 2016-05-16 2017-11-16 St Microelectronics Srl Circuito regolatore di tensione, dispositivo elettronico e procedimento corrispondenti
KR102032327B1 (ko) 2016-11-22 2019-10-15 에스케이하이닉스 주식회사 디지털 ldo 레귤레이터 및 이를 사용하는 저항 변화 메모리 장치
US10474174B2 (en) * 2017-04-04 2019-11-12 Intel Corporation Programmable supply generator
JP6757857B2 (ja) * 2017-08-16 2020-09-23 華為技術有限公司Huawei Technologies Co.,Ltd. 電圧調整回路
KR102393334B1 (ko) * 2018-01-09 2022-05-03 삼성전자주식회사 레귤레이터 및 레귤레이터의 동작 방법
EP3514654B1 (en) * 2018-01-19 2020-09-30 Socionext Inc. Voltage regulator circuitry
KR102083073B1 (ko) 2018-01-29 2020-02-28 충북대학교 산학협력단 디지털 ldo 레귤레이터 제어 방법 및 디지털 ldo 레귤레이터 제어 장치
US11048321B2 (en) 2018-06-01 2021-06-29 Nvidia Corporation Distributed digital low-dropout voltage micro regulator
KR102132402B1 (ko) 2018-07-11 2020-07-10 고려대학교 산학협력단 이중모드 ldo 레귤레이터 및 그 동작 방법
EP3594773A1 (en) * 2018-07-12 2020-01-15 TDK-Micronas GmbH Voltage regulation circuit
TWI693497B (zh) * 2019-03-15 2020-05-11 新唐科技股份有限公司 數位穩壓系統及其控制方法
US10845831B2 (en) * 2019-06-24 2020-11-24 Intel Corporation Techniques in hybrid regulators of high power supply rejection ratio and conversion efficiency
US11444532B2 (en) * 2019-12-26 2022-09-13 Intel Corporation Non-linear clamp strength tuning method and apparatus

Also Published As

Publication number Publication date
EP4109216A1 (en) 2022-12-28
US20240061458A1 (en) 2024-02-22
US20220404853A1 (en) 2022-12-22
US11846958B2 (en) 2023-12-19

Similar Documents

Publication Publication Date Title
US10678280B2 (en) Low dropout voltage (LDO) regulator including a dual loop circuit and an application processor and a user device including the same
US5881014A (en) Semiconductor memory device with a voltage down converter stably generating an internal down-converter voltage
KR20150130500A (ko) 통합된 캡리스 ldo(low-dropout) 전압 레귤레이터를 위한 디지털 도움 조절
US10234883B1 (en) Dual loop adaptive LDO voltage regulator
US20180032124A1 (en) Power control controller, semiconductor device, and semiconductor system
JP4711287B2 (ja) 半導体集積回路装置
US20070013420A1 (en) Internal voltage generator and internal clock generator including the same, and internal voltage generating method thereof
KR20050085866A (ko) 전력 소비 감소 방법, 장치 및 시스템
US20190302819A1 (en) Methods and apparatuses for multiple-mode low drop out regulators
US11422578B2 (en) Parallel low dropout regulator
US6084386A (en) Voltage generation circuit capable of supplying stable power supply voltage to load operating in response to timing signal
KR20160052920A (ko) 디지털 제어방식의 이중모드 ldo 레귤레이터 및 그 제어 방법
KR20180026957A (ko) 듀티 보정장치 및 이를 포함하는 반도체 장치
US10401942B2 (en) Reference voltage sub-system allowing fast power up from extended periods of ultra-low power standby mode
KR20130046519A (ko) 멀티 레귤레이터 회로 및 이를 구비한 집적회로
US7162652B2 (en) Integrated circuit dynamic parameter management in response to dynamic energy evaluation
US20090063875A1 (en) Data processing device, power supply voltage generator and method of controlling power supply voltage thereof
US20230145626A1 (en) Flexible circuit for droop detection
US20040108890A1 (en) Reference voltage generating circuit and internal voltage generating circuit for controlling internal voltage level
CN115576891A (zh) 包括低压差调节器的片上系统
JP4969105B2 (ja) マルチパワーで動作するチップ及びそれを有するシステム
US10892754B2 (en) Semiconductor apparatus including power gating circuits
KR20220169864A (ko) Ldo 레귤레이터를 포함하는 시스템 온 칩
CN116520929A (zh) 带隙参考电路、时钟信号发生器和电力电路
US11144080B2 (en) Switched low-dropout voltage regulator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication