KR20130046519A - 멀티 레귤레이터 회로 및 이를 구비한 집적회로 - Google Patents

Abstract

본 기술에 따른 레귤레이터 회로는, 입력전압을 일정한 전압 레벨로 레귤레이팅하여 출력하도록 구성된 레귤레이터; 및 복수개의 전압 생성 코드 들에 의해 결정되는 내부 저항값들에 따라 상기 레귤레이터의 출력 전압을 분배한 분배전압들을 각각 출력하도록 구성된 복수개의 전압 분배회로를 포함한다.

Description

멀티 레귤레이터 회로 및 이를 구비한 집적회로{Multi regulator circuit and integrated circuit having the same}

본 발명은 멀티 레귤레이터 회로 및 이를 구비한 집적회로에 관한 것이다.

반도체 메모리 장치와 같은 집적회로는 많은 전자회로 소자가 하나의 기판 위 또는 기판 자체에 분리가 불가능한 상태로 결합되어 있는 초소형 구조의 기능적인 복합적 전자소자 또는 시스템이다.

이러한 집적회로 내의 전자회로 소자가 초소형이기 때문에, 집적회로의 동작을 위해 공급되는 전압의 크기나 전류의 변화는 집적회로의 오동작에 크게 영향을 미친다.

따라서 집적회로에 공급되는 전압을 일정하게 유지시키기 위해 전압 공급 회로의 출력을 일정하게 제어하는 레귤레이터 회로가 필요하다.

일반적으로 레귤레이터 회로는 출력하고자 하는 전압 레벨에 따라 입력되는 디지털 코드에 의해서 결정되는 전압을 일정하게 유지시킨다. 따라서 하나의 집적회로 내에서 동시에 복수개의 동작 전압을 사용해야 하는 경우에는 각각의 동작 전압에 대한 레귤레이터 회로가 필요하다.

예를 들어, 반도체 메모리 장치는 데이터를 프로그램할 때, 프로그램 전압, 패스전압을 포함한 여러 개의 동작 전압이 동시에 필요하다. 따라서 각각의 동작전압을 레귤레이팅하기 위한 레귤레이터 회로가 구비되어야 한다.

그러나 집적회로 내에서 레귤레이터 회로의 개수가 늘어나면 집적회로 내에서 차지하는 회로 면적과 소비 전력도 늘어나는 문제가 있다.

본 발명의 실시 예에서는 한 세트로 구성되는 레귤레이팅 회로를 이용하여 여러 개의 전압 레벨을 출력할 수 있는 멀티 레귤레이터 회로 및 이를 구비한 집적회로를 제공한다.

본 발명의 실시 예에 따른 멀티 레귤레이팅 회로는,

입력전압을 일정한 전압 레벨로 레귤레이팅하여 출력하도록 구성된 레귤레이터; 및 복수개의 전압 생성 코드 들에 의해 결정되는 내부 저항값들에 따라 상기 레귤레이터의 출력 전압을 분배한 분배전압들을 각각 출력하도록 구성된 복수개의 전압 분배회로를 포함한다.

상기 복수개의 전압 분배회로 각각은, 상기 레귤레이터의 출력단과 접지노드 사이에 직렬로 연결되도록 구성된 복수개의 저항들; 입력되는 상기 전압 생성 코드에 포함되는 적어도 하나의 디지털 비트에 의해 인에이블되고, 상기 저항들 각각의 접속점들 중 적어도 하나와 출력 노드를 연결하도록 구성된 적어도 하나의 고전압 스위치; 및 상기 전압 생성 코드에 포함되고, 상기 고전압 스위치에 입력되는 디지털 비트가 아닌 적어도 하나 이상의 디지털 비트에 의해 턴온 되고, 상기 저항들 각각의 접속점들 중 상기 고전압 스위치가 연결되지 않은 적어도 하나의 접속점과 접지노드 사이에 연결되는 적어도 하나의 트랜지스터를 포함한다.

본 발명의 실시 예에 따른 집적회로는,

내부 회로의 동작 제어를 위한 제어신호들과, 상기 내부회로에 제공할 전압레벨에 따라 결정되는 복수개의 전압 생성 코드를 출력하도록 구성된 제어부; 상기 제어부로부터의 인에이블 신호에 응답하여 고전압 및 기준전압을 생성하도록 구성된 전압 생성회로; 상기 고전압 및 상기 기준전압을 이용하여 일정한 전압 레벨로 레귤레이팅된 레귤레이팅 전압을 출력하도록 구성된 레귤레이터; 및 상기 복수개의 전압 생성 코드 들에 의해 결정되는 내부 저항값들에 따라 상기 레귤레이터의 출력 전압을 분배한 분배전압들을 각각 출력하도록 구성된 복수개의 전압 분배회로를 포함한다.

상기 복수개의 전압 분배회로 각각은, 상기 레귤레이터의 출력단과 접지노드 사이에 직렬로 연결되도록 구성된 제 1 내지 제 13 저항; 입력된 상기 전압 생성 코드에 포함되는 제 1 내지 제 4 디지털 비트 각각에 응답하여 상기 제 1 항과 제 2 저항의 접속점과, 제 3 저항과 제 4 저항의 접속점, 제5 저항과 제 6 저항의 접속점, 제 7 저항과 제8 저항의 접속점의 전압을 각각 전달하도록 구성된 제 1 내지 제 4 고전압 스위치; 및 상기 제 6 저항과 제 7 저항의 접속점, 제9저항과 제10저항의 접속점, 제 10 저항과 제 11 저항의 접속점 및 제 11 저항과 제 12 저항의 접속점과 접지노드 사이에 각각 연결되고, 각각의 게이트에 상기 전압 생성 코드에 포함되는 제 5 내지 제 8 디지털 비트가 입력되도록 구성된 제 1 내지 제 4 트랜지스터를 포함한다.

본 기술에 따른 멀티 레귤레이터 회로 및 이를 구비한 집적회로는, 레귤레이팅 기능을 하는 한 세트의 회로만으로 여러 개의 전압 레벨을 출력할 수 있어 회로 면적을 줄이고, 소모되는 전류량을 줄일 수 있다.

도 1은 실시 예에 따른 레귤레이터 회로를 나타낸다.
도 2는 본 발명의 실시 예에 따른 멀티 레귤레이터 회로를 사용하는 집적 회로를 나타낸다.
도 3a는 도2의 제 1 출력부의 상세회로도이다.
도 3b는 3a의 제1 고전압 스위치의 상세 회로도이다.
도 3c 및 도 3d는 제 1 디지털 코드가 입력되었을 때, 제 1 출력부의 회로를 나타낸다.
도 4는 도1 및 도2의 레귤레이터 회로에서 출력전압에 따른 전류의 크기를 시뮬레이션한 결과를 나타낸다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.

도 1은 실시 예에 따른 레귤레이터 회로를 나타낸다.

도 1을 참조하면, 레귤레이터 회로는 제 1 비교기(COM1), 제 1 내지 제 3 NMOS 트랜지스터(N1 내지 N3), 제 1 내지 제 3 저항(R1 내지 R3)을 포함한다.

제 1 비교기(COM1)는 반전단자(-)에 제 1 기준전압(VB1)이 입력되고, 비반전단자(+)에는 피드백 전압(V1)이 입력된다.

제 1 비교기(COM1)는 제 1 기준전압(VB1)의 전위가 피드백 전압(V1)의 전위보다 높으면 로우 레벨의 제어신호를 출력하고, 제 1 기준전압(VB1)의 전위가 피드백 전압(V1)의 전위보다 낮으면 하이 레벨의 제어신호를 출력한다.

제 1 비교기(COM1)의 제어신호는 제 1 NMOS 트랜지스터(N1)의 게이트로 입력된다.

제 2 저항(R2)과 제 1 및 제 2 NMOS 트랜지스터(N1, N2) 노드(K1)와 접지노드 사이에 직렬로 연결된다. 제 2 저항(R2)과 제 1 NMOS 트랜지스터(N1)의 접속점은 노드(K2)이다.

노드(K1)에는 고전압(VPP)이 입력된다. 그리고 노드(K2)는 제 3 NMOS 트랜지스터(N3)의 게이트와 연결된다. 그리고 제 2 NMOS 트랜지스터(N2)의 게이트에는 제 2 기준전압(VB2)이 입력된다.

제 3 NMOS 트랜지스터(N3)와 제 1 및 제 3 저항(R1, R3)은 노드(K1)와 접지노드 사이에 직렬로 연결된다. 제 3 NMOS 트랜지스터(N3)와 제 1 저항(R1)의 접속점은 노드(K3)이고, 제 1 저항(R1)과 제 3 저항(R3)의 접속점은 노드(K4)이다.

노드(K3)의 전압이 출력전압(VOUT1)이고, 노드(K4)의 전압이 피드백 전압(V1)이다.

제 1 저항(R1)은 디지털 코드(Digital code)에 의해서 저항값이 변경되는 가변저항이다. 상기 디지털 코드는 복수 비트(bit)로 구성된다. 따라서 노드(K4)의 전압인 피드백 전압(V1)은 노드(K3)의 전압인 출력전압(VOUT1)을 디지털 코드에 따라 결정되는 제 1 저항(R1)과 제 3 저항(R3)에 의해 분배한 전압이다.

노드(K3)의 전압은 고전압(VPP)을 제 3 트랜지스터(N3)에 의한 저항과, 제 1 및 제 3 저항(R1, R3)에 의해 분배한 전압이다.

상기한 레귤레이터 회로에서 디지털 코드에 의해서 제 1 저항(R1)의 크기가 결정되면, 피드백 전압(V1)의 크기도 정해진다.

이에 따라 제 1 비교기(COM1)가 출력하는 제어신호가 변경되면서 제 1 NMOS 트랜지스터(N1)의 턴온 또는 턴 오프를 제어한다.

그리고 제 1 트랜지스터(N1)의 턴온 또는 턴 오프에 따라서 제 3 NMOS 트랜지스터(N3)의 턴온 정도가 변경되어 노드(K3)의 전압, 즉 출력전압(VOUT1)이 결정된다. 그리고 결정된 출력전압(VOUT1)의 크기가 일정하게 유지된다.

앞서 설명한 바와 같이, 레귤레이터 회로는 한 세트의 디지털 코드에 따라서 하나의 출력전압(VOUT1)을 일정하게 제어한다.

따라서 반도체 메모리 장치와 같이 동시에 여러 개의 동작 전압을 사용하는 집적 회로에서는 필요한 동작 전압의 개수에 따라 레귤레이터 회로의 개수가 결정된다.

동시에 필요한 동작 전압의 개수가 많아질수록 필요한 레귤레이터 회로의 개수도 많아진다. 이에 따라 레귤레이터 회로들의 면적이 커진다. 전체 레귤레이터 회로들에서 소모되는 전류량도 증가된다.

따라서 다음의 실시 예와 같이 하나의 레귤레이팅 회로를 이용하여 여러 개의 출력전압을 출력하는 멀티 레귤레이터 회로를 사용할 수 있다.

도 2는 본 발명의 실시 예에 따른 멀티 레귤레이터 회로를 사용하는 집적 회로를 나타낸다.

도 2를 참조하면, 본 발명의 실시 예에 따른 집적회로(400)는 레귤레이터 회로부(100), 다중 출력부(200), 전압 생성회로(310), 제어회로(320), 및 내부회로(330)를 포함한다.

레귤레이터 회로(100)는 제 1 및 제 2 기준전압(VB1, VB2) 및 전압(VPP1)을 이용하여 일정하게 유지되는 레귤레이팅 전압(VPP2)을 출력한다.

다중 출력부(200)는 레귤레이팅 전압(VPP2)을 이용하여 제 1 및 제 2 출력전압(VOUT1, VOUT2)을 포함한 복수개의 출력전압들을 출력한다.

제어회로(320)는 전압 생성회로(310)와 내부회로(330)의 동작을 제어하기 위한 동작 제어신호를 출력한다. 또한 제어회로(320)는 내부회로(330)의 동작을 위해서 필요한 동작 전압에 따라 제 1 및 제 2 디지털 코드(Digital code1, Digital code2)를 포함한 여러 개의 디지털 코드를 출력한다. 각각의 디지털 코드는 복수개의 디지털 비트로 구성된다. 상기 동작 전압에 따른 디지털 코드들은 테이블 형식으로 제어회로(320)에 저장되어 있거나, 별도의 저장수단에 옵션 정보로서 저장되어 있고, 제어회로(320)는 이를 이용해서 필요한 동작 전압에 따른 디지털 코드를 출력한다.

그리고 각각의 디지털 코드에 따라서 다중 출력부(200)가 복수개의 출력전압을 출력한다.

전압 생성회로(310)는 제어회로(320)가 출력하는 동작 제어신호에 응답하여 제 1 및 제 2 기준전압(VB1, VB2) 및 전압(VPP1)을 생성한다. 그리고 내부 회로(330)는 복수개의 출력전압들과 제어회로(320)가 출력하는 동작 제어신호에 따라서 집적회로의 내부 동작을 수행한다.

레귤레이터 회로부(100)는 제 2 비교기(COM2)와 제 4 내지 제 6 저항(R4 내지 R6) 및 제 4 내지 제 6 NMOS 트랜지스터(N10 내지 N30)를 포함한다.

제 2 비교기(COM2)의 반전 단자(-)에는 제 1 기준전압(VB1)이 입력되고, 비반전 단자(+)에는 피드백 전압(V2)이 입력된다. 제 2 비교기(COM2)는 제 1 기준전압(VB1)의 전위가 피드백 전압(V2)의 전위보다 높으면 로우 레벨의 제어신호를 출력하고, 제 1 기준전압(VB1)의 전위가 피드백 전압(V2)의 전위보다 낮으면 하이 레벨의 제어신호를 출력한다.

제 2 비교기(COM2)가 출력하는 제어신호는 제 4 NMOS 트랜지스터(N4)의 게이트에 입력된다.

제 4 저항(R4)과 제 4 및 제 5 NMOS 트랜지스터(N4, N5)는 노드(K5)와 접지노드 사이에 직렬로 연결된다. 제 4 저항(R4)과 제 4 NMOS 트랜지스터(N4)의 접속점은 노드(K6)이다. 노드(K6)는 제 6 NMOS 트랜지스터(N6)의 게이트에 연결된다.

제 5 NMOS 트랜지스터(N5)의 게이트에는 제 2 기준전압(VB2)이 입력된다.

제 6 NMOS 트랜지스터(N6)와 제 5 및 제 6 저항(R5, R6)은 노드(K5)와 접지노드 사이에 직렬로 연결된다.

제 6 NMOS 트랜지스터(N6)와 제 5 저항(R5)의 접속점은 노드(K7)이고, 제 5 저항(R5)과 제 6 저항(R6)의 접속점은 노드(K8)이다.

노드(K7)에서 레귤레이팅 전압(VPP2)이 출력되고, 노드(K8)에서 피드백 전압(V2)이 출력된다. 레귤레이터 회로부(100)는 제 5 저항(R5)과 제 6 저항(R6)의 크기에 따라 일정하게 유지되는 레귤레이팅 전압(VPP2)을 출력한다.

그리고 다중 출력부(200)가 레귤레이팅 전압(VPP2)을 이용하여 복수개의 출력전압을 출력한다.

다중 출력부(200)는 제 1 및 제 2 출력부(210, 220)를 포함한 복수개의 출력부를 포함한다.

각각의 출력부는 제어회로(320)로부터 출력되는 디지털 코드들에 따라 각각의 출력전압을 출력한다. 각각의 출력부는 레귤레이팅 전압(VPP2)을 각 디지털 코드에 따라서 달라지는 저항을 이용해 분배한 분배전압을 출력전압으로 출력한다.

예를 들어, 제 1 출력부(210)는 제 1 디지털 코드에 따라 결정되는 전위를 갖는 제 1 출력전압(VOUT1)을 출력하고, 제 2 출력부(220)는 제 2 디지털 코드에 따라 결정되는 전위를 갖는 제 2 출력전압(VOUT2)을 출력한다.

다중 출력부(210)의 출력부들은 동일한 회로 구성을 가지며, 각각 디지털 코드에 따라 서로 다른 전위의 출력전압을 출력한다.

대표적으로 제 1 출력부(210)의 회로를 설명하면 다음과 같다.

도 3a는 도2의 제 1 출력부의 상세회로도이다.

도 3a에 도시된 제 1 출력부(210)는 제 1 디지털 코드가 8비트의 디지털 비트들을 포함하는 경우를 가정했을 때의 회로도이다. 이하 제 1 디지털 코드의 각 디지털 비트를 제 1 내지 제 8 디지털 비트(D<0> 내지 D<7>)로 표시하도록 한다.

도 3a를 참조하면, 제 1 출력부(210)는 제 1 내지 제 4 고전압 스위치(HVSW1 내지 HVSW4), 제 7 내지 제 19 저항(R7 내지 R19), 제 7 내지 제 10 NMOS 트랜지스터(N7 내지 N10)를 포함한다.

제 7 내지 제 19 저항(R7 내지 R19)은 레귤레이팅 전압(VPP2)이 제공되는 노드(K7)와 접지노드 사이에 직렬로 연결된다.

제 7 저항(R7)과 제 8 저항(R8)의 접속점은 노드(K9)이고, 제 9 저항(R9)과 제 10 저항(R10)의 접속점은 노드(K10)이다. 그리고 제 11 저항(R11)과 제 12 저항(R12)의 접속점은 노드(K11)이다.

제 12 저항(R12)과 제 13 저항(R13)의 접속점은 노드(K12)이고, 제 13 저항(R13)과 제 14 저항(R14)의 접속점은 노드(K13)이다. 그리고 제 15 저항(R15)과 제 16 저항(R16)의 접속점은 노드(K14)이다.

제 16 저항(R16)과 제 17 저항(R17)의 접속점은 노드(K15)이다.

제 7 내지 제 15 저항(R7 내지 R15)과 제 19 저항(R19)은 동일한 저항값을 는다. 그리고 제 17 및 제 18 저항(R17, R18)은 동일한 저항값을 가진다. 그리고 제 7 저항(R7)의 저항값은 제 17 저항(R17)의 저항값의 두 배이다. 즉, 제 7 내지 제 16 저항(R7 내지 R17)과 제 19 저항(R19)의 저항값이 각각 'K'라면, 제 17 또는 제 18 저항(R17, R18)의 저항값은 각각 'K/2'이다.

제 1 출력부(210)의 제 1 내지 제 4 고전압 스위치(HVSW1 내지 HVSW4)는 각각 제 1 내지 제 4 디지털 비트(D<0> 내지 D<3>)에 의해서 인에이블되고, 입력단(IN)으로 입력되는 전압을 출력단(OUT)으로 출력한다.

제 1 내지 제 4 고전압 스위치(HVSW1 내지 HVSW4)는 고전압 전달을 위한 여러 가지 스위치 회로를 적용할 수 있다. 대표적으로 이하 도 3b와 같이 구성될 수 있다. 도 3b에 대한 설명은 이후에 보다 상세히 설명하기로 한다.

한편, 제 5 내지 제 8 디지털 비트(D<4> 내지 D<7>)들은 각각 제 7 내지 제 10 NMOS 트랜지스터(N7 내지 N10)의 게이트에 입력된다.

상기 제 7 내지 제 10 NMOS 트랜지스터(N7 내지N10)은 제 1 출력부(210)의 접지노드 변경을 위한 회로(211)들이다. 상기 제 7 내지 제 10 NMOS 트랜지스터(N7 내지 N10)들 중 하나가 턴온 되고, 턴온되는 트랜지스터를 통해서 접지노드가 제공된다. 상기 제 1 내지 제 4 고전압 스위치(HVSW1 내지 HVSW4)와 함께 제 7 내지 제 10 NMOS 트랜지스터(N7 내지 N10; 211) 중 하나를 선택함으로써 출력하고자 하는 전압의 레벨을 제어할 수 있다.

제 7 NMOS 트랜지스터(N7)는 노드(K12)와 접지노드 사이에 연결되고, 제 8 NMOS 트랜지스터(N8)는 노드(K14)와 접지노드 사이에 연결된다. 제 9 NMOS 트랜지스터(N9)는 노드(K15)와 접지노드 사이에 연결된다.

그리고 제 10 NMOS 트랜지스터(N10)는 제 17 저항(R17)과 제 18 저항(R18)의 접속점과 접지노드 사이에 연결된다.

상기 제 1 내지 제 4 고전압 스위치(HVSW1 내지 HVSW4)들 중 제 1 고전압 스위치(HVSW1)에 대해서 상세히 설명하면 다음과 같다.

도 3b는 도3a의 제 1 고전압 스위치의 상세 회로도이다.

도 3b를 참조하면, 제 1 고전압 스위치(HVSS1)는 레벨 쉬프터(212)와 고전압용 트랜지스터(HSW)가 포함된다.

고전압용 트랜지스터(HSW)는 게이트에 입력되는 제어전압(Vc)에 응답하여 턴온되는 트랜지스터이다. 고전압용 트랜지스터(HSW)가 입력단(IN)으로 입력되는 전압을 전압 손실없이 출력단(OUT)으로 전달하기 위해서는 게이트에 입력되는 제어전압(Vc)의 전압레벨이 고전압, 예를 들어 전압(VPP1) 레벨 정도가 되어야 한다.

그러나 제 1 디지털 비트(D<0>)는 하이 레벨로 입력된다 하여도 전원전압 레벨 정도의 낮은 전압 레벨을 갖는다. 따라서 제 1 디지털 비트(D<0>)가 그대로 고전압용 트랜지스터(HSW)의 게이트로 입력된다면 입력단(IN)으로 입력되는 전압이 손실없이 출력단(OUT)으로 전달될 수 없다.

따라서 레벨 쉬프터(212)가 제 1 디지털 비트(D<0>)의 전압 레벨을 전압(VPP1)레벨로 변경시켜서 제어전압(Vc)으로 출력한다. 이에 따라 고전압용 트랜지스터(HSW)는 전압 손실없이 입력단(IN)으로 입력되는 전압을 출력단(OUT)으로 출력할 수 있다.

한편, 제 1 내지 제 8 디지털 비트(D<0> 내지 D<7>)가 "01000000"으로 입력되었다고 가정하고, 제 1 출력부(210)의 동작을 설명하면 다음과 같다.

제 1 내지 제 8 디지털 비트(D<0> 내지 D<7>)들 중에서 제 2 디지털 비트(D<1>)가 '1'값을 갖는다.

따라서 제 1 출력부(210)의 제 2 고전압 스위치(HVSW2)가 턴온 되고, 제 7 내지 제 9 NMOS 트랜지스터(N7 내지 N9)는 모두 턴 오프 상태가 된다. 이를 간략히 나타낸 도면이 도 3c이다.

도 3c 및 도 3d는 제 1 디지털 코드가 입력되었을 때, 제 1 출력부의 회로를 나타낸다.

도 3c를 참조하면, 제 1 출력부(210)의 제 2 고전압 스위치(HVSW2)가 턴온 되면, 제 7 내지 제 19 저항(R7 내지 R19)이 노드(K7)와 접지노드 사이에 직렬로 연결되고, 노드(K10)의 전압이 제 1 출력전압(VOUT1)이 된다.

따라서 다음의 수학식 1에 의해서 출력되는 전압의 크기가 정해진다.

수학식 1에 의해서 저항값 'K'가 1이고, 레귤레이팅 전압(VPP2)이 12V 이라고 가정할 때, 출력되는 전압은 약 9V가 된다.

또한, 제 1 내지 제 8 디지털 비트(D<0> 내지 D<7>)가 "01001000"으로 입력되면 제 2 고전압 스위치(HVSW2)가 턴온 되고, 제 7 NMOS 트랜지스터(N7)가 턴온 된다. 이때는 도 3d와 같이 회로가 구현된다.

이에 따라 다음의 수학식 2와 같이 제 1 출력전압(VOUT1)이 결정된다.

수학식 2에 의해서, 저항값 K 가 "1"이고, 레귤레이팅 전압(VPP2)이 12V 일 때, 출력전압은 6V가 된다.

제 2 고전압 스위치(HVSW2)를 통해서 출력되는 제 1 출력전압(VOUT1)은 제 4 내지 제 8 디지털 비트(D<4> 내지 D<7>)가 어떻게 입력되는가에 따라서 6V~9V 로 제어할 수 있다.

마찬가지로, 제 1 고전압 스위치(HVSW1)를 통해서 출력되는 제 1 출력 전압(VOUT1)은 제 5 내지 제 8 디지털 비트(D<4> 내지 D<7>)가 "0000"일 때 가장 크고, "1000"일 때 가장 작다. 제 1 고전압 스위치(HVSW1)를 통해서 출력되는 제1 출력전압(VOUT1)은 10~11V 로 제어할 수 있다.

제 3 고전압 스위치(HVSW3)를 통해서 출력되는 제 1 출력전압(VOUT1)은 제 5 내지 제 8 디지털 비트(D<4> 내지 D<7>)가 "0000"일 때 가장 크고, "1000"일 때 가장 작다. 제 3 고전압 스위치(HVSW3)를 통해서 출력되는 제 1 출력전압(VOUT1)은 2~7V로 제어할 수 있다.

제 4 고전압 스위치(HVSW4)를 통해서 출력되는 제 1 출력 전압(VOUT1)은 제 5 내지 제 8 디지털 비트(D<4> 내지 D<7>)가 "0000"일 때 가장 크고, "0100"일 때 가장 작다. 제 4 고전압 스위치(HVSW4)를 통해서 출력되는 제 1 출력전압(VOUT1)은 2.8V~5V로 제어할 수 있다.

상술한 바와 같이, 제 1 출력부(210)는 2.8V~11V까지의 다양한 전압 생성이 가능하다. 그러나 집적회로(400)에 적용되는 경우 일정한 전압 레벨 단위로 상승되는 전압을 생성하는 경우만이 사용되는 것이 일반적이다. 따라서 도2의 집적회로(400)의 제어회로(320)는 다음의 표1과 같은 8개 세트만을 출력한다.

상기 표1에 나타난 바와 같이, 제 1 고전압 스위치(HVSW1)를 턴온 시킬 때는, 제 5 내지 제 8 디지털 비트(D<4> 내지 D<7>)를 "0000" 또는 "1000"으로만 입력한다. 이에 따라 11V 또는 10V로 제 1 출력전압(VOUT1)을 설정할 수 있다.

그리고 제 2 고전압 스위치(HVSW2)를 턴온 시킬 때는, 제 5 내지 제 8 디지털 비트(D<4> 내지 D<7>)를 "0000" 또는 "0100"으로 입력한다. 이에 따라 제 1 출력전압(VOUT1)을 9V 또는 8V로 설정할 수 있다.

제 3 고전압 스위치(HVSW3)를 턴온 시킬 때는, 제 5 내지 제 8 디지털 비트(D<4> 내지 D<7>)를 "0000" 또는 "0010"으로 입력한다. 이에 따라 제 1 출력 전압(VOUT1)을 7V 또는 6V로 설정할 수 있다.

마지막으로 제 4 고전압 스위치(HVSW4)를 턴온 시킬 때는, 제 5 내지 제 8 디지털 비트(D<4> 내지 D<7>)를 "0000"또는 "0010"으로 입력한다. 이에 따라 제 1 출력전압(VOUT1)을 5V 또는 4V로 설정할 수 있다.

즉, 1V 전압 단위로 4V에서 11V까지 제 1 출력전압(VOUT1)을 설정할 수 있다.

한편, 상기의 제 1 출력부(210)에서 제 1 출력전압(VOUT1)을 출력하는 동안 소모되는 전류(I)의 크기를 살펴보면, 제 1 출력전압(VOUT1)이 가장 높은 레벨일 때 가장 작은 전류(Imin)가 흐르고, 제 1 출력전압(VOUT1)이 가장 낮은 레벨일 때 가장 큰 전류(Imax)가 흐른다.

전류의 크기는 상기 제 4 내지 제 8 디지털 비트(D<4> 내지 D<7>)를 어떻게 입력하느냐에 따라 달라진다. 상기 제 4 내지 제 8 디지털 비트(D<4> 내지 D<7>)에 의해서 제 1 출력부(210)의 그라운드(GND)가 변경된다. 즉, 무빙 그라운드(Moving Ground) 방식으로 전압 및 전류를 제어할 수 있다.

상기의 도 1과 같이 출력하기 위한 전압에 따라서 레귤레이터 회로를 구비해야 하는 경우의 소모되는 전류 소모량은 수학식 3과 같이 계산된다.

상기 비교기 전류는 도 1의 제 1 비교기(COM1)에서 소모하는 전류이고, 출력 드라이버 전류는 제 2 저항(R2)에서 소모되는 전류이다. 그리고 'N'은 필요한 레귤레이터 회로의 개수이다.

그러나 도 2와 같은 레귤레이터 회로를 구비하는 경우, 다음의 수학식 4와 같은 전류가 소모된다.

수학식 4에서 출력부 전류는 다중 출력부(200)의 각 출력부에서 소모하는 전류이다. 수학식 3 과 수학식 4를 비교하면, N 개의 출력전압이 필요한 경우 도 2와 같은 멀티 레귤레이터 회로에서 소모하는 전류가 도1의 레귤레이터 회로들에 비하여 줄어드는 것을 확인할 수 있다.

도 4는 도1 및 도2의 레귤레이터 회로에서 출력전압에 따른 전류의 크기를 시뮬레이션한 결과를 나타낸다.

상기의 도 4는 입력되는 전압(VPP1)이 13V 일 때 4V에서 10V 사이로 전압이 변경될 때의 전류를 시뮬레이션한 결과이다.

상기 도 1과 같이 여러 개의 레귤레이터 회로들을 이용하는 경우에 전류 크기(Imax_a, Imin_a)와 상기 도2와 같이 하나의 레귤레이터 회로에 다중 출력부(200)를 구비한 경우의 전류 크기(Imax_b, Imin_b)를 비교하면 도2의 레귤레이터 회로가 소모하는 전류가 확실히 작은 것을 확인할 수 있다.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

100 : 레귤레이터 회로부 200 : 다중 출력부
310 : 전압 생성회로 320 : 제어회로
330 : 내부회로 400 : 집적회로

Claims (9)

1. 입력전압을 일정한 전압 레벨로 레귤레이팅하여 출력하도록 구성된 레귤레이터; 및
   복수개의 전압 생성 코드 들에 의해 결정되는 내부 저항값들에 따라 상기 레귤레이터의 출력 전압을 분배한 분배전압들을 각각 출력하도록 구성된 복수개의 전압 분배회로를 포함하는 멀티 레귤레이팅 회로.
2. 제 1항에 있어서,
   상기 레귤레이터는,
   제어신호에 응답하여 상기 입력 전압을 출력단으로 전달하도록 구성된 전압 전달부;
   상기 레귤레이터의 출력 전압을 분배한 분배전압을 출력하도록 구성된 전압 분배부; 및
   기준전압과 상기 분배전압을 비교하고, 비교결과에 따라 상기 제어신호를 출력하도록 구성된 비교기를 포함하는 멀티 레귤레이팅 회로.
3. 제 1항에 있어서,
   상기 복수개의 전압 분배회로 각각은,
   상기 레귤레이터의 출력단과 접지노드 사이에 직렬로 연결되도록 구성된 복수개의 저항들;
   입력되는 상기 전압 생성 코드에 포함되는 적어도 하나의 디지털 비트에 의해 인에이블되고, 상기 저항들 각각의 접속점들 중 적어도 하나와 출력 노드를 연결하도록 구성된 적어도 하나의 고전압 스위치; 및
   상기 전압 생성 코드에 포함되고, 상기 고전압 스위치에 입력되는 디지털 비트가 아닌 적어도 하나 이상의 디지털 비트에 의해 턴온 되고, 상기 저항들 각각의 접속점들 중 상기 고전압 스위치가 연결되지 않은 적어도 하나의 접속점과 접지노드 사이에 연결되는 적어도 하나의 트랜지스터를 포함하는 멀티 레귤레이팅 회로.
4. 제 3항에 있어서,
   상기 복수개의 전압 분배회로 각각에 입력되는 상기 전압 생성 코드들은 각각 복수개의 디지털 비트를 포함하고, 각각의 전압 생성 코드는 서로 다른 것을 특징으로 하는 멀티 레귤레이팅 회로.
5. 내부 회로의 동작 제어를 위한 제어신호들과, 상기 내부회로에 제공할 전압레벨에 따라 결정되는 복수개의 전압 생성 코드를 출력하도록 구성된 제어부;
   상기 제어부로부터의 인에이블 신호에 응답하여 고전압 및 기준전압을 생성하도록 구성된 전압 생성회로;
   상기 고전압 및 상기 기준전압을 이용하여 일정한 전압 레벨로 레귤레이팅된 레귤레이팅 전압을 출력하도록 구성된 레귤레이터; 및
   상기 복수개의 전압 생성 코드 들에 의해 결정되는 내부 저항값들에 따라 상기 레귤레이터의 출력 전압을 분배한 분배전압들을 각각 출력하도록 구성된 복수개의 전압 분배회로를 포함하는 집적회로.
6. 제 5항에 있어서,
   상기 레귤레이터는,
   전달 제어신호에 응답하여 상기 고전압을 상기 레귤레이터의 출력단으로 전달하도록 구성된 전압 전달부;
   상기 레귤레이터의 출력단의 전압을 분배한 분배전압을 출력하도록 구성된 전압 분배부;
   상기 기준전압과 상기 분배전압을 비교하고, 비교결과에 따라 상기 전달 제어신호를 출력하도록 구성된 비교기를 포함하는 집적회로.
7. 제 5항에 있어서,
   상기 복수개의 전압 분배회로 각각은,
   상기 레귤레이터의 출력단과 접지노드 사이에 직렬로 연결되도록 구성된 복수개의 저항들;
   입력되는 상기 전압 생성 코드에 포함되는 적어도 하나의 디지털 비트에 의해 인에이블되고, 상기 저항들 각각의 접속점들 중 적어도 하나와 출력노드를 연결하도록 구성된 적어도 하나의 고전압 스위치; 및
   상기 전압 생성 코드에 포함되고 상기 고전압 스위치에 입력되는 디지털 비트가 아닌 적어도 하나 이상의 디지털 비트에 의해 턴온 되고, 상기 저항들 각각의 접속점들 중 상기 고전압 스위치가 연결되지 않은 적어도 하나의 접속점과 접지노드 사이에 연결되도록 구성된 적어도 하나의 트랜지스터를 포함하는 집적회로.
8. 제 5항에 있어서,
   상기 복수개의 전압 분배회로 각각은,
   상기 레귤레이터의 출력단과 접지노드 사이에 직렬로 연결되도록 구성된 제 1 내지 제 13 저항;
   입력된 상기 전압 생성 코드에 포함되는 제 1 내지 제 4 디지털 비트 각각에 응답하여 상기 제 1 항과 제 2 저항의 접속점과, 제 3 저항과 제 4 저항의 접속점, 제5 저항과 제 6 저항의 접속점, 제 7 저항과 제8 저항의 접속점의 전압을 각각 전달하도록 구성된 제 1 내지 제 4 고전압 스위치; 및
   상기 제 6 저항과 제 7 저항의 접속점, 제9저항과 제10저항의 접속점, 제 10 저항과 제 11 저항의 접속점 및 제 11 저항과 제 12 저항의 접속점과 접지노드 사이에 각각 연결되고, 각각의 게이트에 상기 전압 생성 코드에 포함되는 제 5 내지 제 8 디지털 비트가 입력되도록 구성된 제 1 내지 제 4 트랜지스터를 포함하는 집적회로.
9. 제 8항에 있어서,
   상기 제 1 내지 제 10 저항과 제13 저항은 각각 제 1 저항값을 갖고, 상기 제 11 저항과 제12 저항은 각각 제 2 저항값을 갖으며, 상기 제 2 저항값은 상기 제 1 저항값의 절반의 크기를 갖는 것을 특징으로 하는 집적회로.

Images