CN115568209A - 一种半导体结构及其制作方法 - Google Patents

一种半导体结构及其制作方法 Download PDF

Info

Publication number
CN115568209A
CN115568209A CN202110753746.XA CN202110753746A CN115568209A CN 115568209 A CN115568209 A CN 115568209A CN 202110753746 A CN202110753746 A CN 202110753746A CN 115568209 A CN115568209 A CN 115568209A
Authority
CN
China
Prior art keywords
upper electrode
capacitor
semiconductor structure
forming
fabricating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110753746.XA
Other languages
English (en)
Inventor
吴玉雷
杨彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110753746.XA priority Critical patent/CN115568209A/zh
Priority to PCT/CN2021/112198 priority patent/WO2023272889A1/zh
Priority to US17/457,809 priority patent/US20230006030A1/en
Publication of CN115568209A publication Critical patent/CN115568209A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供了一种半导体结构及其制作方法，其中，半导体结构的制作方法包括：在初始结构中形成电容柱；去除部分初始结构形成沟槽，沟槽暴露出电容柱的部分侧壁以及初始结构的衬底；形成介电层，介电层至少覆盖电容柱暴露的表面；形成第一上电极，第一上电极覆盖介电层的表面；形成第二上电极，第二上电极覆盖第一上电极的表面；其中，在电容柱轴向方向上，形成于沟槽内的第二上电极部分不连续，且第二上电极的不连续部分形成空气隙。本公开的半导体结构的制作方法，在电容柱之间形成空气隙，避免半导体结构漏电。

Description

一种半导体结构及其制作方法
技术领域
本公开涉及电子器件技术领域，尤其涉及一种半导体结构及其制作方法。
背景技术
DRAM(Dynamic random access memory，动态随机存取存储器)具有体积小、集成度高、功耗低的优点，且DRAM的数据读取速度比ROM(read-only memory，只读存储器)快。随着DRAM集成度提高，电容的特征尺寸和极板面积持续下降，在制备DRAM时需要选择厚度更薄、介电常数更高的介电材料，以提高电容密度。同时，还需要在保证足够大的电容值的要求下，进一步保证电容能有足够低的漏电流。
发明内容
为了解决上述技术问题，本公开提供了一种半导体结构及其制作方法。
根据本公开的一个方面，提供了一种半导体结构的制作方法，所述方法包括：
在初始结构中形成电容柱；
去除部分所述初始结构形成沟槽，所述沟槽暴露出所述电容柱的部分侧壁以及所述初始结构的衬底；
形成介电层，所述介电层至少覆盖所述电容柱暴露的表面；
形成第一上电极，所述第一上电极覆盖所述介电层的表面；
形成第二上电极，所述第二上电极覆盖所述第一上电极的表面；
其中，在所述电容柱轴向方向上，形成于所述沟槽内的所述第二上电极部分不连续，且所述第二上电极的不连续部分形成空气隙。
其中，所述第二上电极的不连续部分覆盖部分被所述沟槽暴露出的所述电容柱的侧壁，且被所述不连续部分覆盖的所述电容柱的侧壁上的所述第二上电极的厚度连续变化。
其中，所述形成第一上电极，包括：
通过第一工艺沉积以第一沉积速度在所述介电层上沉积第一材料，形成所述第一上电极。
其中，所述形成第二上电极，包括：
通过第二工艺以第二沉积速度在所述第一上电极上沉积第二材料，形成所述第二上电极。
其中，所述第二沉积速度大于所述第一沉积速度。
其中，所述第一材料和所述第二材料相同。
其中，所述在初始结构上形成多个电容柱，包括：
提供初始结构，所述初始结构包括衬底以及设置在所述衬底上的堆叠结构；
在所述堆叠结构上形成图案化掩膜层，所述图案化掩膜层具有开口；
根据所述图案化掩膜的开口去除部分所述堆叠结构形成电容孔，所述电容孔的底部暴露出所述衬底；
在所述电容孔中形成所述电容柱。
其中，所述堆叠结构包括牺牲层和支撑层；
所述去除部分所述初始结构形成沟槽，包括：
去除所述初始结构的所述牺牲层和部分所述支撑层，形成所述沟槽。
可选择地，所述牺牲层和所述支撑层形成于所述衬底上方，所述牺牲层和所述支撑层交替堆叠。
在形成所述第二上电极之后，还包括：对所述第二上电极进行退火处理。
在形成所述第二上电极后，还包括：
在所述第二上电极的表面形成第三上电极，所述第三上电极覆盖所述第二上电极暴露的外表面，第三上电极与所述第二上电极的材料相同或不同。
根据本公开的另一个方面，提供了一种半导体结构，包括：
衬底；
电容接触结构，位于所述衬底内；
电容柱，其底部与所述电容接触结构电连接；
沟槽，位于所述电容柱之间；
介电层，覆盖所述电容柱的表面，以及部分所述衬底；
第一上电极，覆盖所述介电层的表面；
第二上电极，覆盖所述第一上电极，所述第二上电极包括不连续部分，所述不连续部分位于所述沟槽内，所述不连续部分内部具有空气隙。
其中，在所述电容柱轴向方向上，覆盖在所述电容柱的侧壁上的所述第二上电极的所述不连续部分的厚度连续变化。
其中，在所述电容柱轴向方向上，覆盖在所述电容柱的侧壁上的所述第二上电极的所述不连续部分的厚度从中间向两端逐渐增大。
所述半导体结构还包括第三上电极，所述第三上电极覆盖所述第二上电极暴露的外表面。
其中，所述第一上电极和所述第二上电极的材料相同。
本公开的半导体结构的制作方法，在电容柱之间形成空气隙，减少填充到电容柱之间的掺杂层，能够避免半导体结构漏电。
附图说明
构成本公开的一部分的附图用来提供对本公开的进一步理解，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
图1是本公开示例性实施例中半导体结构的制作方法的流程图；
图2是本公开示例性实施例中半导体结构的制作方法的流程图；
图3是本公开示例性实施例中半导体结构的制作方法的流程图；
图4是本公开示例性实施例中半导体结构的制作方法的流程图；
图5是本公开示例性实施例中半导体结构的制作方法的流程图；
图6是本公开示例性实施例中半导体结构的制作方法的流程图；
图7是本公开示例性实施例中半导体结构的制作方法涉及到的初始结构的示意图；
图8是本公开示例性实施例中半导体结构的制作方法涉及到的在初始结构上形成图案化掩膜层的示意图；
图9是本公开示例性实施例中半导体结构的制作方法涉及到的根据图案化掩膜层去除初始结构形成电容孔的示意图；
图10是本公开示例性实施例中半导体结构的制作方法涉及到的在电容孔中沉积电容柱材料的示意图；
图11是本公开示例性实施例中半导体结构的制作方法涉及到的形成电容柱的示意图；
图12是本公开示例性实施例中半导体结构的制作方法涉及到的在初始结构上形成第一掩膜层的示意图；
图13是第一图形在堆叠结构和电容柱的顶面上的投影示意图；
图14是本公开示例性实施例中半导体结构的制作方法涉及到的根据第一图形去除第二支撑层的示意图，图14是图13的A-A截面的图；
图15是本公开示例性实施例中半导体结构的制作方法涉及到的去除第二牺牲层的示意图；
图16是本公开示例性实施例中半导体结构的制作方法涉及到的根据第一图形去除第一支撑层的示意图；
图17是本公开示例性实施例中半导体结构的制作方法涉及到的去除去除第一牺牲层的示意图；
图18是本公开示例性实施例中半导体结构的制作方法涉及到的形成介电层的示意图；
图19是本公开示例性实施例中半导体结构的制作方法涉及到的形成第一上电极的示意图；
图20是本公开示例性实施例中半导体结构的制作方法涉及到的形成第二上电极的示意图；
图21是本公开示例性实施例中半导体结构的制作方法涉及到的形成第三上电极的示意图；
图22是本公开示例性实施例中半导体结构的制作方法涉及到的后道处理的示意图。
附图说明：
100、初始结构；110、衬底；120、堆叠结构；111、电容接触结构；10、电容柱；130、第一掩膜层；131、第一图形；140、沟槽；20、介电层、30、第一上电极；40、第二上电极；41、空气隙；150、图案化掩膜层；151、开口；160、电容孔；121、牺牲层；121a、第一牺牲层；121b、第二牺牲层；122、支撑层；122a、第一支撑层；122b、第二支撑层；60、第三上电极。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征向量可以相互任意组合。
目前，电容器的制作方法为，在形成介电材料后，在介电材料上形成上电极，然后在上电极上形成硼掺杂层，增加电容器的导电性。由于硼粒子的半径较小，热制程过程加剧硼粒子渗透进入介电材料中，容易导致电容器漏电。
鉴于此，本公开提供了一种半导体结构的制作方法，在电容柱之间形成空气隙，减少填充到电容柱之间的硼掺杂层，同时降低了硼掺杂层中硼粒子密度，在热制程过程进入介电材料中的硼粒子的扩散总量显著降低，能够避免半导体结构漏电。
作为本公开的一个示例性实施例，本实施例提供了一种半导体结构的制作方法，如图1所示，本实施例中的制作方法包括：
S110：在初始结构中形成电容柱。
如图7所示，初始结构100包括衬底110以及设置在衬底110上的堆叠结构120，衬底中设置有电容接触结构111。请参照图11，电容柱10形成在堆叠结构120中，电容柱10与电容接触结构111连接，且电容柱10的顶面和堆叠结构120的顶面平齐。其中，衬底110中分布设置有多个电容接触结构111，可以在堆叠结构120中形成多个电容柱10，多个电容柱10分别与多个电容接触结构111对应连接。
衬底110为半导体衬底，包括含硅物质。衬底110可以包括硅衬底、硅锗衬底或SOI(silicon on insulator，绝缘体上硅)衬底。
其中，可以采用原子层沉积工艺(Atomic Layer Deposition，ALD)沉积电容柱10。电容柱10的材料包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(TitaniumNitride)，硅化钛(Titanium Silicide)，硅化镍(Titanium Silicide)，硅氮化钛(TiSixNy)等。
S120：去除部分初始结构形成沟槽，沟槽暴露出电容柱的部分侧壁以及初始结构的衬底。
如图12所示，在堆叠结构120上形成第一掩膜层130，在第一掩膜层130上定义第一图形131，第一图形131至少暴露出电容柱10的部分顶面。根据第一掩膜层130刻蚀去除全部或部分的堆叠结构120，暴露出衬底110的表面，停止刻蚀，如图17所示，得到沟槽140。沟槽140至少暴露出电容柱10的部分侧壁以及衬底110的表面。
S130：形成介电层，介电层至少覆盖电容柱暴露的表面。
参照图18所示，可以采用原子层沉积工艺(Atomic LayerDeposition，ALD)沉积介电层20。介电层20的材料为高介电材料(High-k)，高介电材料的介电常数大于二氧化硅的介电常数。在本实施例中，介电层的高介电材料可以包含稀土元素、Hf、Rh、Ba和Al中一种或两种以上组分的化合物。其中，高介电材料可以为二氧化铪(Hafnium(IV)oxide)，二氧化钛(TitaniumNitride)、氧化铝(aluminium oxide)、氧化镧(Lanthanum oxide)等。
S140：形成第一上电极，第一上电极覆盖介电层的表面。
参照图19所示，第一上电极30的材料包括金属氮化物及金属硅化物中的一种或两种所形成的化合物。在本实施例中，第一上电极30可以包括氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(Titanium Silicide)，硅氮化钛(TiSixNy)中的一种或两种。
S150：形成第二上电极，第二上电极覆盖第一上电极的表面。
参照图20所示，在电容柱10轴向方向上，形成于沟槽内的第二上电极40部分不连续，且第二上电极40的不连续部分形成空气隙41。
第二上电极40的材料包括金属氮化物及金属硅化物中的一种或两种所形成的化合物。本实施例中，第二上电极40可以包括氮化钛(Titanium Nitride)，硅化钛(TitaniumSilicide)，硅化镍(Titanium Silicide)，硅氮化钛(TiSixNy)中的一种或两种。
在本实施例中，第二上电极40的不连续部分覆盖部分被沟槽140暴露出的电容柱10的侧壁，且被不连续部分覆盖的电容柱10的侧壁上的第二上电极40的厚度连续变化。
本实施例的制作方法制作得到的半导体结构，如图20所示，在电容柱10轴向方向上，在沟槽140内形成空气隙41，且覆盖在电容柱10侧壁上的第二上电极40的厚度连续变化，也即，空气隙41为形成于第二上电极40内部的封闭式空气隙，本实施例制得的半导体结构硼掺杂层无法填充到相邻的电容柱10之间的空间中，减少硼粒子的沉积总量，在热制程过程进入介电材料中的硼粒子的扩散总量显著降低，能够避免半导体结构漏电。
作为本公开的一个示例性实施例，本实施例提供了一种半导体结构的制作方法，如图2所示，本实施例中的制作方法包括：
S210：在初始结构中形成电容柱。
S220：去除部分初始结构形成沟槽，沟槽暴露出电容柱的部分侧壁以及初始结构的衬底。
S230：形成介电层，介电层至少覆盖电容柱暴露的表面。
S240：通过第一工艺以第一沉积速度在介电层上沉积第一材料，形成第一上电极，第一上电极覆盖介电层的表面。
S250：形成第二上电极，第二上电极覆盖第一上电极的表面。
本实施例的步骤S210-S230、S250和上述实施例的步骤S110-S130、S250的实现方式相同，在此，不再赘述。
在本实施例的步骤S240中，形成第一上电极时，通过第一工艺沉积以第一沉积速度在介电层上沉积第一材料，形成第一上电极。
在本实施例中，第一工艺可以采用原子层沉积工艺(Atomic Layer Deposition，ALD)。第一材料可以包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(Titanium Silicide)，硅氮化钛(TiSixNy)。第一沉积速度小于
Figure BDA0003146439540000081
原子层沉积工艺能够精确控制沉积的第一上电极的厚度，本实施例中，在介电层上沉积的第一上电极的厚度为8nm。
本实施例采用原子层沉积工艺形成的第一上电极，在介电层上的覆盖的厚度均匀、表面均匀性高。
作为本公开的一个示例性实施例，本实施例提供了一种半导体结构的制作方法，如图3所示，本实施例中的制作方法包括：
S310：在初始结构中形成电容柱。
S320：去除部分初始结构形成沟槽，沟槽暴露出电容柱的部分侧壁以及初始结构的衬底。
S330：形成介电层，介电层至少覆盖电容柱暴露的表面。
S340：形成第一上电极，第一上电极覆盖介电层的表面。
S350：通过第二工艺以第二沉积速度在第一上电极上沉积第二材料，形成第二上电极，第二上电极覆盖第一上电极的表面。
本实施例的步骤S310、S330、S340和上述实施例的步骤S210、S230和S240的实现方式相同，在此，不再赘述。
本实施例的步骤S320中，如图7所示，堆叠结构120包括牺牲层121和支撑层122，去除部分初始结构100形成沟槽140。在形成沟槽140的过程中，去除初始结构100的牺牲层121和部分支撑层122，形成沟槽140。牺牲层121和支撑层122形成于衬底110上方，牺牲层121和支撑层122交替堆叠。本实施例中，通过刻蚀堆叠结构120形成电容柱10，堆叠结构120的牺牲层121和支撑层122的具体叠层数量和叠层高度根据待形成的电容柱10的高度进行设定。如图7所示，沿远离衬底方向，堆叠结构120包括第一牺牲层121a、第一支撑层122a、第二牺牲层121b和第二支撑层122b。
其中，第一牺牲层121a、第二牺牲层121b的材质包括氧化硅或BPSG(Boro-phospho-silicate Glass，硼磷硅玻璃)。第一牺牲层121a、第二牺牲层121b的材质中可以掺杂有硼或磷，第一支撑层122a、第二支撑层122b的材质包括氮化硅、氮氧化硅、碳氮化硅中的任意一种或任意两种以上的组合。
在本实施例的制作方法，形成沟槽140时，如图12所示，在堆叠结构120上形成第一掩膜层130，在第一掩膜层130上定义第一图形131。如图13所示，第一图形131至少暴露出电容柱10的部分顶面。如图14所示，并参照图13，根据第一掩膜层130的第一图形131干法或湿法刻蚀去除与第一图形131对应的第二支撑层122b，暴露出第二牺牲层121b。如图15所示，并参照图14，用酸液湿法去除全部的第二牺牲层121b，暴露出第一支撑层122a，第一掩膜层130的第一图形131转移到第一支撑层122a上。如图16所示，并参照图15，继续根据第一掩膜层130的第一图形131干法或湿法刻蚀去除与第一图形131对应的第一支撑层122a，暴露出第一牺牲层121a，用酸液湿法去除全部的第一牺牲层121a，如图17所示，得到沟槽140。
如图17所示，本实施例形成的沟槽140，由第一支撑层122a、第二支撑层122b、电容柱10的侧壁以及衬底的10顶面组成，在沉积第二上电极40时，氮化钛通过未被电容柱10的顶面遮挡的沟槽140的开口进入沟槽140中，氮化钛在第一支撑层122a、第二支撑层122b、电容柱10的侧壁以及衬底10的顶面的沉积速度不同，在第一上电极30上沉积形成第二上电极40。在沟槽140暴露出的电容柱10的部分侧壁上沉积的第二上电极40具有不连续部分，第二上电极40不连续的部分在沟槽140中形成空气隙41。保证本实施例的半导体结构，保证第二工艺沉积第二上电极40能够形成空气隙。
其中，第二工艺可以采用物理气相沉积工艺(Physical VaporDeposition，PVD)或化学气相沉积工艺(Chemical VaporDeposition，CVD)。第二材料可以包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，本实施例中的第二材料可以为氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(Titanium Silicide)，硅氮化钛(TiSixNy)。第二沉积速度可以为5-10nm/min。
其中，第二沉积速度大于步骤S340中的第一沉积速度，第二材料和第一材料相同。
在本实施例中，采用物理气相沉积工艺(Physical VaporDeposition，PVD)的过程的实现方式如下，以第二材料为氮化钛进行说明。可以采用溅镀(Sputter)或反应溅镀(Rerctive Spuutering)沉积氮化钛第二上电极。其中，溅镀沉积氮化钛，以氮化钛或金属钛作为靶材，将氮气解离为氮离子，氮离子撞击靶材将靶材上的金属撞击下来，沉积到第一上电极上沉积氮化钛形成第二上电极。其中，物理气相沉积工艺溅射原子多方向、多角度散射，阶梯覆盖率(Step Coverage)较低，在沟槽暴露出的电容柱的部分侧壁上沉积的第二上电极具有不连续部分，在沟槽中形成空气隙。
在其他可能的实施例中，采用化学气相沉积工艺(Chemical VaporDeposition，CVD)的实现过程如下，以第二材料为氮化钛进行说明。可以将半导体结构置于化学气相沉积腔室中，抽真空后，以TiCl4或Ti的金属化合物与NH3反应沉积氮化钛，在第一上电极上沉积形成第二上电极。在沟槽暴露出的电容柱的部分侧壁上沉积的第二上电极具有不连续部分，第二上电极不连续的部分在沟槽中形成空气隙。
本实施例利用物理气相沉积工艺和化学气相工艺，以更快的沉积速率沉积第二材料形成第二上电极，第二上电极覆盖在电容柱暴出的侧壁上的厚度存在不连续部分，不连续部分形成空气隙，解决了半导体结构漏电的问题，提高了半导体结构的电学性能与可靠性。
作为本公开的一个示例性实施例，本实施例提供了一种半导体结构的制作方法，如图4所示，本实施例中的制作方法包括：
S410：提供初始结构。
S420：在堆叠结构上形成图案化掩膜层，图案化掩膜层具有开口。
S430：根据图案化掩膜层的开口去除部分堆叠结构形成电容孔。
S440：在电容孔中形成电容柱。
本实施例步骤S410-步骤S440是上述实施例，步骤S310在初始结构中形成电容柱的步骤。
请参照图7，在形成电容柱10的过程中，首先提供初始结构100，初始结构100包括衬底110以及设置在衬底110上的堆叠结构120，衬底中设置有电容接触结构111。请参照图8，在堆叠结构120上形成图案化掩膜层150，图案化掩膜层150具有开口151，开口151对应电容接触结构111的位置设置。根据图案化掩膜层150的开口151去除部分堆叠结构120，直至暴露出电容接触结构111，形成电容孔160。如图9所示，电容孔160的底部暴露出电容接触结构111，在电容孔160中形成电容柱10，电容柱10与电容接触结构111连接。
如图11所示，并参照图9、图10，在电容孔160中形成电容柱10包括，在电容孔160以及堆叠结构120的顶面沉积电容柱材料，然后，采用干法刻蚀工艺去除位于堆叠结构120的顶面的电容柱材料，保留位于电容孔160中的电容柱材料作为电容柱10。
可以采用原子层沉积工艺(Atomic Layer Deposition，ALD)在电容孔160内沉积电容柱20，电容柱20的材料包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(TitaniumSilicide)，硅氮化钛(TiSixNy)，在本实施例中，电容柱10和第一上电极30和第二上电极40的材料相同，均为氮化钛。
作为本公开的一个示例性实施例，本实施例提供了一种半导体结构的制作方法，如图5所示，本实施例中的制作方法包括：
S510：在初始结构中形成电容柱。
S520：去除部分初始结构形成沟槽，沟槽暴露出电容柱的部分侧壁以及初始结构的衬底。
S530：形成介电层，介电层至少覆盖电容柱暴露的表面。
S540：形成第一上电极，第一上电极覆盖介电层的表面。
S550：形成第二上电极，第二上电极覆盖第一上电极的表面。
S560：对第二上电极进行退火处理。
其中，本实施例的步骤S540-S550和上述实施例的步骤S310-S350的实现方式相同，在此，不再赘述。
退火处理在氨气环境中进行。退火处理可以根据第二材料的种类在不同温度范围内下执行退火处理。例如，第二材料为氮化钛时在第一温度范围内进行快速退火，第一温度范围为400℃～500℃，退火处理的时间在1分钟以内。
本实施例中的第二上电极40通过采用物理气相沉积工艺(Physical VaporDeposition，PVD)或化学气相沉积工艺(Chemical VaporDeposition，CVD)以较快的第二沉积速度沉积而成，退火处理能够去除第二上电极的应力，去除气相沉积在第二上电极中掺杂的杂质，同时退火处理促进第二上电极中的金属原子扩散，进而填充了第二上电极在沉积过程产生的沉积空位，经退火处理后的第二上电极，提升了半导体结构的导电性和稳定性。
作为本公开的一个示例性实施例，本实施例提供了一种半导体结构的制作方法，如图6所示，本实施例中的制作方法包括：
S610：在初始结构中形成电容柱。
S620：去除部分初始结构形成沟槽，沟槽暴露出电容柱的部分侧壁以及初始结构的衬底。
S630：形成介电层，介电层至少覆盖电容柱暴露的表面。
S640：形成第一上电极，第一上电极覆盖介电层的表面。
S650：形成第二上电极，第二上电极覆盖第一上电极的表面。
S670：在第二上电极的表面形成第三上电极，第三上电极覆盖第二上电极暴露的外表面。
本实施例的步骤S610-S650和上述实施例的步骤S510-S220的实现方式相同，在此，不再赘述。
如图21所示，可以采用物理气相沉积工艺(Physical Vapor Deposition，PVD)或化学气相沉积工艺(Chemical VaporDeposition，CVD)沉积第三上电极60。第三上电极的材料可以包括金属及金属氮化物及金属硅化物中的一种或两种所形成的化合物，如金属钨(Tungsten)、氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(TitaniumSilicide)，硅氮化钛(TiSixNy)，其中，第三上电极60的材料可以和第一上电极30、第二上电极40的材料相同或不同。在本实施例中，第三上电极60的材料为钨。
本实施例的制作方法，在第二上电极上沉积第三上电极，第三上电极保护半导体结构同时增加半导体结构的导电性。并且以金属钨作为第三上电极的材料，代替硼掺杂层，从根源上解决了电容结构硼粒子渗透进入介电材料中，导致电容器漏电的问题。
其中，如图22所示，本实施例的制作方法还包括后道工序((back end of line，BEOL))，半导体结构经后道工序打线、贴片(Bonder)、FCB、球栅阵列封装(Ball GridArray，BGA)封装等处理。
本实施例的制作方法制得的半导体结构可以作为存储器件，存储器件可以用在DRAM(动态随机存储器)中。然而，也可以应用于SRAM(静态随机存储器)、快闪存储器、FeRAM(铁电随机存储器)、MRAM(磁性随机存储器)、PRAM(相变随机存储器)等。
作为本公开的一个示例性实施例，本实施例提供了一种半导体结构，如图20所示，包括衬底110和位于衬底110内的电容接触结构111，以及底部与电容接触结构111电连接的电容柱20，电容柱20之间具有沟槽140，本实施例的半导体结构还包括介电层20、第一上电极30和第二上电极40，其中，介电层20覆盖电容柱10的表面以及部分衬底110，第一上电极30覆盖介电层20的表面，第二上电极40覆盖第一上电极30。其中，第二上电极40包括不连续部分，不连续部分位于沟槽140内，不连续部分内部具有空气隙41。在电容柱10轴向方向上，覆盖在电容柱10的侧壁上的第二上电极40的不连续部分的厚度连续变化。
电容柱10之间形成空气隙41，能够减少填充到电容柱10之间的硼掺杂层，同时降低了硼掺杂层中硼粒子密度，在热制程过程进入介电层30的介电材料中的硼粒子的的扩散总量显著降低，能够避免半导体结构漏电。
作为本公开的一个示例性实施例，本实施例提供了一种半导体结构，本实施例中的半导体结构的大部分内容和上述实施例相同，区别之处在于，本实施例中，在电容柱10的轴向方向上，覆盖在电容柱10的侧壁上的第二上电极40的不连续部分的厚度从中间向两端逐渐增大。
作为本申请的一个实施例，本实施例半导体结构的大部分内容和上述实施例相同，区别之处在于，如图21所示，半导体结构还包括第三上电极60，第三上电极60覆盖第二上电极40暴露的外表面。
其中，第一上电极30和第二上电极40的材料相同。第三上电极60的材料和第二上电极40的材料相同或不同。
其中，第一上电极30和第二上电极40的材料为氮化钛，第三上电极的材料为金属钨。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
以上实施例仅用以说明本公开的技术方案而非限制，仅仅参照较佳实施例对本公开进行了详细说明。本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求范围当中。

Claims (16)

1.一种半导体结构的制作方法，其特征在于，所述方法包括：
在初始结构中形成电容柱；
去除部分所述初始结构形成沟槽，所述沟槽暴露出所述电容柱的部分侧壁以及所述初始结构的衬底；
形成介电层，所述介电层至少覆盖所述电容柱暴露的表面；
形成第一上电极，所述第一上电极覆盖所述介电层的表面；
形成第二上电极，所述第二上电极覆盖所述第一上电极的表面；
其中，在所述电容柱轴向方向上，形成于所述沟槽内的所述第二上电极部分不连续，且所述第二上电极的不连续部分形成空气隙。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第二上电极的不连续部分覆盖部分被所述沟槽暴露出的所述电容柱的侧壁，且被所述不连续部分覆盖的所述电容柱的侧壁上的所述第二上电极的厚度连续变化。
3.如权利要求2所述的半导体结构的制作方法，其特征在于，所述形成第一上电极，包括：
通过第一工艺沉积以第一沉积速度在所述介电层上沉积第一材料，形成所述第一上电极。
4.如权利要求3所述的半导体结构的制作方法，其特征在于，所述形成第二上电极，包括：
通过第二工艺以第二沉积速度在所述第一上电极上沉积第二材料，形成所述第二上电极。
5.如权利要求4所述的半导体结构的制作方法，其特征在于，所述第二沉积速度大于所述第一沉积速度。
6.如权利要求4所述的半导体结构的制作方法，其特征在于，所述第一材料和所述第二材料相同。
7.如权利要求1至6任一项所述的半导体结构的制作方法，其特征在于，所述在初始结构上形成多个电容柱，包括：
提供初始结构，所述初始结构包括衬底以及设置在所述衬底上的堆叠结构；
在所述堆叠结构上形成图案化掩膜层，所述图案化掩膜层具有开口；
根据所述图案化掩膜的开口去除部分所述堆叠结构形成电容孔，所述电容孔的底部暴露出所述衬底；
在所述电容孔中形成所述电容柱。
8.如权利要求7所述的半导体结构的制作方法，其特征在于，所述堆叠结构包括牺牲层和支撑层；
所述去除部分所述初始结构形成沟槽，包括：
去除所述初始结构的所述牺牲层和部分所述支撑层，形成所述沟槽。
9.如权利要求8所述的半导体结构的制作方法，其特征在于，所述牺牲层和所述支撑层形成于所述衬底上方，所述牺牲层和所述支撑层交替堆叠。
10.如权利要求1所述的半导体结构的制作方法，其特征在于，在形成所述第二上电极之后，还包括：对所述第二上电极进行退火处理。
11.如权利要求1所述的半导体结构的制作方法，其特征在于，在形成所述第二上电极后，还包括：
在所述第二上电极的表面形成第三上电极，所述第三上电极覆盖所述第二上电极暴露的外表面，第三上电极与所述第二上电极的材料相同或不同。
12.一种半导体结构，其特征在于，包括：
衬底；
电容接触结构，位于所述衬底内；
电容柱，其底部与所述电容接触结构电连接；
沟槽，位于所述电容柱之间；
介电层，覆盖所述电容柱的表面，以及部分所述衬底；
第一上电极，覆盖所述介电层的表面；
第二上电极，覆盖所述第一上电极，所述第二上电极包括不连续部分，所述不连续部分位于所述沟槽内，所述不连续部分内部具有空气隙。
13.如权利要求12所述的半导体结构，其特征在于，在所述电容柱轴向方向上，覆盖在所述电容柱的侧壁上的所述第二上电极的所述不连续部分的厚度连续变化。
14.如权利要求13所述的半导体结构，其特征在于，在所述电容柱轴向方向上，覆盖在所述电容柱的侧壁上的所述第二上电极的所述不连续部分的厚度从中间向两端逐渐增大。
15.如权利要求12所述的半导体结构，其特征在于，所述半导体结构还包括第三上电极，所述第三上电极覆盖所述第二上电极暴露的外表面。
16.如权利要求12所述的半导体结构，其特征在于，所述第一上电极和所述第二上电极的材料相同。
CN202110753746.XA 2021-07-02 2021-07-02 一种半导体结构及其制作方法 Pending CN115568209A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110753746.XA CN115568209A (zh) 2021-07-02 2021-07-02 一种半导体结构及其制作方法
PCT/CN2021/112198 WO2023272889A1 (zh) 2021-07-02 2021-08-12 半导体结构及其制作方法
US17/457,809 US20230006030A1 (en) 2021-07-02 2021-12-06 Semiconductor structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110753746.XA CN115568209A (zh) 2021-07-02 2021-07-02 一种半导体结构及其制作方法

Publications (1)

Publication Number Publication Date
CN115568209A true CN115568209A (zh) 2023-01-03

Family

ID=84692419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110753746.XA Pending CN115568209A (zh) 2021-07-02 2021-07-02 一种半导体结构及其制作方法

Country Status (3)

Country Link
US (1) US20230006030A1 (zh)
CN (1) CN115568209A (zh)
WO (1) WO2023272889A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067385B2 (en) * 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
CN108155152B (zh) * 2017-12-19 2019-09-06 长鑫存储技术有限公司 导体结构、电容器阵列结构及制备方法
CN107968044B (zh) * 2017-12-19 2024-02-09 长鑫存储技术有限公司 电容器阵列结构、半导体存储器及制备方法
CN110504283A (zh) * 2018-05-17 2019-11-26 长鑫存储技术有限公司 柱状电容器阵列结构及制备方法
CN110504284A (zh) * 2018-05-17 2019-11-26 长鑫存储技术有限公司 柱状电容器阵列结构及制备方法

Also Published As

Publication number Publication date
US20230006030A1 (en) 2023-01-05
WO2023272889A1 (zh) 2023-01-05

Similar Documents

Publication Publication Date Title
US11711924B2 (en) Methods of forming structures containing leaker-devices and memory configurations incorporating leaker-devices
US7667258B2 (en) Double-sided container capacitors using a sacrificial layer
US7109115B2 (en) Methods of providing ohmic contact
KR100188798B1 (ko) 마이크로-트렌치 기억 커패시터 제조방법
US6372574B1 (en) Method of forming a capacitor container electrode and method of patterning a metal layer by selectively silicizing the electrode or metal layer and removing the silicized portion
US20230055202A1 (en) Semiconductor structure and method for manufacturing same
CN111834529A (zh) 一种电容结构、半导体器件以及电容结构制备方法
CN114530419A (zh) 存储器的形成方法及存储器
CN115241372A (zh) 存储器件、半导体结构及其形成方法
KR19980071626A (ko) 반도체 장치용 커패시터의 제조방법
US6346455B1 (en) Method to form a corrugated structure for enhanced capacitance
JP2672936B2 (ja) 半導体メモリセルの製造方法並に半導体メモリセルのキャパシタ製造方法
CN115568209A (zh) 一种半导体结构及其制作方法
US7224015B1 (en) Method for making a stack of capacitors, in particular for dynamic random access memory [DRAM]
KR20000044884A (ko) 반도체 소자의 캐패시터 형성 방법
TW409410B (en) Manufacture method of crown type capacitor in DRAM cell
US6124166A (en) Method of forming a lower electrode of a capacitor in a DRAM cell
JPH04218954A (ja) 半導体集積回路装置及びその製造方法
KR100329746B1 (ko) 캐패시터의 하부전극 형성 방법
CN116133365A (zh) 半导体结构的形成方法及半导体结构
KR20000023169A (ko) 핀-스택 원리에 따라 고-ε-유전체 또는 강유전체를포함하는 커패시터 및 그 제조 방법
CN115589719A (zh) 半导体结构及其制作方法
KR20050002381A (ko) 반도체 메모리 장치의 캐패시터 제조 방법
KR20000044599A (ko) 반도체 소자의 하부전극 형성 방법
KR20000027800A (ko) 반도체소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination