CN115567185A - 一种基于通用计算机的码元同步解调方法及系统 - Google Patents

Abstract

本发明涉及码元同步技术领域，公开了一种基于通用计算机的码元同步解调方法及系统，该码元同步解调方法，将基带信号转换为比特流的数组输入到通用计算机中，将本地同步码也按比特流的形式存入数组，基带信号每个比特形成的N位数据与本地同步码每个比特形成的N位数据做相关，实现码元同步解调。本发明解决了现有技术存在的计算量大、耗时长等问题。

Description

一种基于通用计算机的码元同步解调方法及系统

技术领域

本发明涉及码元同步技术领域，具体是一种基于通用计算机的码元同步解调方法及系统。

背景技术

近年来，我国移动通信业务迅猛发展，深入到社会生活的方方面面，而调制解调技术是移动通信系统中提高通信质量的关键技术。调制是为了使信号特性与信道特性相匹配，解调则是在接收机端将信息从载波上分离出来。码元同步解调则是为了保证正确检测和判决所接收的码元，接收端根据码元同步脉冲或同步信息保证与发射端同步工作的技术。

随着对通信的要求越来越多，目前所使用的的调制技术也越来越多。例如常用的如振幅键控调制(ASK)、频移键控调制(FSK)、相移键控调制(PSK)等；还有一些改进的、现代的、特殊的调制方式如QAM、MSK、GMSK、OFDM等。为了在调制解调器中兼容多种调制方式，若采用硬件实现，则硬件复杂度高，且后期更改的难度大。研究者们提出基于软件实现多种调制方式，则可以使用一个通用计算机平台，将不同的调制方式做成软件模块，使用时调取相应的模块即可。后期想要添加新的调制方式，只需要将新的调制方式做成软件模块即可，有很大的灵活性。

而码元同步技术作为解调的核心技术之一，其计算复杂高，耗时长，在硬件上并行处理可以克服这些缺点，然而，目前计算机的CPU都是串行执行指令，这些缺点就全部暴露出来。因此，计算机软件若使用传统的处理流程来实现码元同步技术，计算量大，耗时长。

发明内容

为克服现有技术的不足，本发明提供了一种基于通用计算机的码元同步解调方法及系统，解决现有技术存在的计算量大、耗时长等问题。

本发明解决上述问题所采用的技术方案是：

一种基于通用计算机的码元同步解调方法，将基带信号转换为比特流的数组输入到通用计算机中，将本地同步码也按比特流的形式存入数组，基带信号每个比特形成的N位数据与本地同步码每个比特形成的N位数据做相关，实现码元同步解调；其中，N≥2且N为整数。

作为一种优选的技术方案，利用包括比较器的相关模块对基带信号每个比特形成的N位数据与本地同步码每个比特形成的N位数据做相关。

作为一种优选的技术方案，通用计算机使用多线程并行处理做相关。

作为一种优选的技术方案，包括以下步骤：

S1，数据转换：通用计算机接收基带数据，解析协议后得到字节数据，将字节数据转换成比特数据，以数据的形式作为后续处理的数据源，然后进入步骤S2；

S2，移位寄存：定义一个长度为N的数组作为移位寄存器，从数据源中依次取N比特的数据缓存到移位寄存器中，进入步骤S3；

S3，相关：定义一个长度为N的数组缓存N比特的本地同步码，将移位寄存器中的N个数据与N个本地同步码做相关，完成相关后进入步骤S4；

S4，累加：将相关中得到的N个值进行累加，然后进入步骤S5；

S5，判决：将累加的值与设定的阈值作比较，若累积值≥阈值，则同步成功，码元同步结束；若累积值＜阈值，则同步失败，然后进入步骤S6；

S6，判断：判断数据源中的数据是否已经全部取出，若还有数据，则将步骤S2中的移位寄存器数组中的数据前移一位，从数据源的剩余数据中取一位数据缓存到移位寄存器的第N位数据的位置，构成新的N位移位寄存器数据，如此重复直至数据源的剩余数据全部缓存到移位寄存器，然后进入步骤S3；若数据源中的数据已经完全取出，则此次收到的数据均为无用信息，同步失败，然后返回步骤S1等待下一包数据。

作为一种优选的技术方案，步骤S1中，通用计算机通过万兆以太网接收基带数据。

作为一种优选的技术方案，步骤S3中，通用计算机使用M个线程同时做相关；其中，M≥2且M为整数，N/M为整数。

作为一种优选的技术方案，步骤S3包括以下步骤：

S31，第一次做相关时，取本地同步码的第1至M个码元依次写入M个比较器中，取移位寄存器数组中的第1至M个数据依次写入M个比较器中，同一时间得到M个比较值；

S32，取本地同步码的第k×M+1至k×M+M个码元依次写入M个比较器中，取移位寄存器数组中的第k×M+1至k×M+M个数据依次写入M个比较器中，同一时间得到M个比较值；其中，k≥1且k为整数；

S33，直到移位寄存器数组中的N个数据与N个本地同步码全部完成相关，最后得到N个比较值。

作为一种优选的技术方案，步骤S4中，通过MATLAB工具模拟信号传输的过程，统计接收到的信号经过相关和累加后的相关值的分布情况，根据分布情况设定阈值。

作为一种优选的技术方案，步骤S4中，阈值≠N。

一种基于通用计算机的码元同步解调系统，用于实现所述的一种基于通用计算机的码元同步解调方法，包括依次相连的以下模块：

数据转换模块：用以，通用计算机接收基带数据，解析协议后得到字节数据，将字节数据转换成比特数据，以数据的形式作为后续处理的数据源；

移位寄存模块：用以，定义一个长度为N的数组作为移位寄存器，从数据源中依次取N比特的数据缓存到移位寄存器中；

相关模块：用以，定义一个长度为N的数组缓存N比特的本地同步码，将移位寄存器中的N个数据与N个本地同步码做相关；

累加模块：用以，将相关中得到的N个值进行累加；

判决模块：用以，将累加的值与设定的阈值作比较，若累积值≥阈值，则同步成功，码元同步结束；若累积值＜阈值，则同步失败；

判断模块：用以，判断数据源中的数据是否已经全部取出，若还有数据，则将移位寄存器数组中的数据前移一位，从数据源的剩余数据中取一位数据缓存到移位寄存器的第N位数据的位置，构成新的N位移位寄存器数据，如此重复直至数据源的剩余数据全部缓存到移位寄存器；若数据源中的数据已经完全取出，则此次收到的数据均为无用信息，同步失败；

数据转换模块还与判断模块相连。

本发明相比于现有技术，具有以下有益效果：

（1）本发明将字节数据转为比特流数组来处理数据的理念，方便后续模块的使用；

（2）本发明使用移位寄存器数组来实现比特数据的缓存，做相关是需要对每个比特形成的N位数据与本地同步码做相关，使用移位寄存器数据数组可以很方便构造新的N位数据；

（3）本发明机使用多线程并行处理的相关算法，可以节约计算时间；使用比较器替代做相关时传统的乘法器，可以节约计算复杂度。

附图说明

图1为本发明所述的一种基于通用计算机的码元同步解调方法的步骤示意图；

图2为本发明所述的一种基于通用计算机的码元同步解调系统的结构示意图；

图3为本发明码元同步处理流程图；

图4为M个比较器的组成框图。

具体实施方式

下面结合实施例及附图，对本发明作进一步的详细说明，但本发明的实施方式不限于此。

实施例1

如图1至图4所示，本发明描述了一种基于通用计算机的码元同步解调方法，解决了现有计算机软件使用传统的处理流程实现码元同步技术时间长，计算量大的问题。该方法首先通过万兆以太网接口获取一包基带信号，将字节数据转换为比特流的数组输入到计算机中，将本地同步码也按比特流的形式存入数组。假设同步码的长度为N，判决阈值为A，首先从数据中取出N个数据放入移位寄存器数组，然后与N个本地同步码依次作相关，再将相关的结果输入加法器中相加得到结果，与判决模块中的阈值A相比较，若大于A，则码元同步成功，若不大于A，则从数据源中取一个数据放入移位寄存器数组的高位，将移位寄存器数组的低位移出得到新的N个数据，然后与N个本地同步码作相关，以此类推，直到码元同步成功，则码元同步结束，进入后续处理过程。

传统的计算机处理流程在N个数据与本地同步码做相关时采用的是乘法，则每移一个数据需要依次进行N次乘法，N-1次加法，一次相关的时间。因为本发明的输入信号已经处理为比特流数据，只能出现0和1两种，故选择使用比较器替代乘法器，可节约计算机的计算时间。其次，本发明还提出使用同步线程，根据计算机的性能使用M个线程做比较器，N/M为整数，将本地同步码和N个数据均按照1~M，M+1~2M，......，N-M~N依次存入M个线程的比较器中，则每一次可同时做M个数据的相关，将得到的M个比较值送入加法器中，当N个数据全部相关完成后将加法器得到的数据与判决模块的阈值A作比较，若不大于A，比较器一端的本地同步码不变，将新的N个数据依次送入比较器中，然后依次计算；若大于A，则码元同步成功，码元同步模块结束，进入下一个解调模块。本发明每移一个数据需要依次进行N/M次相关，N-1次加法，一次相关的时间，相比于传统的计算机处理流程节约了时间，M越大，节约的时间越多，且使用比较器替换乘法器，减小了计算机的计算复杂度。

本发明中所述的一种基于通用计算机的码元同步解调系统，其核心分为数据转换模块、移位寄存模块（移位寄存器）、相关模块、累加模块（累加器）、判决模块（判决器）、判断模块六个部分。

1.数据转换模块：

计算机通过万兆以太网线接收基带数据，以太网数据包是字节数据，本发明中数据转换模块则是将字节数据处理为比特流数据，生成以比特组成的数组，方便后续数据的处理。

2.移位寄存模块：

码元同步技术中需要对每个时刻的N位数据与本地同步码做相关，故本发明中移位寄存模块则首先定义一个长度为N的数组，取N个数据存入数组中与N个本地同步码做一次相关，当第一次码元同步未成功时，移除数组中的数据1，保留数组中2~N个数据，从数据源中取第N+1位数据存入移位寄存器数组中数据N的后面，此时由2~N+1构成N个数据与N个本地同步码做相关，若码元同步未成功则继续执行上述操作，直到同步成功则结束码元同步。

3.相关模块：

码元同步技术中数据与本地同步码做相关，本发明使用比较器实现相关。本发明中计算机使用M个线程同时做相关，N/M为整数。第一次做相关时，取本地同步码的1~M个码元依次写入M个比较器中，取移位寄存器数组中的1~M个数据依次写入M个比较器中，同一时间得到M个比较值；然后取本地同步码的M+1~2M个码元依次写入M个比较器中，取移位寄存器数组中的M+1~2M个数据依次写入M个比较器中，同一时间得到M个比较值；以此类推，直到移位寄存器数组中的N个数据与N个本地同步码全部完成相关。使用多线程处理，原本需要N次的计算时间，本发明只需要N/M次的计算时间，M越大，本发明需要的时间越少。

4.累加模块：

本发明中累加模块的作用是将相关模块输出的数据做累加，相关模块是对N个数据与N个本地同步码分别做相关，则输出的相关值有N个，对N个数据做累积则需要做N-1次加法运算。

5.判决模块：

本发明中判决模块的功能是验证加法器的输出是否达到阈值，达到阈值则判定为码元同步成功，未达到阈值则视为失败，该模块的关键点在于阈值的设定。当N个数据与N个本地同步码完全相同时，此时累加模块的输出为N，但是信号在传输过程中会受到噪声的干扰、传输距离长或功率小造成的信号的误判等，这些都会导致接收到的信号有误差，因此阈值不能设置为N。可以通过MATLAB工具模拟信号传输的过程，在模拟信道条件与实际传输信道条件相似或更差的情况下，统计接收端接收到的信号经过相关和累加模块后的相关值的分布情况，根据此分布情况设定阈值。

6.判断模块：

判断数据源中的数据是否已经全部取出，若还有数据，则将步骤S2中的移位寄存器数组中的第一位数据移出，从数据源中依次取1比特数据缓存到移位寄存器的第N位数据的位置，构成新的N位移位寄存器数据，然后进入步骤S3；若数据源中的数据已经完全取出，则此次收到的数据均为无用信息，同步失败，进入步骤S1等待下一包数据。

本发明在计算机中实现码元同步解调，为了减小码元同步的计算量，提高码元同步的速度，提出一种基于通用计算机的码元同步解调方法，减少相关模块的计算量。

实施例2

如图1至图4所示，作为实施例1的进一步优化，在实施例1的基础上，本实施例还包括以下技术特征：

本发明实现步骤如下：

步骤S1：计算机通过万兆以太网线接收基带数据，解析协议后得到纯数据，使用字节转比特的相关函数，将字节数据转换成比特数据，以数据的形式作为后续处理的数据源。

步骤S2：定义一个长度为N的数组作为移位寄存器，从数据源中依次取N比特的数据缓存到移位寄存器中，进入步骤S3。

步骤S3：定义一个长度为N的数组缓存N比特的本地同步码，将移位寄存器中的N个数据与N个本地同步码做相关，本发明中计算机使用M个线程同时做相关，N/M为整数。第一次做相关时，取本地同步码的1~M个码元依次写入M个比较器中，取移位寄存器数组中的1~M个数据依次写入M个比较器中，同一时间得到M个比较值；然后取本地同步码的M+1~2M个码元依次写入M个比较器中，取移位寄存器数组中的M+1~2M个数据依次写入M个比较器中，同一时间得到M个比较值；以此类推，直到移位寄存器数组中的N个数据与N个本地同步码全部完成相关，最后得到N个比较值，完成相关后进入步骤S4。

步骤S4：将相关中得到的N个值进行累加，进入步骤S5。

步骤S5：将累加的值与判决模块中的阈值作比较，若累积值≥阈值，则同步成功，码元同步结束；若累积值＜阈值，则同步失败，进入步骤S6。

步骤S6：判断数据源中的数据是否已经全部取出，若还有数据，则将步骤S2中的移位寄存器数组中的第一位数据移出，从数据源中依次取1比特（即1位）数据缓存到移位寄存器的第N位数据的位置，构成新的N位移位寄存器数据，然后进入步骤S3；若数据源中的数据已经完全取出，则此次收到的数据均为无用信息，同步失败，进入步骤S1等待下一包数据。

如上所述，可较好地实现本发明。

本说明书中所有实施例公开的所有特征，或隐含公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合和/或扩展、替换。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，依据本发明的技术实质，在本发明的精神和原则之内，对以上实施例所作的任何简单的修改、等同替换与改进等，均仍属于本发明技术方案的保护范围之内。

Claims (10)

1.一种基于通用计算机的码元同步解调方法，其特征在于，将基带信号转换为比特流的数组输入到通用计算机中，将本地同步码也按比特流的形式存入数组，基带信号每个比特形成的N位数据与本地同步码每个比特形成的N位数据做相关，实现码元同步解调；其中，N≥2且N为整数。

2.根据权利要求1所述的一种基于通用计算机的码元同步解调方法，其特征在于，利用包括比较器的相关模块对基带信号每个比特形成的N位数据与本地同步码每个比特形成的N位数据做相关。

3.根据权利要求2所述的一种基于通用计算机的码元同步解调方法，其特征在于，通用计算机使用多线程并行处理做相关。

4.根据权利要求1至3任一项所述的一种基于通用计算机的码元同步解调方法，其特征在于，包括以下步骤：

S1，数据转换：通用计算机接收基带数据，解析协议后得到字节数据，将字节数据转换成比特数据，以数据的形式作为后续处理的数据源，然后进入步骤S2；

S2，移位寄存：定义一个长度为N的数组作为移位寄存器，从数据源中依次取N比特的数据缓存到移位寄存器中，进入步骤S3；

S3，相关：定义一个长度为N的数组缓存N比特的本地同步码，将移位寄存器中的N个数据与N个本地同步码做相关，完成相关后进入步骤S4；

S4，累加：将相关中得到的N个值进行累加，然后进入步骤S5；

S5，判决：将累加的值与设定的阈值作比较，若累积值≥阈值，则同步成功，码元同步结束；若累积值＜阈值，则同步失败，然后进入步骤S6；

S6，判断：判断数据源中的数据是否已经全部取出，若还有数据，则将步骤S2中的移位寄存器数组中的数据前移一位，从数据源的剩余数据中取一位数据缓存到移位寄存器的第N位数据的位置，构成新的N位移位寄存器数据，如此重复直至数据源的剩余数据全部缓存到移位寄存器，然后进入步骤S3；若数据源中的数据已经完全取出，则此次收到的数据均为无用信息，同步失败，然后返回步骤S1等待下一包数据。

5.根据权利要求4所述的一种基于通用计算机的码元同步解调方法，其特征在于，步骤S1中，通用计算机通过万兆以太网接收基带数据。

6.根据权利要求5所述的一种基于通用计算机的码元同步解调方法，其特征在于，步骤S3中，通用计算机使用M个线程同时做相关；其中，M≥2且M为整数，N/M为整数。

7.根据权利要求6所述的一种基于通用计算机的码元同步解调方法，其特征在于，步骤S3包括以下步骤：

S31，第一次做相关时，取本地同步码的第1至M个码元依次写入M个比较器中，取移位寄存器数组中的第1至M个数据依次写入M个比较器中，同一时间得到M个比较值；

S32，取本地同步码的第k×M+1至k×M+M个码元依次写入M个比较器中，取移位寄存器数组中的第k×M+1至k×M+M个数据依次写入M个比较器中，同一时间得到M个比较值；其中，k≥1且k为整数；

S33，直到移位寄存器数组中的N个数据与N个本地同步码全部完成相关，最后得到N个比较值。

8.根据权利要求7所述的一种基于通用计算机的码元同步解调方法，其特征在于，步骤S4中，通过MATLAB工具模拟信号传输的过程，统计接收到的信号经过相关和累加后的相关值的分布情况，根据分布情况设定阈值。

9.根据权利要求8所述的一种基于通用计算机的码元同步解调方法，其特征在于，步骤S4中，阈值≠N。

10.一种基于通用计算机的码元同步解调系统，其特征在于，用于实现权利要求1至9任一项所述的一种基于通用计算机的码元同步解调方法，包括依次相连的以下模块：

数据转换模块：用以，通用计算机接收基带数据，解析协议后得到字节数据，将字节数据转换成比特数据，以数据的形式作为后续处理的数据源；

移位寄存模块：用以，定义一个长度为N的数组作为移位寄存器，从数据源中依次取N比特的数据缓存到移位寄存器中；

相关模块：用以，定义一个长度为N的数组缓存N比特的本地同步码，将移位寄存器中的N个数据与N个本地同步码做相关；

累加模块：用以，将相关中得到的N个值进行累加；

判决模块：用以，将累加的值与设定的阈值作比较，若累积值≥阈值，则同步成功，码元同步结束；若累积值＜阈值，则同步失败；

判断模块：用以，判断数据源中的数据是否已经全部取出，若还有数据，则将移位寄存器数组中的数据前移一位，从数据源的剩余数据中取一位数据缓存到移位寄存器的第N位数据的位置，构成新的N位移位寄存器数据，如此重复直至数据源的剩余数据全部缓存到移位寄存器；若数据源中的数据已经完全取出，则此次收到的数据均为无用信息，同步失败；

数据转换模块还与判断模块相连。

Images