CN102148777B - 用于一蓝牙接收器的简化撷取装置及方法 - Google Patents

Abstract

本发明提供了一种用于一蓝牙接收器的简化撷取装置及方法。其中，所述用于一蓝牙接收器的简化撷取装置包含：一相位微分器；复数个基本结构单元；复数个1-位元开关；以及一相关运算方程式。一简化撷取电路设计的特征为具有被存取码和增强数据传输速率同步序列相关计算所共同的一1-位元相关器硬件。

Description

用于一蓝牙接收器的简化撷取装置及方法

技术领域

本发明涉及用于一蓝牙接收器的装置和方法，具体涉及用于一蓝牙接收器的简化撷取装置和方法以接收一蓝牙基本数据传输速率(BDR)或增强数据传输速率(Enhanced Data Rate，简称EDR)封包。其特征为具有共享1-位元(bit)相关器硬件的一种简化撷取电路，用于执行存取码(Access Code)和EDR同步序列的相关(correlation)计算。

背景技术

在例如蓝牙[蓝牙系统规格，2.0+EDR，2004年11月4日]的无线通讯系统中，封包撷取为朝向成功封包接收的第一步骤。另一方面，封包遗失可能导致无线网络质量的劣化。蓝牙BDR/EDR封包含有68或72位的一已知存取码(如图1)。存取码相关器通常被用于一蓝牙接收器，以侦测到达的蓝牙封包，以及同时测定该接收封包的粗略时间。此亦被称为”封包撷取”，程序。由于蓝牙装置通常利用电池，因此蓝牙装置的耗电量极为重要。

因此，需要一种能执行稳定获得蓝牙封包的简化蓝牙撷取电路。此存取码相关器，视其采样的时域辨识率，可成为影响一蓝牙接受器大小的关键(如电路复杂度及产生的耗电量)。由于存取码的传输利用高斯频移键控(GFSK)调变技术，因此最简单相关器的执行，使用根据接收波形样本所导出的频率偏移(此频率偏移用1-位元表示)与已知的存取码作相关(correlation)的计算。相对地，若执行一N-位元相关器，其暂存于缓冲区(buffer)数据的数量将变成N倍大。由于封包的侦测一般根据相关值的尖峰是否超过某一阀值来决定，因此其取舍在于相关尖峰值的准确性，以及该蓝牙撷取电路是否将导致对封包抵达时间估测的劣化而在最坏的情况下失去该封包。

发明内容

本发明的一目的提供一种用于蓝牙接收器的简化撷取装置。

本发明提供一种用于接收蓝牙BDR(Basic Data Rate)或EDR封包的撷取方法。其特征为具有共享1-位元相关器硬件的一种简化撷取电路，可用于执行存取码(Access Code)或EDR同步序列的相关计算。相关计算使用4MHz的采样频率。然后使用正量化正弦函数(SINC，即sin(x)/x)插补器以获得用于数据位译码的8或16MHz采样分辨率。根据测量的结果，此简单撷取方法可在蓝牙标准规范的最大时间偏移及最大频率偏移之下，成功地支持已接收蓝牙封包的解码而不失去接收器敏感度。

为达到此目的，可用于执行”接收存取码(ACC)”或”增强数据传输速率(EDR)的接收同步序列(SYNC)”相关运算的一蓝牙接收器的简化撷取装置包含：一相位微分器(phase differentiator)；复数个基本结构单元；于M列的各列前的M个1-位元开关(switch)；以及一相关方程式。该相位微分器被用于计算接收样本的相位差以及提供1-位元输出或M-位元输出。该复数个基本结构单元被用于计算复数个具有M列和J行的相关输出位元。于M列的各列前的该M个1-位元开关被用于从M列之先前列之最后行的基本结构单元，或从该相位微分器的M-位元输出中选择复数个输入位元至M列之各列的第一基本结构单元。该相关方程式被用于从该复数个基本结构单元41的复数个相关输出位元计算ACC相关(correlation)或SYNC相关。

根据本发明的一态样，该相位微分器包含：一复数个延迟块(delay blocks)；一第一开关；一减法器；一频率偏移估计；一M-位元量化器；一1-位元量化器；以及一第二开关。该复数个延迟块被用于提供目前相位样本延迟。该第一开关被用于从该复数个延迟块选择一输出。该减法器被用于计算目前相位样本和第一开关输出的相位样本间的差值以获得一值及输出复数个输出。该频率偏移估计被用于计算一阀值，其减法器的复数个输出的直流(DC)偏移。该M-位元量化器被用于从该减法器的复数个输出取得M位元输出。该1-位元量化器被用于从该阀值和减法器的复数个输出取得1-位元输出。该第二开关被用于从该1-位元量化器输出1-位元输出或从该M-位元量化器输出M位元输出。

附图说明

图1a为现有技术中蓝牙BDR封包的数据格式；

图1b为现有技术中蓝牙EDR封包的数据格式；

图2为本发明的一相位微分器；

图3为本发明的一简单频率偏移估计；

图4为本发明的一简化蓝牙相关器；以及

图5为现有技术中蓝牙EDR同步序列。

主要元件标号说明：

相位微分器20  延迟块21a-21d  第一开关22  减法器23

M-位元量化器24  1-位元量化器25  第二开关26  频率偏移估计30

乘法器31  加法器32  乘法器33  延迟器34  基本结构单元41

1-位元延迟42  XOR(互斥-OR)43  M个1-位元开关(switch)44

具体实施方式

本发明虽然已藉由数种较佳具体实施例进行说明，但是附图和下列详细说明仍为本发明的较佳具体实施例。应了解下列披露的说明将作为本发明的实施例，以及本发明非局限于所述附图及特定的具体实施例。

蓝牙(BT)系一种用于无线通讯装置的标准。在蓝牙标准的无线电规格中基本数据传输速率(BDR)使用高斯频移键控技术(GFSK)作为调变型式。一BDR封包支持每秒1百万位元(1Mbps)的实体链路数据传输速率。增强数据传输速率(EDR)使用差动移相键控(DPSK)作为调变型式。明确而言，使用π/4-微分四相移键控以及8DPSK以分别支持2Mbps和3Mbps的实体链路数据传输速率。

参考显示一典型蓝牙数据封包的图1，其图1a显示一普通BDR数据封包格式；其图1b显示一普通EDR数据封包格式。如图1a和图1b所示，在一开始蓝牙封包含有68或72位的存取码。此存取码的数据模式为蓝牙接收器所已知。该存取码模式通常为该接收器所已知，以下将假设该存取码位模式为[A₀，A₁，...，A₇₀，A₇₁]，其A₀为第一传输位元。在仅传输68位元的存取码时，该存取码的最后4位元将不被传输。由于蓝牙(BT)使用分槽式传输，因此一蓝牙接收器可在一时槽开始时立即被开启。该时间不确定性一般为在10微秒内。因蓝牙(BT)接收器已知其将在此10微秒时间差内接收一蓝牙封包，该用于接收蓝牙封包的撷取方法可着重于最小化其侦测失误率而不需过于担心其假警报机率。

为简化下述的讨论，假设接收信号已被降频变换成基频以及对噪声抑制作适当的过滤。根据这些经接收同相(in-phase)基频及正交(quadrature)基频信号样本，I_i和Q_i，(假设该接收信号已通过4 Msps的模拟至数位转换器)，在第i次采样时间先将其转变成对应的相位样本，

该i=0，1，2，....

该相位样本将被用作为撷取电路的输入。高斯频移键控(GFSK)调变技术被用于传输该存取码，其中藉由具有正频率偏移的一GFSK波形代表二进制的1，以及藉由具有负频率偏移的一GFSK波形代表二进制的0。因此，对一采用相关(correlation)作为封包侦测法的蓝牙接收器，该频率偏移信息需先自该接收样本导出。

本发明系一蓝牙接收器的简化撷取装置，可用于执行”存取码(ACC)”和”增强数据传输速率(EDR)的同步序列(SYNC)”的相关运算，其包含：一相位微分器20；复数个基本结构单元41；于M列串接的基本结构单元之各列前的M个1-位元开关44；以及一相关方程式。该复数个基本结构单元41进一步包含：一复数个1-位元延迟块；一XOR(互斥-OR)块43及其输出位元C_n(i)；及一额外输出位元B_m,j(i)。该复数个1-位元延迟块被用于暂存来自相位微分器20的复数个输出及于每次采样时间将储存信息一次一位元移动至下一个1-位元延迟块。该XOR(互斥-OR)块43被用于取两个位元输入及在第i次采样时间计算该复数个基本结构单元41的第n个基本结构单元41的一XOR输出位元C_n(i)，此XOR的两个输入位元的其中之一来自于相位微分器20，而另一个输入位元则来自存取码的第n个位元A_n。该额外输出位元B_m,j(i)系来自在第i次采样时间的第m列和第i行的复数个基本结构单元41，其被含于一些的复数个基本结构单元41内。

该相位微分器20被用于计算接收样本(图二中”10b”意指每一个接收样本的相位用10位元来表示)的相位差以及提供一位元或M-位输出。此外，该相位微分器20包含一直流偏压(频率偏移)追踪回路。该直流偏压(频率偏移)追踪回路从该减法器23最近输出的移动平均值适应性地估量其直流偏压。该直流偏压追踪回路进一步包含：二乘法器，一加法器，及一延迟器。其第一乘法器其实仅利用简单的可程序化参数对输入值执行相对应的位元位移。该可程序化参数为1/2、1/4、1/8、1/16、1/32、1/64和1/128的其中之一。其第二乘法器也仅利用简单的可程序化参数对输入值执行相对应的位元位移后与原输入值相减。该加法器被用于将二乘法器的输出值相加，以获得一阀值，该延迟器则用于暂存目前的阀值。有关直流偏压追踪回路的更具体的说明，请见以下图3的相关说明。该复数个基本结构单元41被用于计算具有M列和J行的复数个相关输出位元。M列的数目为从4至10，以及J行的数目为从4至18。于M列之各列最前的该M个1-位元开关44被用于从M列之先前列之最后行的基本结构单元41或从该相位微分器20之M-位元输出中选择复数个输入位元至M列之各列的第一基本结构单元。该相关方程式被用于从该复数个基本结构单元41的复数个相关输出位元计算ACC相关或SYNC相关。该相关方程式被用于从复数个XOR输出位元C_n(i)计算ACC相关或用于从具有SYNC序列符号的额外输出位元B_m,j(i)计算SYNC相关。

参考图2，其显示一根据本发明的相位微分器20。为简便起见，此处假设采样频率为4MHz其分别为GFSK数据传输速率或EDR符号速率的四倍。该相位微分器20包含：复数个延迟块21；一减法器23；一6-位元量化器24；一频率偏移估计30；一1-位元量化器25；一第一开关22；以及一第二开关26。该复数个延迟块21a，21b，21c及21d每个提供一相位样本延迟。该第一开关22被用于从延迟块21a及21d输出中作一选择。该减法器23被用于计算目前相位样本和第一开关22之输出间的相位样本相减以获得一值及提供复数个输出。该6-位元量化器24被用于从将减法器23的复数个输出逐个量化为6位元后输出该频率偏移估计30被用于计算一阀值，其系减法器23的复数个输出的DC偏移。换言之，该频率偏移估计30被用于计算减法器23输出的DC偏移(平均值)，以作为1-位元量化器25的阀值。该第二开关26被用于选择从该1-位元量化器25的1-位元输出或从该M-位元量化器24的M位元输出。该1-位元量化器25被用于将该阀值和减法器23的复数个输出相比后，提供1-位元输出。换言之，该1-位元量化器25被用于将来自减法器23的输出值，与自频率偏移估计30的估计阀值(DC偏移)比较，然后指定一1-位元输出。该相位微分器20具有两种运算模式。若该输入样本为如示于图1a或1b的接收存取码时，该第一开关22被连接至点c，此时减法器23将相隔一采样时间的连续样本的相位相减。最后，来自1-位元量化器25的1-位元输出被第二开关26选取作为相位微分器20的输出。另一方面，若该输入样本为如图1b的接收同步序列时，该第一开关22被连接至点d，此时减法器23将相隔一DPSK符号时间的连续样本的相位相减。最后，来自6-位元量化器24的6-位元输出被第二开关26选取作为相位微分器20的输出。该第二开关26被用于输出从该1-位元量化器25的1-位元输出或从该6-位元量化器24的6-位元输出。此外，该第一开关22输出的，可以是将目前样本的相位延迟一采样时间的输入样本相位或是将目前样本延迟一差动移相键控(DPSK)时间的输入样本相位。该第二开关26可输出一1-位元，代表相隔一采样时间的两个连续输入样本的相位差，或输出一6-位元，代表相隔一差动移相键控(DPSK)符号时间的两个输入相位样本的相位差。值得一提的是，若该被输出1-位元的相位差为非负值时，则输出为二进制的”1”；反之，选择二进制”0”作为其输出。另一方面，若输出6-位元时，该相位差被量化成6位元作为一输出图2假设采样频率为4MHz，一般实作该采样时间可为4MHz，8MHz或16MHz。

该相位样本将首先藉由相位微分器20被处理。该复数个延迟块21a-d各提供同一样本延迟。该第一开关22为一种控制减法器23的输出的开关，

若该输入为接收存取码时，则可形成下列含有用于存取码相关所需的频率偏移信息的相位差序列：

该i=0，1，2，...方程式(1)

若该输入为接收EDR同步序列时，则可形成下列相位差序列：

该i＝4，5，...方程式(2)

由于假设为四倍升频采样，该相位差被撷取于相隔四样本时间的两个相位样本时，此两个相位样本的时间差为一个DPSK符号的时间。在δ_acc,i或δ_syn,i序列被馈入相关器硬件之前，δ_acc,i先通过一1-位元量化器25，而δ_syn,i则先通过该6-位元量化器24。该6-位元量化器24，如图2所示从最高有效位元(MSB)至最低有效位元(LSB)单纯撷取其输入的最上6个位作为其输出位：(b_5i，b_4i，b_3i，b_2i，b_1i，b_0i)。上述的一位”b”皆有两个下标，其第一下标表示其于一6-位元样本内的位置以及第二下标表示其采样时间，i。注意该1-位元量化器25具有两个输入源：一个为减法器23的输出以及另一个为频率偏移估计30的输出。在发送器和接收器之间有频率偏移时，该1-位元量化器25无法单纯撷取其输入的最上位元，即符号位元作为其输出。在此情况下，该频率偏移估计30，其为一个简单的频率偏移估计电路，计算出一导因于发送器和接收器间的频率偏移的阀值，或相当于一频率校正系数，并将其输出至1-位元量化器25。然后该1-位元量化器25利用其从减法器23的输入及此阀值以计算其如下的输出a_i：

a_i为”1”(当其从减法器23的输入值超过该阀值时)；

为”0”(其它情况)。

参考图3，其显示一简单频率偏移估计30。该频率偏移估计30包含：两个乘法器31、33；以及一加法器32，一延迟器34。该乘法器31、33，经由来自可程序化参数α控制，实际上乘法器31仅执行简单的位元位移，而乘法器33仅执行简单的位元位移后相减。该延迟器34被用于暂存经过加法器32相加后的阀值。因该可程序化参数α一般被设定为1/2、1/4、1/8、1/16、1/32或1/64，以上乘法器31、33实际上仅执行简单的位元位移或位元位移后相减。此简单频率偏移估计30，以减法器23的输出作为其输入。然后将此输入通过如图3中所示的乘法、加法和延迟运算(具有可程序化参数α)以产生一阀值作为其输出。然后该1-位元量化器25利用此阀值作为其参数以处理其输入。藉由此类的可程序化参数α(＝1/2、1/4、1/8、1/16、1/32或1/64)，于乘法器31内进行仅涉及位元位移(即无”真正”相乘)的计算；于乘法器33内进行仅涉及位元位移和相减(亦无”真正”相乘)的计算。因此，该简单频率偏移估计30的实际执行仅需要位元位移、相加、相减和延迟运算。

6-位元量化器24不需考虑一频率校正系数的理由为该发送器和接收器间的频率偏移可在封包的标头(54微秒长，图1a)部分被正常追踪(假设具有适当的追踪电路)，其发生于封包撷取之后，而在同步序列期间的该输入相位样本已经根据图3中的追踪回路将频率误差校正。

图4显示本发明一简化1-位元蓝牙存取码相关器电路的电路图，其为此发明的核心。由于与1-位元相关器比较，一N位元相关器的硬件缓冲器需要N倍的相关计算，执行相关的计算机仿真后，可以确认此类最简化1-位元相关器，在撷取蓝牙封包期间不会导致任何接收器性能的劣化。图4(块40)显示如何以4MHZ采样频率获得该相关计算所需的成分。在此执行范例中，该相关器电路含有6列的10个基本结构单元41，其中一基本结构单元41示于图4的虚线框内。该6列的第一个基本结构单元41前面有六个1-位元开关44。如该复数个基本结构单元41中所示，一基本结构单元41含有四个”1-位元延迟”42及一XOR(“互斥或”：当两个输出位元为不同时输出位元=1，否则输出位元=0)43。视基本结构单元在该列内的位置，各基本结构单元41可具有一额外输出位元。专门针对此执行范例，在相同列内的该前8个结构单元41具有一额外输出位元B_k，r(i)，对第r列(r=0，1，2，...5)内的第j结构单元41而言，该k＝7-j(j=0，1，...，7)，而指数“i”表示第i个采样时间。注意列内该第一结构单元41的指数开始于0，以及该第一列的指数亦开始于0。该XOR43功能为撷取两个1-位元输入以及计算一“互斥或”输出位元C_n(i)，对第l(l=0，1，...，59)个基本结构单元41而言，该指数n=59-l，而指数“i”表示第i个采样时间(于4MHz速率)。如上文中所述，对第r列中的第j基本结构单元41而言1＝j+r*10。图4中，XOR43功能中两个1-位元输入的其中之一来自相位微分器20的输出，而另一个1-位元输入根据该已知的存取码模式。为准确地计算该存取码的相关(correlation)，第1个基本结构单元41内至该XOR43的输入系1-位元存取码，A_59-l(l=0，1，...，59)为二进制的“1”或“0”，其系定义于蓝牙[蓝牙系统规格，2.0+EDR，2004年11月4日]内。

在封包撷取期间(在图4中，当SW44=A)，来自示于图2的相位微分器20的1-位元输出序列以4MHz的速率相继地被馈入此相关器内。对第i个4MHz采样时间而言，其一位元a_i被转移入该相关器电路。在该列的末端，最后一个基本结构单元41的输出位元馈入下一列中的第一个基本结构单元41。持续该数据流同时根据以4MHz的速率用下列方程式计算该存取码的相关(correlation)：

$Y\left(i\right)=60-\underset{n=0}{\overset{59}{\mathrm{\Σ}}}{C}_n\left(i\right)$     方程式(3)

在此范例实例中，60个结构单元41内有6×10=60XOR43可计算出60(总共为72)个存取码的相关。若来自该相位微分器20的一特定1-位元输出与特定存取码位相同时，该特定XOR43的输出C_n(i)为0，其表示一正相关。否则，该特定XOR43的输出为1，表示一错误发生者。因此，该存取码相关输出的范围为从0(全部错误)至60(全部正确)。当第i个采样时间其存取码的相关输出值为最大，且大于一阀值时，此采样时间可视为撷取一有效封包的最佳时间点(即正确封包抵达时间)。

在EDR同步序列相关计算期间(在图4中，当SW44=S时)，该数据流有些差异。该输入仍为该相位微分器20的输出。然而，现在各4MHz时钟周期(即0.25微秒)总共有6位元(b_5i，b_4i，b_3i，b_2i，b_1i，b_0i)被作为输入。在第i个4MHz时钟周期的第r列(r＝0，1，2，...，5)具有一输入位元b_r,i。也就是说各列现在为6-位元输入的独立缓冲者。

如图4中所示：

步骤1，设B_k(i)表示从MSB至LSB的二进制格式中如下列6-位元块40的额外输出的6-位元表示法：

B_k(i)=B_k,5(i)B_k,4(i)B_k,3(i)B_k,2(i)B_k,1(i)B_k,0(i)；k=7，6，...，1，0    方程式(4)

步骤2，可利用下列方程式，计算该蓝牙EDR同步序列的相关(correlation)；

Y(i)=B₀(i)-B₁(i)+B₂(i)-B₃(i)+B₄(i)-B₅(i)-B₆(i)+B₇(i)   方程式(5)

方程式(5)为一种执行实例。其使用该EDR同步序列(图5)中的最初8个”相位差”信息于相关计算。如图5中所示，用于该同步序列

的复数个相位差为：

[+，-，+，-，+，-，-，+，+，+]     方程式(6)

其为第一经传送相位讯息，为图5中DPSK符号S₁与参考符号之间的相位差。为第i经传送相位讯息，为图5中DPSK符号S_i与S_i-1之间的相位差在蓝牙标准的无线电规格中，该DPSK符号之间的相位变化应为 注意方程式(5)右边每个B_i()项前面的±符号完全符合方程式(6)中的最初8个极性而可进行准确地相关计算。

因此，

当SW＝A时，利用方程式(3)计算该第i个存取码相关器输出；

当SW=S时，

步骤1：如方程式(4)所示藉由结合1-位元B_k,5(i)，B_k,4(i)，B_k,3(i)，B_k,2(i)，B_k,1(i)，B_k，0(i)形成一6-位元之B_k(i)；

步骤2：利用方程式(5)计算该第i个EDR同步序列相关器输出。

简言之，以上描述(a)一1-位相关器的电路设计图，其藉由于封包撷取期间从经过频率错误校正后的相位差样本中，取出最高有效位，以最小化其对缓冲器的需求，以及根据方程式(3)，进行一1-位存取码(Access Code)相关计算；以及(b)该相同相关器缓冲器亦可用来有效作EDR同步序列相关计算。

藉由此相关器电路，每250奈秒(如4MHz速率)可获得一相关(correlation)值输出。然后以4MHz速率依序地将这些相关器输出与一预设阀值相比较以进行适当的封包侦测或EDR同步序列时序侦测。

上述的描述虽然使用一执行范例进行讨论，熟习本领域的技术者只要其使用一1-位存取码相关器，即可轻易地改良此执行以达到类似硬件的简化，以及在接收一EDR封包的情况下，于EDR同步序列相关计算之时，共享此硬件缓冲器。值得一提的是其不需具有全相关的总共72个存取码或10个DPSK符号以获得一成功的封包撷取运算。视一产品的实时运算的时间轴，对于不同数值的采样频率和位长度，通常执行存取码或EDR同步序列的部分相关(correlation)值计算。因此，该基本结构单元41的行数可为少于10，而10为EDR同步序列的符号的数目。另一方面，该基本结构单元41的总数(其等于列数乘以行数)可少于72，而72即该存取码的总数。

举例来说，可将采样频率改变成2至16MHz的任意一个整数频率，然后各结构单元41将分别具有2至16个1位元-延迟”42。第二个实施例为可使用不同数目的位于元该EDR同步序列相关计算。另一方面，可使用不同数目之行的结构单元以共享与计算存取码和EDR同步序列的相关(correlation)值。此外，于存取码的相关(correlation)值计算时，相位微分器20的输出，可用多于1位元来代表，此时仍可共享此一略作修改过的块40于EDR同步序列的相关(correlation)值计算，例如，于存取码的相关(correlation)值计算时，该基本结构单元41可修改为含有两个平行的”4个1-位元延迟”块42及两个XOR43，用来输入及处理自相位微分器20之2-位元输出，注意此时对应的相关方程式(3)亦得稍作修改。

提供如下的更多实施例：若该EDR同步序列相关计算仅需来自该相位微分器20的4位元输出，因为存取码总数为4x18=72，块40可被设计成具有4列和10至18行的基本结构单元41。另一具体实施例，如来自相位微分器20的输出为5位元，则该块40可被设计成具有5列和8至14行的基本结构单元41。另一具体实施例可具有来自相位微分器20的6位元输出，而使该块40成为具有6列和8至12行的结构单元41。另一具体实施例可具有来自相位微分器20的7位元输出，而使该块40成为具有7列和8至10行的基本结构单元41。另一具体实施例可具有来自相位微分器20的8位元输出，而使该块40成为具有8列和8至9行的基本结构单元41。

为以优于250奈秒(具有4MHz样本)的时域分辨率测定该封包的到达时间以加强封包侦测力，在鉴定出一相关峰之前可使用一简单插补器于该存取码相关(correlation)值结果以获得较佳的时序分辨率如8或16MHz。对应此相关峰值的时间为该封包的到达时间。注意由于一真正相关峰值可落于两个连续相关值结果之间，因此处理该插补相关器的结果亦可稍微增加封包侦测的稳定性。藉由应用一简单插补器于该EDR同步序列的相关输出亦可获得类似的增强作用。

本发明虽然已藉由其较佳具体实施例进行说明，但是其非为本发明的限制。应了解熟习本领域之技术者可作出许多其它可能的改良和变化而不偏离下文中申请专利范围之本发明的精神和范围。

Claims (20)

1.一种用于一蓝牙接收器的简化撷取装置，其特征在于，该装置包含：

一相位微分器，用于计算接收样本的相位差以及提供一1-位元输出或M-位元输出；

复数个基本结构单元，用于计算复数个具有M列和J行的复数个相关输出位元；

于M列之各列最前的M个1-位元开关，用于从M列之先前列之最后行的基本结构单元或从该相位微分器之M-位元输出中选择复数个输入位元至M列之各列的第一结构单元；

以及

一相关方程式，用于从该复数个基本结构单元的复数个相关输出位元，计算接收样本与存取码(ACC)的相关值，或另一相关方程式，用于从该复数个基本结构单元的额外输出位元，计算接收样本与同步序列(SYNC)的相关值；

其特征在于，所述相位微分器更包含：

一复数个延迟块，用于提供目前相位样本延迟；

一第一开关，用于从该复数个延迟块选择一相位样本输出；

一减法器，用于计算目前相位样本和第一开关之输出间的相位样本相减以获得一值及输出复数个输出；

一频率偏移估计，用于计算一阀值，其系减法器之复数个输出的直流偏压；

一M-位元量化器，用于从该减法器之复数个输出取得M-位元输出；

一1-位元量化器，用于从该阀值和减法器的复数个输出取得1-位元输出；以及

一第二开关，用于选择从该1-位元量化器输出1-位元或从该M-位元量化器输出M-位元。

2.如权利要求1所述的用于一蓝牙接收器的简化撷取装置，其特征在于，所述第一开关输出从目前之相位样本延迟一采样时间的输入相位样本，或输出从目前相位样本延迟一差动移相键控符号时间的输入相位样本。

3.如权利要求1所述的用于一蓝牙接收器的简化撷取装置，其特征在于，所述第二开关输出代表相隔一采样时间之两个连续输入相位样本之相位差的一1-位元，或输出代表相隔一差动移相键控符号时间之两个输入相位样本之相位差的一M-位元。

4.如权利要求3所述的用于一蓝牙接收器的简化撷取装置，其特征在于，若所述输出为1-位元时，当相位差为非负值时，则输出为二进制的”1”；反之，选择二进制”0”作为其输出。

5.如权利要求3所述的用于一蓝牙接收器的简化撷取装置，其特征在于，若所述输出为M-位元时，该相位差被量化成M-位元作为其输出。

6.如权利要求1所述的用于一蓝牙接收器的简化撷取装置，其特征在于，所述相位微分器进一步包含：

一直流偏压追踪回路，采用该减法器最近输出的移动平均值，作为此直流偏压的适应性地估值。

7.如权利要求6所述的用于一蓝牙接收器的简化撷取装置，其特征在于，所述直流偏压追踪回路包含：

一第一乘法器，用于根据一可程序化参数值，将其输入值作适当之位元位移而获得一值；

一第二乘法器，用于根据同一可程序化参数值，将目前之阀值作适当之位元位移后与原阀值相减而获得一值；

一加法器，用于将以上两乘法器的输出值相加，以获得一更新的阀值；以及一延迟器，用于暂存更新后的阀值。

8.如权利要求7所述的用于一蓝牙接收器的简化撷取装置，其特征在于，所述可程序化参数值为1/2、1/4、1/8、1/16、1/32、1/64和1/128的其中之一。

9.如权利要求1所述的用于一蓝牙接收器的简化撷取装置，其特征在于，该相关方程式被用于从复数个XOR输出位元Cn(i)计算存取码(ACC)的相关值，或用于从具有同步序列(SYNC)序列符号的额外输出位元Bm，j(i)，计算同步序列(SYNC)的相关值。

10.如权利要求1所述的用于一蓝牙接收器的简化撷取装置，其特征在于，采样频率为2至16MHz的任意一个整数频率。

11.如权利要求1所述的用于一蓝牙接收器的简化撷取装置，其特征在于，所述M列的数目为从4至10，且所述J行的数目为从4至18。

12.一种用于一蓝牙接收器的简化撷取装置，其特征在于，该装置包含：

一相位微分器，用于计算接收样本的相位差以及提供一1-位元输出或M-位元输出；

复数个基本结构单元，用于计算复数个具有M列和J行的复数个相关输出位元；

于M列之各列最前的M个1-位元开关，用于从M列之先前列之最后行的基本结构单元或从该相位微分器之M-位元输出中选择复数个输入位元至M列之各列的第一结构单元；

以及

一相关方程式，用于从该复数个基本结构单元的复数个相关输出位元，计算接收样本与存取码(ACC)的相关值，或另一相关方程式，用于从该复数个基本结构单元的额外输出位元，计算接收样本与同步序列(SYNC)的相关值；

其特征在于，所述复数个基本结构单元包含：

一复数个1-位元延迟块，用于储存来自相位微分器的复数个输出，并于每次采样时间将储存信息一次移动一1-位元至下一个1-位元缓冲器；

一互斥-OR块，用于取两个位元输入及在第i次采样时间计算该复数个基本结构单元之第n个基本结构单元的一XOR输出位元Cn(i)，此XOR两个输入位元其中之一来自对应的1-位元延迟器，而另一个输入位元则来自存取码的第n个位元；以及

一额外输出位元Bm，j(i)，系来自在第i次采样时间之第m列和第j行的基本结构单元，其被含于一些的复数个基本结构单元内。

13.如权利要求12所述的用于一蓝牙接收器的简化撷取装置，其特征在于，若所述输出为1-位元时，当相位差为非负值时，则输出为二进制的“1”；反之，选择二进制“0”作为其输出。

14.如权利要求12所述的用于一蓝牙接收器的简化撷取装置，其特征在于，若所述输出为M-位元时，该相位差被量化成M-位元作为其输出。

15.如权利要求12所述的用于一蓝牙接收器的简化撷取装置，其特征在于，所述相位微分器进一步包含：

一直流偏压追踪回路，采用减法器最近输出的移动平均值，作为此直流偏压的适应性地估值。

16.如权利要求15所述的用于一蓝牙接收器的简化撷取装置，其特征在于，所述直流偏压追踪回路包含：

一第一乘法器，用于根据一可程序化参数值，将其输入值作适当之位元位移而获得一值；

一第二乘法器，用于根据同一可程序化参数值，将目前之阀值作适当之位元位移后与原阀值相减而获得一值；

一加法器，用于将以上两乘法器的输出值相加，以获得一更新的阀值；以及一延迟器，用于暂存更新后的阀值。

17.如权利要求16所述的用于一蓝牙接收器的简化撷取装置，其特征在于，所述可程序化参数值为1/2、1/4、1/8、1/16、1/32、1/64和1/128的其中之一。

18.如权利要求12所述的用于一蓝牙接收器的简化撷取装置，其特征在于，该相关方程式被用于从复数个XOR输出位元Cn(i)计算存取码(ACC)的相关值，或用于从具有同步序列(SYNC)序列符号的额外输出位元Bm，j(i)，计算同步序列(SYNC)的相关值。

19.如权利要求12所述的用于一蓝牙接收器的简化撷取装置，其特征在于，采样频率为2至16MHz的任意一个整数频率。

20.如权利要求19所述的用于一蓝牙接收器的简化撷取装置，其特征在于，所述M列的数目为从4至10，且所述J行的数目为从4至18。