CN114765527B - 一种gfsk信号维特比解调的联合同步方法 - Google Patents

Abstract

本发明提出了一种GFSK信号维特比解调的联合同步方法，所述方法将维特比解调前的基带信号符号位相关与解调后的比特位相关共同作用，通过实时判断两个相关值的大小完成位同步，使解调时参与计算分支路径的接收采样点数据来自一个信息码，确保了维特比解调时分支度量计算的准确性。相比于只采用解调前同步，采用解调前后联合同步的方法能够避免前同步出现伪相关峰时导致误同步的问题。

Description

一种GFSK信号维特比解调的联合同步方法

技术领域

本发明涉及蓝牙通信技术领域，尤其涉及应用于GFSK信号的维特比解调中的同步算法。

背景技术

高斯频移键控(Gaussian Frenqueny Shift Keying，GFSK)是在调制前通过高斯低通滤波器来限制信号的频谱宽度，以提高频谱效率。该调制方法有包络恒定、带外辐射小、功率谱旁瓣衰减速率快等优点，在蓝牙传输、数字增强无绳电话等无线通信系统中被广泛应用。

目前针对GFSK信号的解调方法中，比较常见的是差分解调，其结构简单易于电路实现，对频差不敏感，但是误码性能较差，达到所要求误码率时所需的信噪比较高，导致发射功率大，电池续航时间不足。

为了提高GFSK信号的解调性能，Michacl Speth等人在论文“MLSE BasedDetection for GFSK Signal with Arbitrary Modulation Index”中提出了利用MLSE中的维特比算法来解调任意调制指数的GFSK信号；康超等人的论文“GMSK信号的维特比算法与FPGA实现”中也对维特比解调的具体实现方法做了详细介绍，使解调性能提高了3dB。

在实际应用中，GFSK信号的维特比解调对于接收数据的同步要求很高。在维特比解调时，需要计算累积度量值和分支度量值，其中分支度量值由接收的基带信号与理论基带信号作相关运算得到，所以必须保证此时参与分支度量计算的接收基带信号和理论基带信号的样点值一一对应，即分别来自对一个完整码元的采样，否则，维特比解调时计算出的所有路径中，将不存在与接收信号完全匹配的路径，解调性能也会大打折扣甚至完全无法进行解调。因此，在维特比解调前，对于接收的基带信号的准确同步是维特比解调能够正确运行的关键。

发明内容

本发明针对GFSK信号的维特比解调，提出了一种前后联合同步的方法，将维特比解调前的基带信号符号位相关与解调后的比特位相关共同作用，通过实时判断两个相关值的大小完成位同步，使解调时参与计算分支路径的接收采样点数据来自一个信息码，以确保维特比解调时参与计算分支路径的样点数据都能一一对应，确保维特比解调时分支度量计算的准确性，也避免了只采用解调前同步时有效相关峰多次出现导致误判的问题，相比于只采用解调前同步，采用解调前后联合同步的方法能够避免前同步出现伪相关峰时导致误同步的问题，是一种简单的、易于电路实现的方法。

本发明一种GFSK信号维特比解调的联合同步方法，所述信号为接收的射频信号经过低噪放、下变频、A/D转换、数据截位后，得到的I路和Q路基带信号，其实现步骤为：

步骤一：对GFSK信号帧结构中的同步码序列进行预调制，并将调制信号离散化，得到同步码的I路和Q路基带信号理论值，取I、Q两路数据的符号位作为标准值；

步骤二：将接收的基带信号存入数据缓存模块，并在前同步模块中与步骤一得到理论计算的标准值进行前相关同步，并判断相关序列最大值的位置，产生维特比解调启动信号；

步骤三：根据步骤二得到的解调启动信号，为最佳起始点将数据缓存模块中的I路和Q路基带信号送入维特比解调模块，进行维特比解调；

步骤四：将维特比解调模块解调出的二进制码元存入比特缓存模块，将比特缓存模块中的数据与标准同步码做同或运算，并累加同或值，得出后相关值的大小，与同步码长度作比较；

步骤五：根据步骤四中的比较结果，选择性输出比特缓存模块中的解调数据。其中，选择性输出的规则为：若后相关值与同步码长度相差不超过1，则比特缓存模块的输出信号有效，依次输出比特缓存模块中的二进制码元，直到一帧数据输出完毕，否则，比特缓存模块的输出信号无效。

其中，步骤一中所述预调制是包含高斯滤波、乘以2π倍调制指数、相位积分、累计相位的同相与正交变换的高斯频移键控中的基带调制部分。然后将得到的I、Q两路基带信号的符号位取出，作为标准值用于前同步相关计算。

步骤二中的数据缓存模块由两个寄存器组构成，分别存放I路和Q路的基带信号。寄存器组中每进入一个基带数据样点，所有寄存器中的数据移到右边相邻的寄存器中，新进入的数据存入最左边寄存器。同时，在前同步模块中，所述前相关同步，是指取数据缓存模块中接收的基带信号的符号位，与标准符号位做相关运算，相关由同或和累加实现，相关结果与预先设置的阈值1和阈值2做比较，判断相关结果是否为有效峰值。若相关值不满足有效峰值的阈值判定，则最右边的数据输出舍弃；若相关值满足有效峰值的阈值判定，则最右边输出的数据进入维特比解调模块，完成前同步。

涉及的相关运算可表示为：

其中，Count_Xnor表示某一时刻前同步相关值的大小，L表示同步码的长度，osr表示采样倍数，“*”表示同或运算，I(r)’和I(r)分别表示预调制同相基带信号和接收同相基带信号的采样点数据。

根据MATLAB仿真，有效峰值前后的相关值在一段时间内呈单调趋势，因此利用3个连续时间的相关值即可以实现对有效峰值的实时判定，具体判定方法如下：

式(i)中，Count_Xnor_n表示基带信号中第n个样点数据输入数据缓存模块时，对应前同步模块中的相关值大小；有效峰值判断采用两个阈值，TH1表示阈值1，TH2表示阈值2，，阈值1用来屏蔽掉较低的峰值，阈值2大于阈值1，用来确定满足条件时峰值的门限。

若连续时间的三个相关值满足(i)式的条件，即相关值满足大于阈值2，该相关值的前一个相关值大于阈值1并小于该相关值，且下一个相关值也小于该相关值时，则该相关值Count_Xnor_n为有效峰值，即第n+1个接收的基带信号为同步码之后第一个数据位对应的第一个基带信号采样点。

步骤三中维特比解调时，将进入维特比解调模块的接收基带数据按照采样倍数做串并转换，并行输出单个码元内的基带数据，与预先存入电路中的所有理想基带数据相关，此理想基带数据可由查找表实现；此处的相关值即为维特比解调中的分支度量值。根据此分支度量值计算累计路径和幸存比特，并完成回溯，输出码元。分支度量是由预调制基带信号做限位处理后，与接收基带信号相关得到，此时参与计算的预调制基带信号和接收基带信号均各来自同一码元。

步骤四中维特比解调输出的码元存入比特缓存模块，将缓存模块中的数据与已知同步码按位同或，并累加同或值。其中比特缓存模块的存储位宽与已知同步码的长度相等，用于缓存解调出的码元序列。每解调出一个码元，缓存模块中的数据向右移动一位，并由同或和累加器完成缓存数据与标准同步码的相关运算。

步骤五是对步骤二中前相关同步的进一步验证，若步骤四中得到的相关值与同步码长度相差不超过1，则表明前同步模块获得的峰值位置为正确位置，解调过程正确，后同步结束，比特缓存模块输出信号有效，依次输出比特缓存模块中的二进制码元为解调码元。否则，则表明前同步模块未能找到正确的有效峰值，比特缓存模块输出数据无效，此时前同步模块继续进行前同步，重复步骤二到步骤四的操作，直到后相关值满足要求，即相关值与同步码长度相差不超过1。

本发明的有益效果包括：本发明采用的针对维特比解调的联合同步法，解决了只采用前同步时出现多个有效峰值导致误同步的问题，从而提高了GFSK信号的维特比解调性能。另外在前同步过程中，只取基带信号的符号位进行相关运算，减少了计算量，并采用2个寄存器和5个比较器完成前同步中峰值的实时抓取，减少了数据存储所需资源。

附图说明

图1为本发明用于GFSK信号维特比解调的联合同步方法原理图；

图2为本发明前同步模块实现流程图；

图3为本发明前同步模块中数据存储及相关运算示意图。

具体实施方式

结合以下具体实施例和附图，对本发明作进一步的详细说明。实施本发明的过程、条件、实验方法等，除以下专门提及的内容外，其余部分为本领域公知常识，本发明没有特别限制内容。

本发明提出了一种GFSK信号维特比解调的联合同步方法，所述方法将维特比解调前的基带信号符号位相关与解调后的比特位相关共同作用，通过实时判断两个相关值的大小完成位同步，使解调时参与计算分支路径的接收采样点数据来自一个信息码，确保了维特比解调时分支度量计算的准确性。相比于只采用解调前同步，采用解调前后联合同步的方法能够避免前同步出现伪相关峰时导致误同步的问题。

如图1-3所示，在本实施例中，本发明的实现具体包括以下步骤：

图1是本发明提供的GFSK信号维特比解调的联合同步方法原理示意图。接收的射频信号经过低噪放、下变频、A/D转换、数据截位后，得到I路和Q路基带信号。其中下变频时所需要的载波频率和A/D转换时所需的采样同步认为已经完成。得到的基带信号的表达式为：

其中，为GFSK调制时第n个采样点对应的累积相位值，r(n)为传输过程中引入的噪声信号。

步骤一：对信号帧结构中的同步码序列进行GFSK预调制，并将调制信号离散化，得到同步码对应的同相(I路)和正交(Q路)两路基带信号理论值，取两路数据的符号位作为标准值；

其中，所述基带信号理论值为：

其中，为经过高斯滤波、乘以2π倍调制指数、相位积分得出的累积相位值。

步骤二：参看图2所示的前同步流程图和图3所示的相关运算结构图，将接收的基带信号存入数据缓存寄存器组，每进入一个基带数据样点，将已存入的数据往右移动一个寄存器，新进入的数据存入最左边寄存器；取所有寄存器中的最高位与步骤一中预调制得出的接收信号的符号位做相关，相关由同或和累加实现，若相关值不满足有效峰值的阈值判定，则最右边的数据输出舍弃；若相关值满足有效峰值的阈值判定，则最右边输出的数据进入维特比解调模块，完成前同步。涉及的相关运算的可表示为：

其中，Count_Xnor表示某一时刻前同步相关值的大小，L表示同步码的长度，osr表示采样倍数，“*”表示同或运算，I(r)’和I(r)分别表示预调制同相基带信号和接收同相基带信号的采样点数据。

对相关值峰值的实时判定由以下方法实现：

根据有效峰值前后若干个相关值呈单调趋势的特征，利用3个连续时间的相关值即可实时判断有效峰值的位置，判断步骤参看图3中相关峰实时搜索模块。判断峰值时设定两个阈值，阈值1(TH1)和阈值2(TH2)，其中阈值2大于阈值1。实现时，需要寄存区1(R1)和寄存器2(R2)这两个寄存器存储连续三个峰值中的前两个，寄存器初始值都为零。

在第n个接收基带信号对应的相关值到来时，首先判断寄存器2中是否存有值(不为零)：

1)若不为零，表明已经存了两个符合阈值条件的相关值，若此时的相关值小于寄存器2的值，则抓到了峰值，前同步结束，输出维特比解调启动信号；若此时相关值大于寄存器2中的值，则更新寄存器1中的值为寄存器2中的值，更新寄存器2中的值为此相关值。

2)若为零，表明还没有获得大于阈值2的相关值，接着判断寄存器1中是否存有值(不为零)：若此时寄存器1不为零，且此时相关值大于阈值2，则更新寄存器2的值为此相关值；若此时寄存器1不为零，且此时相关值大于阈值1小于阈值2，更新寄存器1为此相关值；若此时寄存器1不为零，且此时相关值小于阈值1，更新寄存器1为零；

若此时寄存器1为零，且相关值大于阈值1，则更新寄存器1的值为此相关值；若此时寄存器1为零，且相关值小于阈值1，则更新寄存器1的值为零。

重复步骤1)2)即可通过两个寄存器和5个比较器完成前同步中峰值的实时抓取，若抓取成功，则输出维特比解调启动信号，开始步骤三。

步骤三：由步骤二中的缓存模块输出最先存入的数据，进入维特比解调模块。将进入维特比解调模块的接收基带数据按照采样倍数做串并转换，并行输出单个码元内的基带数据，与预先存入电路中的所有理想基带数据相关，此理想基带数据可由查找表实现；此处的相关值即为维特比解调中的分支度量值。根据此分支度量值计算累计路径和幸存比特，并完成回溯，输出码元。

维特比解调的参考文献：康超，GMSK信号的维特比算法与FPGA实现[J].无线电工程,2018,48(7):541-545

步骤四：维特比解调输出的码元存入比特缓存模块，该模块含有一个移位寄存器，寄存器的储存位宽与同步码的长度相等。将步骤三解调出码元依次存入移位寄存器，每存入一个码元，将缓存模块中的数据与已知同步码按位同或，并累加同或值，得到后相关值。

步骤五：继续进行维特比解调，同时进行后同步判决，若步骤四中得到的后相关值与同步码长度相差不超过1，则表明前同步模块获得的峰值位置为正确位置，解调过程正确，后同步结束，比特缓存模块输出信号有效，按进入寄存器的先后顺序依次输出比特缓存模块中的二进制码元为解调码元，直到输出一个完整帧的数据，再重复步骤二到步骤四。否则，则表明前同步模块未能找到正确的有效峰值，比特缓存模块输出数据无效，此时前同步模块继续进行前同步，重复步骤二到步骤四的操作，直到后相关值满足要求。

利用MATLAB仿真了在调制指数分别为0.32、0.5和0.64，采样倍数为4，BT＝0.5，同步码长度为32-bit，帧长为1000，帧数为1000时的GFSK调制和维特比解调。仿真时，每个接收基带信号位宽量化为8比特，图2中的寄存器组由128个8比特的寄存器构成，IQ两路共需要2个寄存器组。步骤二中用于相关峰值实时判定的阈值1和阈值2分别取190和215。步骤四中的移位寄存器宽度为32比特。

仿真结果表明，在3种调制指数下，采用联合同步方法都能够避免前同步中的伪峰导致的误判，保证了维特比解调的性能，使其在误码率为0.1％时相对与差分解调有至少3dB的性能提升。

本发明的保护内容不局限于以上实施例。在不背离发明构思的精神和范围下，本领域技术人员能够想到的变化和优点都被包括在本发明中，并且以所附的权利要求书为保护范围。

Claims (3)

1.一种GFSK信号维特比解调的联合同步方法，所述信号为接收的射频信号经过低噪放、下变频、A/D转换、数据截位后，得到的I路和Q路基带信号，其特征在于，包含以下步骤：

步骤一：对GFSK信号帧结构中的同步码序列进行预调制，得到同步码的I路和Q路基带信号理论值，取I、Q两路数据的符号位作为标准值；

步骤二：将接收的基带信号存入数据缓存模块，并在前同步模块中与步骤一中所述标准值进行前相关同步，判断相关序列最大值的位置，产生维特比解调启动信号；

步骤二中所述的前相关同步，是指数据缓存模块中接收的基带信号的符号位，与理论计算的基带信号的符号位做相关运算，所述相关运算为同或运算，并累加同或结果实现，将结果与设置的阈值作比较，实时判断有效峰值的位置；

所述相关运算表示为：

其中，Count_Xnor表示某一时刻前同步相关值的大小，L表示同步码的长度，osr表示采样倍数，“*”表示同或运算，I(r)’和I(r)分别表示预调制同相基带信号和接收同相基带信号的采样点数据；

所述有效峰值的实施判定利用3个连续时间的相关值实现；

所述有效峰值判断采用两个阈值，阈值1用来屏蔽掉较低的峰值，阈值2大于阈值1，用来确定满足条件时峰值的门限，只有当相关值满足大于阈值2，该相关值的前一个相关值大于阈值1并小于该相关值，且下一个相关值也小于该相关值时，该相关值才被判定为有效峰值；

步骤三：根据前同步模块产生的解调启动信号，将数据缓存模块中I、Q两路基带信号送入维特比解调模块，进行维特比解调；

步骤四：将维特比解调模块的输出解调码元存入比特缓存模块，并在后同步模块中与标准同步码进行后相关运算，得出相关值的大小并与同步码的长度作比较；

步骤四中，所述比特缓存模块的存储位宽与已知同步码的长度相等，用于缓存解调出的码元序列；每解调出一个码元，缓存模块中的数据向右移动一位，并由同或和累加器完成缓存数据与标准同步码的相关运算；

步骤五：根据步骤四后同步模块的比较结果，选择性输出比特缓存模块中的解调数据；

步骤五中，所述选择性输出的规则为：若后相关值与同步码长度相差不超过1，则比特缓存模块的输出信号有效，依次输出比特缓存模块中的二进制码元，直到一帧数据输出完毕；否则，比特缓存模块的输出信号无效。

2.根据权利要求1所述的联合同步方法，其特征在于，步骤一中对同步码的预调制为高斯频移键控中的基带调制部分，包括高斯滤波、乘以2π倍调制指数、相位积分、累积相位的同相与正交变换，然后将得到的I、Q两路基带信号的符号位取出，作为标准值用于前同步相关计算。

3.根据权利要求1所述的联合同步方法，其特征在于，步骤三中，所述维特比解调步骤具体包括：将进入维特比解调模块的接收基带数据按照采样倍数做串并转换，并行输出单个码元内的基带数据，与预先存入电路中的所有理想基带数据相关，此处的相关值即为维特比解调中的分支度量值，根据此分支度量值计算累计路径和幸存比特，并完成回溯，输出码元。