CN111294089A - 基于fpga的宽带电力线载波通信符号同步方法 - Google Patents

Abstract

本发明公开了基于FPGA的宽带电力线载波通信符号同步方法，包括以下步骤，将输入数据移位输入长度为一个前导符号的划窗；将划窗中的数据与本地序列进行互相关；对划窗中的数据进行自相关，即求得划窗中数据的能量；互相关值与能量值输入到除法器IP核中进行除法计算；经过除法器后，将商值与判决门限进行比较，大于判决门限则为捕获到一个峰；连续捕获八个峰值后则同步成功，对输入数据进行截取输出。本发明同步设计分粗同步和细同步两步进行，有效改善了因噪声引起的符号同步不准确的问题，向较于传统方法更适合电力线信道环境。

Description

基于FPGA的宽带电力线载波通信符号同步方法

技术领域

本发明涉及电力通信技术领域，特别涉及基于FPGA的宽带电力线载波通信符号同步方法。

背景技术

电力线通信PLC是使用现有电网结构中的电力线作为通信截止的一种通信技术，具有无需重新布线、投资少覆盖范围广等优点，在负载管理、数据集抄、故障定位、智能家居、灾后通信恢复等领域具有着广泛的应用。宽带电力线载波通信是在2～30MHz带宽上进行数据传输的一种通信技术，其传输速率在1Mbps以上。但由于电力线的信道特性复杂，且受通信频率、网络拓扑、负载种类、负载工作状态及数量、噪声干扰等影响，通信的可靠性受到严重影响。由于正交频分复用(OFDM)技术能够实现多载波通信，其可以将快速的串行数据流分解为若干慢速的并行数据流，且能够有效地抵抗多径传输效应造成的频率选择性衰落。此外，不同的载波不仅可以采取不同的调制解调方式，而且可以有选择地关闭某些载波达到功率/速率最优化或避开某些授权频带。目前，大部分PLC标准的物理层均采用OFDM技术实现数据可靠传输。而在OFDM通信系统中，同步技术是OFDM系统的关键技术之一，同步性能对于OFDM系统的性能影响很大，传统的符号同步算法有：

(1)基于训练序列的同步算法，该方法通常用于具有前导帧结构的通信系统中，利用前导训练序列进行同步；

(2)基于循环前缀的同步算法，该方法主要使用循环前缀、循环后缀或者数据段的摸个部分，这些数据均是对OFDM符号部分数据的复制；

(3)盲同步算法，该算法通过大量统计数据进行同步。

其中针对前导设计的基于训练序列的同步算法又以延迟相关算法和本地相关算法。延迟相关算法是通过对输入前导数据的自相关实现同步。本地相关算法则是将输入数据与本地训练序列进行互相关同步。而延时相关算具有峰值平台效应，即延迟向福安峰值与相邻点出的延迟相关值接近，峰值不明显容易受到噪声干扰。而采用本地序列互相关算法可以获取明显峰值，同步更为准确，现有技术的缺陷和不足：

(1)传统的本地互相关算法，需要将输入数据与本地序列进行互相关运算，并且为了归一化需要进行本地序列与输入数据的自相关运算，硬件实现复杂度高；

(2)针对大量的相关运算，在硬件实现中会占用大量乘法器资源，资源占用量大；

(3)传统符号同步虽然峰值明显，但电力线信道下的脉冲噪声、窄带干扰影响了符号同步的准确性。

发明内容

本发明的目的在于提供基于FPGA的宽带电力线载波通信符号同步方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：基于FPGA的宽带电力线载波通信符号同步方法，包括以下步骤：

S1：将输入数据移位输入长度为一个前导符号的划窗；

S2：将划窗中的数据与本地序列进行互相关；

S3：对划窗中的数据进行自相关，即求得划窗中数据的能量；

S4：互相关值与能量值输入到除法器IP核中进行除法计算；

S5：经过除法器后，将商值与判决门限进行比较，大于判决门限则为捕获到一个峰；

S6：连续捕获八个峰值后则同步成功，对输入数据进行截取输出。

优选的，所述S2包括：

a1：根据本地前导序列的符号位对前导进行量化，正数为1负数为-1；

a2：采用十级流水线加法器对输入移位寄存器中的数据进行求和计算，其中第一级同时进行与量化后的前导序列的互相关运算；

a3：对第十级计算得到的互相关值进行取绝对值运算，根据符号位判断，正数不变，负数取反；

a4：每级加法运算均需要进行符号位扩展，保证计算结果不溢出。

优选的，所述S3包括：

b1：对划窗数据进行取绝对值计算，根据输入数据符号，正数不变，负数取反；

b2：对取绝对值后的数据进行十级流水线加法运算，每级加法运算均要进行符号位扩展，保证计算结果不溢出。

优选的，所述S4包括：

c1：所用除法器IP核为xilinx自带IP div_gen，除法计算时，采用能量比相关的方式；

c2：输入除法器前，对相关和右移8位；

c3：对输出商值高位进行截位，取低22位进行输出。

优选的，所述S5包括：

d1：峰值门限设为1500，峰值检测时只对完整前导符号进行捕获，对前半个符号不进行捕获；

d2：峰值检测分为粗同步和细同步，采用16状态机实现；

d3：细同步时连续检测后续7个时钟的峰值，选择最大的位置作为当前同步符号的的结尾。

优选的，所述S6包括：

e1：连续同步八个峰后，符号同步完成信号拉高，计数器开始计数；

e2：将输入数据延时986个时钟周期进行截取输出，输出结果即为，剩余的四个半前导符号以及载荷数据，用于后续计算。

本发明的技术效果和优点：

(1)本发明采用的符号同不方法，本地训练序列经过01量化，大大简化了互相关的硬件设计；

(2)本发明采用绝对值求和的方式代替自相关运算，将乘法运算转化为加法运算，降低了硬件资源占用率；

(3)本发明同步设计分粗同步和细同步两步进行，有效改善了因噪声引起的符号同步不准确的问题，向较于传统方法更适合电力线信道环境。

附图说明

图1是本发明符号同步整体结构框图。

图2是本发明移位寄存器硬件结构图。

图3是本发明十级流水线加法器硬件结构图。

图4是本发明所采用xilinx除法器IP信号接口图。

图5是本发明符号同步16级状态机状态转移图。

图6是本发明相关求和和能量求和仿真结果图。

图7是本发明符号同步和数据截取仿真结果图。

图8是本发明细同步中cnts变化仿真结果图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供了如图1-8所示的基于FPGA的宽带电力线载波通信符号同步方法，根据低压宽带电力线载波通信前导帧结构特性，将量化后的本地前导序列与输入数据进行互相关，利用能量和对互相关数据进行归一化处理，设计同步状态机，每个符号均经过粗同步和细同步两个状态，利用判决门限对相关峰值进行检测，包括以下步骤：

S1：将输入数据移位输入长度为一个前导符号的划窗，具体实现方式如下：

设计9个长度为1024的寄存器，每个寄存器编号从高到低分别对应输入数据的每一位，具体寄存器结构如图2所示；

S2：将划窗中的数据与本地序列进行互相关，具体实现方式如下：

将量化为01比特的本地序列作为已知数据与本地序列进行互相关运算，本地序列量比特为一个符号对寄存器的数据进行两两符号判决并相加，具体实现公式如下：

之后对数据继续进行流水线加法运算，流水线加法器硬件结构如图3所示，最后对输出数据符号进行判决，负数取反，正数不变，并将相关求和结果打一拍输出，与能量求和结果输出保持对齐，如图5，shift_sum为相关求和输出信号，第一个短峰为前半个前导符号的相关峰值，之后没出现一个完整的前导符号，就会产生一个相关峰值；

根据本地前导序列的符号位对前导进行量化，正数为1负数为-1量化后前导序列如表1：

表1

S3：对划窗中的数据进行自相关，即求得划窗中数据的能量，具体实现方式如下：

在将数据输入十级流水线加法寄存器之前先对数据进行取绝对值计算，之后采用图3所示流水线加法器计算能量和；

上述S3与S2流水线加法计算中，针对每一级加法器，计算数据均需要符号位扩展，这样保证计算结果不会因溢出而产生计算错误，如图5，pow_sum为能量求和输出信号，因为电力线信号经过前端增益控制，每个滑窗的能量相关值基本维持在一个固定的范围；

S4：互相关值与能量值输入到除法器IP核中进行除法计算，具体实现方式如下：

采用xilinx自带除法器IP核进行除法计算，该IP和采用AXI_Stream接口，使用前先将Algorithm Type设为Radix2模式，除数输入位宽为16位，被除数输入位宽为24位，输出结果为40位，其中低16位为余数，对输入除法器的互相关值右移8位，高位补零，输入能量值高位补零，输出结果的37-16位用于进行门限判决，除法器模块如图4所示；

S5：经过除法器后，将商值与判决门限进行比较，大于判决门限则为捕获到一个峰，如果峰与峰之间间隔小于1020或大于1030则同步失败，返回初始状态重新捕获，具体实现方式如下：

图1为本符号同步硬件设计结构图，整个硬件结构包括移位寄存器模块，相关求和模块，能量求和模块，除法器模块，符号同步模块，与数据截取模块，其中数据截取模块输出控制信号反馈给移位寄存器模块输出；

图5为符号同步16状态机示意图，其中没两个状态为一组，别为粗同步与细同步，判决门限设置为1500，将除法所得商与门限值进行比较，如果超过门限则进入细同步，否则保持当前状态，进入细同步后，连续判断气候7个时刻的峰值，若出现比当前峰值还大的位置则更新当前符号位坐标值，若7个时刻值比较完毕则进入下一符号的同步状态，否则停留在当前细同步状态中，另外，出第一组状态，其余每个粗同步状态都要进行峰值间距判断，如果间距小于1020或大于1030则认为同步失败，返回初始状态重新同步，在最后一个符号同步之后，若计数器cnts计数值没有大于帧长度，则认为当前帧没有结束，拉高截取使能信号，否则判断当前帧已经结束，使能信号拉低；

S6：连续捕获八个峰值后则同步成功，对输入数据进行截取输出，具体实现方式如下：

在截取使能信号拉高时刻中，具体截取算法如下：

If cnts>＝986+location

Dout＝shift_in

Dout_valid＝1

Else

Dout＝shift_in

Dout_valid＝0

其中shift_in为输入数据流，该信号，即为移位寄存器输出信号，最终结果输出为剩余四个半符号以及后续的帧控制与载荷数据符号，用于进行后续处理；

S4、S5、S6的实现结果图如图7所示，其中，根据cnts的变化可以看出有限状态机经过16次状态转移，将menxian_quot值与menxian_set作比较来进行峰值检测，当同步到第八个峰之后，data_jiequ_flag拉高，开始对数据进行截取，之后经过896个时钟后dout_en信号拉高，此时数据符号同步完毕，图8为细同步时，cnts信号变化仿真结果图，进入细同步状态后，连续判决之后7个时刻的峰值，找出最大峰值的位置并更新location_flag值。

以上所述即为本发明主要技术要点，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

在本发明的描述中，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

本发明使用到的标准零件均可以从市场上购买，异形件根据说明书的和附图的记载均可以进行订制。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (6)

1.基于FPGA的宽带电力线载波通信符号同步方法，包括以下步骤：

S1：将输入数据移位输入长度为一个前导符号的划窗；

S2：将划窗中的数据与本地序列进行互相关；

S3：对划窗中的数据进行自相关，即求得划窗中数据的能量；

S4：互相关值与能量值输入到除法器IP核中进行除法计算；

S5：经过除法器后，将商值与判决门限进行比较，大于判决门限则为捕获到一个峰；

S6：连续捕获八个峰值后则同步成功，对输入数据进行截取输出。

2.根据权利要求1所述的基于FPGA的宽带电力线载波通信符号同步方法，其特征在于：所述S2包括：

a1：根据本地前导序列的符号位对前导进行量化，正数为1负数为-1；

a2：采用十级流水线加法器对输入移位寄存器中的数据进行求和计算，其中第一级同时进行与量化后的前导序列的互相关运算；

a3：对第十级计算得到的互相关值进行取绝对值运算，根据符号位判断，正数不变，负数取反；

a4：每级加法运算均需要进行符号位扩展，保证计算结果不溢出。

3.根据权利要求1所述的基于FPGA的宽带电力线载波通信符号同步方法，其特征在于：所述S3包括：

b1：对划窗数据进行取绝对值计算，根据输入数据符号，正数不变，负数取反；

b2：对取绝对值后的数据进行十级流水线加法运算，每级加法运算均要进行符号位扩展，保证计算结果不溢出。

4.根据权利要求1所述的基于FPGA的宽带电力线载波通信符号同步方法，其特征在于：所述S4包括：

c1：所用除法器IP核为xilinx自带IP div_gen，除法计算时，采用能量比相关的方式；

c2：输入除法器前，对相关和右移8位；

c3：对输出商值高位进行截位，取低22位进行输出。

5.根据权利要求1所述的基于FPGA的宽带电力线载波通信符号同步方法，其特征在于：所述S5包括：

d1：峰值门限设为1500，峰值检测时只对完整前导符号进行捕获，对前半个符号不进行捕获；

d2：峰值检测分为粗同步和细同步，采用16状态机实现；

d3：细同步时连续检测后续7个时钟的峰值，选择最大的位置作为当前同步符号的的结尾。

6.根据权利要求1所述的基于FPGA的宽带电力线载波通信符号同步方法，其特征在于：所述S6包括：

e1：连续同步八个峰后，符号同步完成信号拉高，计数器开始计数；

e2：将输入数据延时986个时钟周期进行截取输出，输出结果即为，剩余的四个半前导符号以及载荷数据，用于后续计算。

Images