CN115550589B - 一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置及方法 - Google Patents

一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置及方法 Download PDF

Info

Publication number
CN115550589B
CN115550589B CN202210971766.9A CN202210971766A CN115550589B CN 115550589 B CN115550589 B CN 115550589B CN 202210971766 A CN202210971766 A CN 202210971766A CN 115550589 B CN115550589 B CN 115550589B
Authority
CN
China
Prior art keywords
data
interface
cameralink
coaxpress
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210971766.9A
Other languages
English (en)
Other versions
CN115550589A (zh
Inventor
彭宇
刘连胜
邵文逸
刘梓豪
刘大同
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN202210971766.9A priority Critical patent/CN115550589B/zh
Publication of CN115550589A publication Critical patent/CN115550589A/zh
Application granted granted Critical
Publication of CN115550589B publication Critical patent/CN115550589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/20—Adaptations for transmission via a GHz frequency band, e.g. via satellite
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Closed-Circuit Television Systems (AREA)

Abstract

本发明是一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置及方法。本发明涉及星载高速数据传输技术技术领域，所述装置包括：FPGA、CoaXpress接口和CameraLink接口；CoaXpress接收通路的接口连接器能够接收两路信号，分别通过两个CoaXpress接口芯片与FPGA通信；CameraLink 80bit发送通路使用三片接口芯片连接到两个CameraLink接口连接器。本发明采用基于BlockRAM的乒乓缓存的读写方式，相比片外缓存传输延时更低，保障了高速数据传输的实时性。

Description

一种基于FPGA的CoaXPress接口数据到CameraLink接口数据 的高速实时转换装置及方法
技术领域
本发明涉及星载高速数据传输技术领域，是一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置及方法。
背景技术
近年来，随着星载图像处理技术在遥感领域的逐步应用，遥感图像处理载荷对高速图像传输接口的速率提出了更高的要求。常见的星载图像传输接口包括CameraLink、TLK2711和CoaXPress。
CameraLink接口针对工业相机高带宽和灵活性的需求，具备Lite、Base、Medium、Full和80bit五种不同的传输模式。80bit模式是这五种传输模式中速率最高的一种，其最大传输带宽为6.8Gbps，需要同时使用3片接口芯片和2个连接器。面对广域遥感图像这类巨大的图像数据，目前往往采用多路CameraLink 80bit接口并联的方式，这一方面会带来多路传输不同步和误码率增大的风险，另一方面会占据相机和图像处理载荷较大的体积。因此CameraLink接口逐渐难以满足高速星载图像传输的实际需求。
TLK2711接口采用TLK2711-SP超高速点对点数据传输芯片，采用8b/10b编码，有效数据带宽为2Gbps。常常作为高分遥感这类成像数据量较小的相机接口，难以满足海量的实时图像传输需求。
CoaXPress接口支持最大12.5Gbps的下行传输速率，并且具备最大41.6Mbps的上行传输速率，上行端口能够对相机进行配置。CoaXPress接口可以使用电磁兼容性(Electromagnetic Compatibility，EMC)性能更好的Micro-BNC连接器及同轴线缆，面对星上恶劣的使用环境，具备更高的技术可靠性。因此，面对CoaXPress接口正在逐渐取代CameraLink接口，在星载图像高速传输技术领域得到广泛应用。
目前，星载图像高速传输技术面临两个主要问题。其一，为了获取更高分辨率和更广区域的遥感图像，海量数据的传输压力迫使遥感相机不得不使用传输速率更高的CoaXPress接口。然而，CameraLink接口依旧是星上综合电子平台和固存系统的主流接口。两者接口速率的不匹配和接口形式的不一致成为了亟待解决的问题之一。其二，海量的图像数据对遥感图像处理载荷的缓存容量和传输的实时性都提出了较高的要求，如何保障海量图像数据传输的实时性也是亟待解决的问题之一。
发明内容
本发明为克服现有技术的不足，本发明用以实现CoaXPress接口数据到CameraLink接口数据的高速实时转换为目标，以Xilinx公司具备GTH/GTX高速收发器的FPGA、CoaXPress接口和CameraLink接口为主要硬件，设计一种能够满足高速实时地将CoaXPress接口数据转换成CameraLink接口数据的方法，其最大延时为传输一行图像的时间，满足星上实时图像处理的现实需求。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
本发明提供了一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置及方法，本发明提供了以下技术方案：
一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置，所述装置包括：FPGA、CoaXpress接口和CameraLink接口；
CoaXpress接收通路的接口连接器能够接收两路信号，分别通过两个CoaXpress接口芯片与FPGA通信；CameraLink 80bit发送通路使用三片接口芯片连接到两个CameraLink接口连接器。
优选地，FPGA用于负责CoaXPress接口数据到CameraLink接口数据的高速实时转换，使用内部的GTH/GTX高速收发器从CoaXPress接口接收图像数据，使用可编程逻辑资源和片上Block RAM缓存进行图像数据实时转换，使用可配置IO发送图像数据至CameraLink接口。
优选地，一组CoaXPress接口采用两片CoaXPress接口芯片，使用一个双路CoaXPress连接器，该接口负责从相机接收图像数据，具体设计可以根据实际应用需求进行调整和数量扩展。
优选地，一组CameraLink 80bit接口采用三片CameraLink接口芯片，其中两片连接在同一个连接器上，另一片单独使用一个连接器，共计使用两个连接器。
优选地，CameraLink 80bit接口负责将转换后的图像数据发送出去，根据实际需求修改为Lite、Base、Medium、Full模式使用或进行数量拓展。
一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换方法，所述方法包括以下步骤：
步骤1：通过使用FPGA内部的混合模式时钟管理器提供不同的时钟源，其中，数据接收部分使用的drp_clk时钟频率为100Mhz，数据解码和数据转换部分使用的sys_clk为250Mhz，数据转换部分使用的cam_clk为85Mhz；
步骤2：数据接收部分由GTH-Aurora 8b/10b串行转换模块和GTH读写模块组成，GTH-Aurora 8b/10b串行转换模块接收分别来自两片CoaXPress接口芯片的两对高速串行差分信号，同时接收来自板载晶振输出的125Mhz差分时钟，串行转换模块从高速串行差分提取出有效的并行数据，同时提取出包含数据时钟和K码等信息的控制信息；
步骤3：数据解码包含gth0解码模块、gth1解码模块和数据同步模块，gth0和gth1负责接收数据时钟、数据和控制K码，在数据时钟下根据控制K码包含的信息提取出有效的图像数据data0和data1；
步骤4：数据转换包含数据转换/缓存模块和CameraLink 80bit发送模块，数据转换/缓存模块内部通过一个状态机控制两个Block RAM进行乒乓读写，每个Block RAM各缓存一行的图像数据，由状态机控制交替进行读或写；
步骤5：当第n行图像数据正在写入一个Block RAM时，另一个Block RAM有足够的时间去发送第n-1行的数据，发送时间为相机行频的倒数，即传输一行图像的时间。转换功能体现在对Block RAM进行乒乓缓存的同时，可以通过覆写Block RAM的地址实现图像数据的拼接操作和图像辅助数据的转换操作，传输延时最大程度保证高速传输的实时性。
优选地，根据CameraLink接口的传输速率和通道数量需求，调整CameraLink80bit发送模块的配置，配置成Lite、Base、Medium、Full四种模式或者进行适当扩展使用。
优选地，CameraLink 80bit发送模块负责将转换后的图像数据tx_data按照CameraLink 80bit标准协议进行重新组帧发送。
一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行，以用于实现一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换方法。
一种计算机设备，包括存储器和处理器，所述存储器中存储有计算机程序，当所述处理器运行所述存储器存储的计算机程序时，所述处理器执行根据一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换方法。
本发明具有以下有益效果：
本发明减少大容量片外缓存使用，降低了硬件设计复杂度，降低了功耗，提高了系统的整体可靠性；
本发明采用乒乓缓存的读写机制，相比片外缓存传输延时更低，保障了高速数据传输的实时性；
本发明需求硬件器件数量少、尺寸小，占据PCB板的体积小，整体功耗低，更适用于星上体积和功耗受限的条件；
本发明方法设计拓展性强，可以根据具体传输速率需求拓展多组使用；
本发明设计的高速实时转换系统集成度高、可扩展性强、功耗低，满足在轨使用需求。
本发明针对星载环境下相机与综合电子之间接口不匹配的问题，提出了一种定制化的CoaXPress至CameraLink接口转换方法。本发明提出的方法是一种单向转换，且实时性更高、拓展性更强。
本发明不以输入时钟或输出时钟作为判断条件，而是通过拓展输出接口的数量保证输出的数据吞吐量大于输入数据的吞吐量。
本发明中提出的方法不以内部FIFO和外部存储介质DDR3SDRAM作为缓存手段，而是通过内部的BlockRAM进行缓存，传输最大延时控制为传输一行图像的时间。
本发明提出的方法详细描述了实时转换过程中的设计思路，对每个主要功能模块都展开进行了细节描述。本发明更强调实时转换方法的实时性和拓展性。
本发明提出的方法通过同步模块保证了输出接口数据的同步性。
本发明提出的方法CameraLink输出接口支持Lite、Base、Medium、Full和80bit五种模式。
本发明提出的方法除了可以实现两种数据接口的转换，还可以通过覆写BlockRAM的地址实现图像数据的拼接操作和图像辅助数据的转换操作。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是高速实时转换方法的总体框图；
图2是基于FPGA的高速实时转换方法设计框图；
图3是数据同步模块实现原理框图；
图4是数据转换/缓存模块状态机控制图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
以下结合具体实施例，对本发明进行了详细说明。
具体实施例一：
根据图1-图4所示，本发明为解决上述技术问题采取的具体优化技术方案是：本发明涉及一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置及方法。
本发明以FPGA处理器为基础，使用可编程逻辑、片上Block RAM缓存、可配置IO和GTH/GTX高速收发接口完成对CoaXPress接口数据到CameraLink接口数据的高速实时转换。
一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置，所述装置包括：FPGA、CoaXpress接口和CameraLink接口；
CoaXpress接收通路的接口连接器能够接收两路信号，分别通过两个CoaXpress接口芯片与FPGA通信；CameraLink 80bit发送通路使用三片接口芯片连接到两个CameraLink接口连接器。
对高速图像数据传输任务的具体需求进行分析，可选择性能匹配的FPGA芯片，替换本发明图1结构中Kintex UltraScale FPGA处理器，以获得更优的成本和性能；
按照图1所示的总体结构，并结合实际需求选择合适数量和功能的CoaXPress和CameraLink接口，完成硬件系统设计；
按照图2所示的高速实时转换方法，根据具体图像数据和图像辅助数据的输入输出的格式，进行数据转换/缓存模块的转换功能设计，；
按照图2所示的高速实时转换方法，根据数据接口传输速率，设计合适的片上缓存空间容量，基于片上Block RAM资源进行数据转换/缓存模块的缓存功能设计；
按照图2所示的高速实时转换方法，根据CoaXPress接收的传输速率和通道数量需求，调整GTH-Aurora 8b/10b串行转换模块的通道数量和传输速率；
按照图2所示的高速实时转换方法，根据CameraLink接口的传输速率和通道数量需求，调整CameraLink 80bit发送模块的配置，可以配置成Lite、Base、Medium、Full四种模式或者进行适当扩展使用；
按照图3所示的数据同步方法，根据实际情况下的通道间不同步情况，修改两个异步FIFO的深度；
数据转换部分主要包含数据转换/缓存模块和CameraLink 80bit发送模块。数据转换/缓存模块内部通过一个状态机进行控制两个Block RAM进行乒乓读写。每个BlockRAM各缓存一行的图像数据，由状态机控制交替进行读或写，如图4所示。
按照图4所示的数据转换/缓存模块状态机控制方法，根据具体需求调整状态机的状态声明和状态转移条件。
FPGA负责将CoaXPress形式的图像数据转换成CameraLink形式，整体设计主要由①数据接收部分、②数据解码部分和③数据转换部分三部分组成，时钟管理模块给三个部分提供不同的时钟源，该设计的总体结构如图2所示。
时钟管理模块通过使用FPGA内部的混合模式时钟管理器(Mixed-Mode ClockManager，MMCM)给三个部分提供不同的时钟源。其中，①数据接收部分使用的drp_clk时钟频率为100Mhz，②数据解码和③数据转换部分使用的sys_clk为250Mhz，③数据转换部分使用的cam_clk为85Mhz。
数据接收部分主要由GTH-Aurora 8b/10b串行转换模块和GTH读写模块组成。GTH-Aurora 8b/10b串行转换模块接收分别来自两片CoaXPress接口芯片的两对高速串行差分信号，即图中所示的gth0_rxp_in、gth0_rxn_in和gth1_rxp_in、gth1_rxn_in这两对高速串行差分信号，同时接收来自板载晶振输出的125Mhz差分时钟，即图中的gth_clk_p和gth_clk_n。该串行转换模块不仅能够从高速串行差分提取出有效的并行数据，即图中所示的rx0_data和rx1_data数据信号。也能提取出包含数据时钟和K码等信息的控制信息，即图中所示的rx0_ctrl和rx1_ctrl控制信号。
GTH读写控制模块可以对GTH-Aurora 8b/10b串行转换模块进行读写操作，在该设计中只进行了读操作。GTH读写控制模块根据读取得到的控制信号和数据信号，解析得到gth0_rx_clk和gth1_rx_clk数据时钟、gth0_data和gth1_data有效并行数据、gth0_charisk和gth1_charisk控制K码。
数据解码部分主要包含gth0解码模块、gth1解码模块和数据同步模块。其中，gth0和gth1的解码模块功能一致，负责接收数据时钟、数据和控制K码，在数据时钟下根据控制K码包含的信息提取出有效的图像数据data0和data1。
由于两路CoaXpress数据经过相机发送、线缆和接收芯片的传输，可能会存在两通道数据不同步的情况。数据同步模块能够将两路的图像数据对齐同步，其实现原理如图3所示。数据同步模块将两路数据分别存进两个异步FIFO，当两个异步FIFO都非空时，同时将两个异步FIFO中的数据读取同步输出，即snyc_data信号，从而实现对两个通道数据的同步和对齐。
具体实施例二：
本申请实施例二与实施例一的区别仅在于：
FPGA用于负责CoaXPress接口数据到CameraLink接口数据的高速实时转换，使用内部的GTH/GTX高速收发器从CoaXPress接口接收图像数据，使用可编程逻辑资源和片上Block RAM缓存进行图像数据实时转换，使用可配置IO发送图像数据至CameraLink接口。
具体实施例三：
本申请实施例三与实施例二的区别仅在于：
FPGA用于负责CoaXPress接口数据到CameraLink接口数据的高速实时转换，使用内部的GTH/GTX高速收发器从CoaXPress接口接收图像数据，使用可编程逻辑资源和片上Block RAM缓存进行图像数据实时转换，使用可配置IO发送图像数据至CameraLink接口。
具体实施例四：
本申请实施例四与实施例三的区别仅在于：
一组CameraLink 80bit接口采用三片CameraLink接口芯片，其中两片连接在同一个连接器上，另一片单独使用一个连接器，共计使用两个连接器。
具体实施例五：
本申请实施例五与实施例四的区别仅在于：
CameraLink 80bit接口负责将转换后的图像数据发送出去，根据实际需求修改为Lite、Base、Medium、Full模式使用或进行数量拓展。
具体实施例六：
本申请实施例六与实施例五的区别仅在于：
本发明提供一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换方法，所述方法包括以下步骤：
步骤1：通过使用FPGA内部的混合模式时钟管理器提供不同的时钟源，其中，数据接收部分使用的drp_clk时钟频率为100Mhz，数据解码和数据转换部分使用的sys_clk为250Mhz，据转换部分使用的cam_clk为85Mhz；
步骤2：数据接收部分由GTH-Aurora 8b/10b串行转换模块和GTH读写模块组成，GTH-Aurora 8b/10b串行转换模块接收分别来自两片CoaXPress接口芯片的两对高速串行差分信号，同时接收来自板载晶振输出的125Mhz差分时钟，串行转换模块从高速串行差分提取出有效的并行数据，同时提取出包含数据时钟和K码等信息的控制信息；
步骤3：数据解码包含gth0解码模块、gth1解码模块和数据同步模块，gth0和gth1负责接收数据时钟、数据和控制K码，在数据时钟下根据控制K码包含的信息提取出有效的图像数据data0和data1；
步骤4：数据转换包含数据转换/缓存模块和CameraLink 80bit发送模块，数据转换/缓存模块内部通过一个状态机进行控制两个Block RAM进行乒乓读写，每个Block RAM各缓存一行的图像数据，由状态机控制交替进行读或写；
步骤5：当第n行图像数据正在写入一个Block RAM时，另一个Block RAM有足够的时间去发送第n-1行的数据，发送时间为相机行频的倒数，传输一行图像的时间，转换功能体现在对Block RAM进行乒乓缓存的同时，可以通过覆写Block RAM的地址实现图像数据的拼接操作和图像辅助数据的转换操作，传输延时最大程度保证高速传输的实时性。
具体实施例七：
本申请实施例七与实施例六的区别仅在于：
根据CameraLink接口的传输速率和通道数量需求，调整CameraLink 80bit发送模块的配置，配置成Lite、Base、Medium、Full四种模式或者进行适当扩展使用。
具体实施例八：
本申请实施例八与实施例七的区别仅在于：
CameraLink 80bit发送模块负责将转换后的图像数据tx_data按照CameraLink80bit标准协议进行重新组帧发送。
此外，一幅广域类型的遥感图像动辄几十上百Gbit，如果使用多片大容量DDR进行整幅图像缓存，那么对整体设计的传输功耗、硬件成本、布局走线都有非常严重的影响。本发明中提出的数据转换/缓存模块能够较好地保证高速传输的实时性和可靠性。
缓存功能体现在当第n行图像数据正在写入其中一个Block RAM时，另一个BlockRAM有足够的时间去发送第n-1行的数据，该发送时间为相机行频的倒数，即传输一行图像的时间。转换功能体现在对Block RAM进行乒乓缓存的同时，可以通过覆写Block RAM的地址实现图像数据的拼接操作和图像辅助数据的转换操作。采取此种方式传输延时为传输一行图像数据的时间，一方面能够解决CoaXPress接口速率过快而CameraLink接口无法及时发送的问题，另一方面使用片上Block RAM读写相比片外DDR读写节省了更多的功耗和传输延时，传输延时能够最大程度保证高速传输的实时性。
具体实施例九：
本申请实施例九与实施例八的区别仅在于：
本发明提供一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行，以用于实现如一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换方法。
具体实施例十：
本申请实施例十与实施例九的区别仅在于：
本发明提供一种计算机设备，包括存储器和处理器，所述存储器中存储有计算机程序，当所述处理器运行所述存储器存储的计算机程序时，所述处理器执行根据一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换方法。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或N个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“N个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更N个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或N个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，N个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
以上所述仅是一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置及方法的优选实施方式，一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置及方法的保护范围并不仅局限于上述实施例，凡属于该思路下的技术方案均属于本发明的保护范围。应当指出，对于本领域的技术人员来说，在不脱离本发明原理前提下的若干改进和变化，这些改进和变化也应视为本发明的保护范围。

Claims (9)

1.一种使用基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置进行CoaXPress接口数据到CameraLink接口数据的高速实时转换方法，其特征是：所述方法包括：
步骤1：通过使用FPGA内部的混合模式时钟管理器提供不同的时钟源，其中，数据接收部分使用的drp_clk时钟频率为100MHz，数据解码和数据转换部分使用的sys_clk为250MHz，数据转换部分使用的cam_clk为85MHz；
步骤2：数据接收部分由GTH-Aurora 8b/10b串行转换模块和GTH读写模块组成，GTH-Aurora 8b/10b串行转换模块接收分别来自两片CoaXPress接口芯片的两对高速串行差分信号，同时接收来自板载晶振输出的125MHz差分时钟，串行转换模块从高速串行差分提取出有效的并行数据，同时提取出包含数据时钟和K码信息的控制信息；
步骤3：数据解码包含gth0解码模块、gth1解码模块和数据同步模块，gth0和gth1负责接收数据时钟、数据和控制K码，在数据时钟下根据控制K码包含的信息提取出有效的图像数据data0和data1；
步骤4：数据转换包含数据转换/缓存模块和CameraLink 80bit发送模块，数据转换/缓存模块内部通过一个状态机进行控制两个Block RAM进行乒乓读写，每个Block RAM各缓存一行的图像数据，由状态机控制交替进行读或写；
步骤5：当第n行图像数据正在写入一个Block RAM时，另一个Block RAM发送第n-1行的数据，发送时间为相机行频的倒数，传输一行图像的时间，转换功能体现在对Block RAM进行乒乓缓存的同时，通过覆写Block RAM的地址实现图像数据的拼接操作和图像辅助数据的转换操作，传输延时最大程度保证高速传输的实时性；
所述基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置包括：FPGA、CoaXpress接口和CameraLink接口；CoaXpress接收通路的接口连接器能够接收两路信号，分别通过两个CoaXpress接口芯片与FPGA通信；CameraLink 80bit发送通路使用三片接口芯片连接到两个CameraLink接口连接器。
2.根据权利要求1所述的方法，其特征是：根据CameraLink接口的传输速率和通道数量需求，调整CameraLink 80bit发送模块的配置，配置成Lite、Base、Medium、Full四种模式或者进行适当扩展使用。
3.根据权利要求2所述的方法，其特征是：CameraLink 80bit发送模块负责将转换后的图像数据tx_data按照CameraLink 80bit标准协议进行重新组帧发送。
4.根据权利要求1所述的方法，其特征是：
FPGA用于负责CoaXPress接口数据到CameraLink接口数据的高速实时转换，使用内部的GTH/GTX高速收发器从CoaXPress接口接收图像数据，使用可编程逻辑资源和片上BlockRAM缓存进行图像数据实时转换，使用可配置IO发送图像数据至CameraLink接口。
5.根据权利要求4所述的方法，其特征是：一组CoaXPress接口采用两片CoaXPress接口芯片，使用一个双路CoaXPress连接器，该接口负责从相机接收图像数据，具体设计根据实际应用需求进行调整和数量扩展。
6.根据权利要求5所述的方法，其特征是：一组CameraLink 80bit接口采用三片CameraLink接口芯片，其中两片连接在同一个连接器上，另一片单独使用一个连接器，共计使用两个连接器。
7.根据权利要求6所述的方法，其特征是：
CameraLink 80bit接口负责将转换后的图像数据发送出去，根据实际需求修改为Lite、Base、Medium、Full模式使用或进行数量拓展。
8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行，以用于实现如权利要求1-7所述的方法。
9.一种计算机设备，其特征在于，包括存储器和处理器，所述存储器中存储有计算机程序，当所述处理器运行所述存储器存储的计算机程序时，所述处理器执行根据权利要求1-7所述的方法。
CN202210971766.9A 2022-08-12 2022-08-12 一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置及方法 Active CN115550589B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210971766.9A CN115550589B (zh) 2022-08-12 2022-08-12 一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210971766.9A CN115550589B (zh) 2022-08-12 2022-08-12 一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置及方法

Publications (2)

Publication Number Publication Date
CN115550589A CN115550589A (zh) 2022-12-30
CN115550589B true CN115550589B (zh) 2024-05-24

Family

ID=84723542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210971766.9A Active CN115550589B (zh) 2022-08-12 2022-08-12 一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置及方法

Country Status (1)

Country Link
CN (1) CN115550589B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013190872A (ja) * 2012-03-12 2013-09-26 Ricoh Co Ltd 画像処理装置及び画像処理方法
CN104363383A (zh) * 2014-10-16 2015-02-18 青岛歌尔声学科技有限公司 一种图像预畸变校正的方法和装置
CN104618697A (zh) * 2015-01-28 2015-05-13 中国科学院光电技术研究所 一种基于FPGA的全配置型Camera link转光纤实时图像光端机
CN104717485A (zh) * 2015-03-26 2015-06-17 金陵科技学院 一种基于fpga的vga接口裸眼3d显示系统
CN207052613U (zh) * 2017-08-01 2018-02-27 四川省冶地工程勘察设计有限公司 用于数字摄影测量的通用转换装置
KR101849853B1 (ko) * 2016-11-28 2018-04-17 주식회사 엠비젼 대용량 영상신호 고속 전송장치
CN108988991A (zh) * 2018-07-26 2018-12-11 电子科技大学 带宽自适应的串行数据传输系统
CN109255301A (zh) * 2018-08-14 2019-01-22 北京航空航天大学 一种基于fpga的红外遥感图像舰船检测虚警剔除方法
CN112995505A (zh) * 2021-02-09 2021-06-18 西南科技大学 一种图像处理方法及装置
CN113630585A (zh) * 2021-07-08 2021-11-09 中国科学院西安光学精密机械研究所 一种扩展型Camera Link相机转光纤实时传输系统及方法
CN113918505A (zh) * 2021-10-20 2022-01-11 长光卫星技术有限公司 一种星上超高速存储系统及方法
CN113986192A (zh) * 2021-11-16 2022-01-28 西安应用光学研究所 一种CoaXPress接口数据和Cameralink接口数据互相转换的方法
CN114866710A (zh) * 2022-06-02 2022-08-05 中国科学院光电技术研究所 一种基于Camera-link相机的通用解码和数据采集装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013190872A (ja) * 2012-03-12 2013-09-26 Ricoh Co Ltd 画像処理装置及び画像処理方法
CN104363383A (zh) * 2014-10-16 2015-02-18 青岛歌尔声学科技有限公司 一种图像预畸变校正的方法和装置
CN104618697A (zh) * 2015-01-28 2015-05-13 中国科学院光电技术研究所 一种基于FPGA的全配置型Camera link转光纤实时图像光端机
CN104717485A (zh) * 2015-03-26 2015-06-17 金陵科技学院 一种基于fpga的vga接口裸眼3d显示系统
KR101849853B1 (ko) * 2016-11-28 2018-04-17 주식회사 엠비젼 대용량 영상신호 고속 전송장치
CN207052613U (zh) * 2017-08-01 2018-02-27 四川省冶地工程勘察设计有限公司 用于数字摄影测量的通用转换装置
CN108988991A (zh) * 2018-07-26 2018-12-11 电子科技大学 带宽自适应的串行数据传输系统
CN109255301A (zh) * 2018-08-14 2019-01-22 北京航空航天大学 一种基于fpga的红外遥感图像舰船检测虚警剔除方法
CN112995505A (zh) * 2021-02-09 2021-06-18 西南科技大学 一种图像处理方法及装置
CN113630585A (zh) * 2021-07-08 2021-11-09 中国科学院西安光学精密机械研究所 一种扩展型Camera Link相机转光纤实时传输系统及方法
CN113918505A (zh) * 2021-10-20 2022-01-11 长光卫星技术有限公司 一种星上超高速存储系统及方法
CN113986192A (zh) * 2021-11-16 2022-01-28 西安应用光学研究所 一种CoaXPress接口数据和Cameralink接口数据互相转换的方法
CN114866710A (zh) * 2022-06-02 2022-08-05 中国科学院光电技术研究所 一种基于Camera-link相机的通用解码和数据采集装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于FPGA的MIPI接口嵌入式平台相机的研发与实现;章挺;中国优秀硕士学位论文全文数据库;20210915;第工程科技Ⅱ辑卷(第2021年第09期期);全文 *

Also Published As

Publication number Publication date
CN115550589A (zh) 2022-12-30

Similar Documents

Publication Publication Date Title
US7013359B1 (en) High speed memory interface system and method
US8352774B2 (en) Inter-clock domain data transfer FIFO circuit
CN105573949A (zh) Vpx架构具有jesd204b接口的采集处理电路
US8006008B2 (en) Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices
CN108683536B (zh) 异步片上网络的可配置双模式融合通信方法及其接口
CN110471880B (zh) 一种基于FPGA支持Label号筛选的ARINC429总线模块及其数据传输方法
CN105141877A (zh) 一种基于可编程器件的信号转换装置
CN105281783A (zh) 基于fpga和dsp平台的信号解码单元及其实现方法
CN101854279A (zh) 一种适用于小卫星控制器局域网的数据采集及通信系统
CN208013943U (zh) 一种星载高分辨成像数据传输与采集系统
CN101403962A (zh) 基于fpga的异步双fifo的数据缓存方法
CN102323877A (zh) 基于serdes的视频处理系统
CN113177009B (zh) 一种用于深空探测器的多接口复用方法及系统
CN110515879B (zh) 一种异步传输装置及其传输方法
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
CN115550589B (zh) 一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置及方法
CN109491940A (zh) 一种tlk2711传输接口与usb3.0传输接口的转换电路及转换方法
CN110932748B (zh) 一种大规模天线阵数字波控信号接口设计方法
CN104767959A (zh) 一种实现单像素到多像素数字视频信号的转换方法
CN204948223U (zh) 一种基于可编程器件的信号转换装置
CN115809210A (zh) 一种基于fpga的lvds高速数据交换机
US7248663B2 (en) Apparatus and method for transforming data transmission speed
CN101500094B (zh) 标准移动影像架构规范下用于调整相位的延迟装置
CN211956461U (zh) 串行数据通信电路及系统
CN114445261A (zh) 数据传输设备、系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant