CN114866710A - 一种基于Camera-link相机的通用解码和数据采集装置 - Google Patents

Abstract

本发明公开了一种基于Camera‑link相机的通用解码和数据采集装置，通过Camera‑link数据采集接口接收相机的图像数据，图像解码电路将接收到的图像数据进行解码、排序、拼接和截取还原出有效图像数据，通过修改图像解码电路中的相应参数匹配不同tap数、像素位宽和图像传输模式的Camera‑link相机以实现采集硬件的通用性，图像缓存电路将还原出的图像数据进行缓存并配合帧结束检测电路将每帧完整图像传输到发送模块中，图像靶面计算电路将计算出的图像的高度和宽度信息随一帧完整图像通过发送电路传输到PC机中；本发明在于寻找Camera‑link不同相机数据之间的相关性，实现采集卡的通用性，充分利用资源配置，以减少开发成本和时间为目的，以最短时间切换相机数据采集方案，提高采集卡的实用性。

Description

一种基于Camera-link相机的通用解码和数据采集装置

技术领域

本发明属于图像采集和信号处理领域，提出了一种基于Camera-link相机的通用解码和数据采集装置。

背景技术

自适应光学系统是一种能够实时探测并补偿波前畸变的系统，广泛应用于天文成像、显微成像、自由空间激光通信、视网膜成像、激光光束控制等领域。自适应光学系统由波前探测器、波前控制器、波前校正器三部分构成，通常波前处理机获得波前探测器探测到的波前畸变信息计算出波前校正器的控制电压驱动变形镜补偿波前畸变。

现有的自适应光学系统多数采用Camera-link接口的图像传感器作为波前探测器来提高图像的传输速度，其优点在于实时性好，抗干扰能力强，传输带宽高。Camera-link标准的图像传输模式分为三种：Base模式、Medium模式、Full模式。但是，由于相机的种类不同传输像素的tap数(每个时钟周期传出的像素数)不同、像素位数不同、所使用的图像传输模式不同导致图像采集电路复杂而且需根据相机类型重新设计采集电路。

发明内容

本发明解决的主要技术问题是：本发明提供一种通用的Camera-link相机采集装置，主要是通过单片FPGA模块化电路设计的方式实现，只需根据相机的像素格式和图像传输模式修改相应的电路参数即可实现不同Camera-link相机的数据采集。

本发明解决上述技术问题采用的技术方案是：一种基于Camera-link相机的通用解码和数据采集装置，包括：

将Camera-link接收到的数据传入到FPGA数据采集电路，在FPGA数据采集电路通过修改三种图像电路参数完成适配不同传输模式和像素格式的相机以实现Camera-link相机通用解码和数据采集，然后通过PCIE接口将有效图像数据传入到PC机中；

FPGA数据采集电路，所述FPGA数据采集电路包括：

图像解码电路，所述图像解码电路与所述Camera-link数据采集接口连接，用于对所述Camera-link数据采集接口输入的图像数据解码出有效像素数据、帧有效信号和行有效信号。

图像缓存电路，所述图像缓存电路与图像解码电路相连接，用于对解码出的有效像素数据进行缓存和跨时钟域处理；

帧结束检测电路，所述帧结束检测电路与图像缓存电路和图像解码电路相连接，用于解决跨时钟域处理造成缓存数据频率和PCIE读取时钟频率不同而造成帧结束时像素数据读出不一致的问题；

图像靶面计算电路，所述图像靶面计算电路与图像解码电路相连接，用于计算相机输出图像的高度和宽度并附加在一帧图像数据后传入到发送电路中，可以实现上位机靶面自动调节；

发送电路，所述发送电路与图像缓存电路、帧结束检测电路和图像靶面计算电路相连接，用于将相机有效像素数据和图像靶面信息通过PCIE总线传入到PC机中。

进一步地，所述图像解码电路需要根据相机的tap数、像素位宽和图像传输模式修改电路的tap、bitwidth和mode参数，有效像素数据的解码方式是根据相机的参数以及相应的排序后的整体数据进行截取。

进一步地，所述图像缓存电路通过异步fifo实现图像缓存并解决相机传输图像频率和图像数据读取不一致的问题。

进一步地，所述帧结束检测电路是判断检测到一帧信号结束时图像缓存电路中的数据是否全部读出，当全部读出时输出Frame_end有效信号，解决PC机中图像撕裂的问题。

进一步地，所述图像靶面计算电路用于计算图像的高度和宽度，当Camera-link相机的tap数、像素宽度和图像传输模式不同时可以根据传入到图像靶面计算电路的参数实现自动调节计数。

进一步地，所述发送模块当没有检测到Frame_end有效时将像素数据通过PCIE总线传输到PC机Sdram中，相机输出的每一帧信号结束时获取像素的高度和宽度，当检测到Frame_end有效时将图像的高度和宽度传入到PC中。

本发明原理在于：一种基于Camera-link相机的通用解码和数据采集装置，通过一片带有Camera-link接口和PCIE接口的FPGA载板，完成对Camera-link相机数据接收，然后通过设计的模块化电路完成解码像素数据和帧频信号、匹配相机类型、还原有效像素数据、缓存，最终通过PCIE总线将图像数据传入到PC Sdram中。一种基于Camera-link相机的通用解码和数据采集装置包括：

Camera-link数据采集接口，该数据采集接口用于Camera-link相机图像的输入接口；

PCIE数据接口，该接口用于将图像数据传输到PC中；

FPGA数据采集电路，FPGA数据采集电路包括：

图像解码电路，图像解码电路与Camera-link数据采集接口连接，用于解码出图像的帧有效信号、行有效信号和图像数据。

图像缓存电路与图像解码电路连接，用于将解码出的帧有效信号、行有效信号和数据信号进行缓存，用于跨时钟域处理，即实现高于相机时钟频率的数据读出。

帧结束检测电路与图像解码电路连接，用于判断PCIE总线时钟频率读出数据检测到帧结束时，缓存的一帧图像数据是否完全读完。

图像靶面计算电路与图像解码电路连接，用于计算图像的长度和宽度。

发送电路与图像缓存电路、帧结束检测电路、图像靶面计算电路连接，用于发送图像数据便于后期图像显示或算法处理。

本发明与现有技术相比有如下优点：目前采用Camera-link相机的图像采集需要根据Camera-link相机每个时钟周期输出的像素数和传输模式重新定制图像采集卡电路，不利于后期数据处理，成本高，应用周期短。本发明通过对不同图像传输模式进行分类和排序根据传入的电路参数自动匹配数据采集方式，缩短了开发周期减少工作难度，提高了数据采集卡的普适性。

附图说明

图1为本发明实施一中的系统原理图。

图2为本发明实施一中的电路原理图。

图3为本发明实施一中的图像解码、排序，有效像素截取流程图。

具体实施方式

为了使本发明的目的、电路设计方案优点更加清楚直观，以下结合附图和具体实施例一，对本发明做进一步详细说明。

本发明提出了一种基于Camera-link相机的通用解码和数据采集装置，该装置的处理芯片使用单片FPGA且带有Camera-link接口和PCIE接口的载板，实现对多种Camera-link接口相机的数据解码、采集和输出，本发明的系统原理如图1所示。整体由Camera-link相机、FPGA数据采集卡和计算机构成三部分构成。本发明可应用在自适应光学系统波前探测器数据采集以及Camera-link相机采集设备。图2为本发明实施一中的电路原理图，其中模块1是图像解码电路、模块2是图像缓存电路、模块3是帧结束检测模块、模块4是图像靶面计算模块、模块5是发送电路。

本发明设计的FPGA采集电路包括图像解码电路，图像缓存电路，帧结束检测电路，图像靶面计算电路和发送电路。Camera-link相机有不同的图像传输模式，每一种图像传输模式相机输出的信号是不同的，Base模式下Camera-link相机输出的是XCLK时钟和X_RAW带有帧有效信号和行有效信号的28位数据。

Medium模式下Camera-link相机输出的是XCLK、YCLK时钟和X_RAW、Y_RAW带有帧有效信号和行有效信号的各28位数据。

Full模式下Camera-link相机输出的是XCLK、YCLK、ZCLK时钟和X_RAW、Y_RAW、Z_RAW带有帧有效信号和行有效信号的各28位数据，如图2中的输入信号。

tap数，所述tap数是指在一个时钟周期相机输出的像素数。下述内容中一个时钟周期的像素数都用tap数来替代。

本发明中Camera-link相机传输像素格式用以下方法代替，例如8-bit x 1～3代表像素格式是位宽为8位tap数为1、2或3的像素格式。

对于Base模式，本发明支持的Camera-link相机像素格式是8-bit x 1～3、10-bitx 1～2、12-bit x 1～2、14-bit x 1、16-bit x 1、24-bit x 1。

对于Medium模式，本发明支持的Camera-link相机的像素格式是8-bit x 4、10-bit x 3～4、12-bit x 3～4、30-bit x 1(RGB)、36-bit x 1(RGB)。

对于Full模式，本发明支持的Camera-link相机的像素格式是8-bit x 8。

采用如下步骤实现Camera-link相机解码和数据采集。

步骤1：首先从Camera-link图像采集接口传入XCLK、YCLK、ZCLK各一位时钟信号和X_RAW、Y_RAW、Z_RAW各28位数据信号，如图2所示。

步骤2：Camera-link图像采集接口接收到的数据并行传入到图像解码电路中。图像解码电路需要输入的信号是XCLK、Y_CLK、ZCLK、X_RAW、Y_RAW和Z_RAW，输入的数据信号X_RAW、Y_RAW和Z_RAW通过Block ram1、Block ram2和Block ram3进行缓存，Block ram依次输出的数据为X_DATA、Y_DATA和Z_DATA,从X_DATA的24位、25bit位可以解码出相机传入信号的帧有效信号和行有效信号。根据相机的图像传输模式、tap数和像素位宽修改相应图像解码电路的参数匹配具体的解码电路从而解码出有效像素。图像解码电路输出的信号是帧有效信号FV、行有效信号LV和image解码后的图像有效数据。所述的根据相机的图像传输模式、tap数和像素位宽修改相应图像解码电路的参数匹配具体的解码电路，具体解码方式如下：

步骤2.1：所述图像传输模式在电路中相对应的参数是mode；所述tap数在电路中对应的参数是tap；所述像素位宽对应电路中的参数是bitwidth。根据图2中模块1中model参数传入的值确定相机的传输模式，每一种模式根据Camera-link标准协议进行排序，对于Base模式相机有效信号只用到X_DATA一组信号，对于Medium模式相机有效信号用到X_DATA和Y_DATA二组信号，对于Full模式有效信号用到X_DATA、Y_DATA和Z_DATA三组有效信号，所以对排序后的信号需要进行拼接，并且每种模式对应的有效信号有些bit位是无效的需要根据具体的相机bitwidth进行截取。具体像素拼接如图3所示，其中{}表示将不同位的数据拼接成一个多位数据，拼接后的数据从左至右由高位到低位。对于Base模式的拼接方式如图3标号1所示，对于Medium模式的拼接方式如图3标号2到6所示，对于Full模式的拼接方式如图3标号7所示。

步骤2.2：根据相机的图像传输模式和像素位宽，根据对应模式将拼接后的像素按(tap×bitwidth-1)的深度进行截取有效像素image。

步骤3：图像解码电路中的image图像有效信号传入图像缓存电路中，图像缓存电路有以下两个作用：缓存image图像数据和跨时钟域处理。所述跨时钟域处理是指image图像缓存的时钟频率和image读取的时钟频率不同。图像缓存电路输入信号是Wr_clk、Din和Rd_clk，输出信号是Dout和empty，如图2模块2所示。在图像缓存电路中通过fifo来缓存有效图像数据，其中写时钟是相机时钟频率XCLK与图像缓存电路的Wr_clk信号相连接，读时钟是PCIE的时钟频率RD_CLK与图像缓存电路的Rd_clk相连接。

步骤4：帧结束检测电路与图像解码电路和图像缓存电路连接，帧结束检测电路输入的信号是XCLK、Rd_clk、FV和empty，输出信号是Frame_end信号，如图2模块3所示。帧结束检测电路的作用是确保当一帧结束后全部图像数据都读出写入到PC机中防止出现图像撕裂的情况，所述图像撕裂是第一帧图像数据出现在第二帧图像数据中。帧结束检测模块输入信号XCLK与相机时钟频率信号XCLK相连接，输入信号Rd_clk与PCIE读时钟频率信号相连接，empty信号与图像缓存电路的empty信号相连接。因为图像缓存电路中存在跨时钟域处理，所以当检测到帧结束信号时判断是否fifo为空，若不为空继续读取图像数据，若fifo为空说明一帧图像数据读取完成，Frame_end信号拉高。

步骤5：图像靶面计算电路与图像解码电路相连接，图像靶面计算电路的作用是计算传入图像的高度和宽度，图像靶面计算电路输入的信号是XCLK、FV和LV，输出信号是width和height如图2模块3所示。图像的宽度是通过计算输入信号行有效信号LV有效时对时钟频率进行计数可计算出像素的宽度width，图像的高度是在帧有效信号FV有效时对行有效信号LV进行计数可以计算出像素的高度height。

步骤6：发送电路与图像缓存电路、帧结束检测电路和图像靶面计算电路连接，发送模块输入的信号有PcieClk、data、width、height和Frame_finish，输出信号是Tx_data，如图2模块5所示。发送电路作用是将有效的像素数据通过PCIE传入到PC机Sdram中，当Frame_end信号拉高时将图像的高度和宽度传输到PC机中。PC机Sdram中一帧结束后接受到的数据包括有效像素数据、图像的宽度和高度，这样的作用是当修改相机的靶面时，上位机可以根据上一帧信号结束时传入图像的高度和宽度自动调节并显示。

本发明并不局限于上述的具体实施方式，上述的实施方式仅是示意性的，而不是限制性的。本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可以做出许多形式，这些均属于本发明的保护之内。本发明未详细阐述部分属于本领域技术人员的公知技术。

Claims (6)

1.一种基于Camera-link相机的通用解码和数据采集装置，其特征在于，包括：

将Camera-link接收到的数据传入到FPGA数据采集电路，在FPGA数据采集电路通过修改三种图像电路参数完成适配不同传输模式和像素格式的相机以实现Camera-link相机通用解码和数据采集，然后通过PCIE接口将有效图像数据传入到PC机中；

FPGA数据采集电路，所述FPGA数据采集电路包括：

图像解码电路，所述图像解码电路与所述Camera-link数据采集接口连接，用于对所述Camera-link数据采集接口的输入的图像数据解码出有效像素数据、帧有效信号和行有效信号；

图像缓存电路，所述图像缓存电路与图像解码电路相连接，用于对解码出的有效像素数据进行缓存和跨时钟域处理；

帧结束检测电路，所述帧结束检测电路与图像缓存电路和图像解码电路相连接，用于解决跨时钟域处理造成缓存数据频率和PCIE读取时钟频率不同而造成帧结束时像素数据读出不一致的问题；

图像靶面计算电路，所述图像靶面计算电路与图像解码电路相连接，用于计算相机输出图像的高度和宽度并附加在一帧图像数据后传入到发送电路中，可以实现上位机靶面自动调节；

发送电路，所述发送电路与图像缓存电路、帧结束检测电路和图像靶面计算电路相连接，用于将相机有效像素数据和图像靶面信息通过PCIE总线传入到PC机中。

2.根据权利要求1所述的基于Camera-link相机的通用解码和数据采集装置，其特征在于所述图像解码电路需要根据相机的tap数、像素位宽和图像传输模式修改电路的tap、bitwidth和mode参数，有效像素数据的解码方式是根据相机的参数以及相应的排序后的整体数据进行截取。

3.根据权利要求1所述的基于Camera-link相机的通用解码和数据采集装置，其特征在于，所述图像缓存电路通过异步fifo实现图像缓存并解决相机传输图像频率和图像数据读取不一致的问题。

4.根据权利要求1所述的基于Camera-link相机的通用解码和数据采集装置，其特征在于，所述帧结束检测电路是判断检测到一帧信号结束时图像缓存电路中的数据是否全部读出，当全部读出时输出Frame_end有效信号，解决PC机中图像撕裂的问题。

5.根据权利要求1所述的基于Camera-link相机的通用解码和数据采集装置，其特征在于，所述图像靶面计算电路用于计算图像的高度和宽度，当Camera-link相机的tap数、像素宽度和图像传输模式不同时可以根据传入到图像靶面计算电路的参数实现自动调节计数。

6.根据权利要求1所述的基于Camera-link相机的通用解码和数据采集装置，其特征在于，所述发送模块当没有检测到Frame_end有效时将像素数据通过PCIE总线传输到PC机Sdram中，相机输出的每一帧信号结束时获取像素的高度和宽度，当检测到Frame_end有效时将图像的高度和宽度传入到PC中。

Images