CN101500094B - 标准移动影像架构规范下用于调整相位的延迟装置 - Google Patents
标准移动影像架构规范下用于调整相位的延迟装置 Download PDFInfo
- Publication number
- CN101500094B CN101500094B CN200810005215.7A CN200810005215A CN101500094B CN 101500094 B CN101500094 B CN 101500094B CN 200810005215 A CN200810005215 A CN 200810005215A CN 101500094 B CN101500094 B CN 101500094B
- Authority
- CN
- China
- Prior art keywords
- delay
- multiplexer
- standard
- phase
- moving video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001105 regulatory effect Effects 0.000 title 1
- 230000000630 rising effect Effects 0.000 claims description 15
- 238000013461 design Methods 0.000 claims description 12
- 230000010354 integration Effects 0.000 claims description 8
- 230000001934 delay Effects 0.000 claims description 6
- 230000008054 signal transmission Effects 0.000 claims description 6
- 238000003384 imaging method Methods 0.000 abstract description 3
- 230000005540 biological transmission Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000007717 exclusion Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种标准移动影像架构规范下用于调整相位的延迟装置，主要是应用于标准移动影像架构规范(SMIA)下用于调整承载数据的频率信号的相位的延迟装置，其实施例至少有多个延迟元，延迟元是通过自动布线布局的设计后设置于一电路板上，另有一或多个延迟多任务器，其电性连接至各延迟元，通过选择脚位控制此延迟多任务器中的线路选择，产生多种延迟时间，以调整数据和频率之间的相位关系，取代一般使用锁相回路的方式。
Description
技术领域
本发明涉及一种标准移动影像架构规范下用于调整相位的延迟装置，特别是指多个设计在影像处理芯片中的延迟元，利用多任务器进行选择，以准确锁定相位。
背景技术
在具有照相机功能的移动电话或是其它可携式装置的快速成长下，利用标准移动影像架构(SMIA，Standard Mobile ImagingArchitecture)可规范在移动设备上影像传输的标准，此标准移动影像架构为一种特别用于移动装置的影像处理架构，在SMIA兼容的传感器(SMIA-compliant sensor)与连接的SMIA兼容的主机(SMIA-compliant host)间得到较好的处理效果，其规范了装置外盖(housing)、机械连接(mechanical interconnection)、功能(functionality)、缓存器(register set)与接口(interface)等。
上述SMIA规范里定义两种传输模式：CLASS0(如图1所示的SMIA规范下的CLASS0传输模式数据与频率示意图)和CLASS1(如图2所示)，其中CLASS0使用在208Mbit/s以下的数据传输速率，CLASS1使用在208Mbit/s到650Mbit/s之间的数据传输速率。
特别在CLASS1信号传输模式下，数据(Data)信号承载了串行数据(serial data)，当数据转态时，数据闪频(Strobe)信号不转态，反之当Data不转态时，Strobe数据闪频信号转态，因此传输时Data和Strobe只有其中之一转态。如图2所示，原始频率显示为TxClk，当Data的频率变化时，Strobe的频率则不变，故有相互交错的变化，而Data XOR Strobe的运算结果为工作频率，显示于最后一行。
当Data状态不改变时，Strobe信号线的状态就会切换，接收器将Data和Strobe做互斥(exclusive OR)运算后将频率还原，之后利用此信号的正(上升)负(下降)缘(Rising edge，Falling edge)将数据取样(Data sample)下来，此种取样的方法为双倍数据速率(DDR，doubledata rate)，故使用CLASS1的传输模式可以不需要传送连续的频率信号(clock)，而且总线上的频率也只有一半，这使得输出入元(IO cell)较易实现，而且也比CLASS0传输模式减少了电磁干扰(EMI)。
当CLASS1传输模式操作在650Mbit/s时，每笔数据只有1.67ns 左右，而且又是使用双倍数据速率的取样方式，为了满足建立-保持时间(setup/hold time)，数据和做互斥运算后的内部频率必须有稳定的相位关系，直观的作法是使用锁相回路(PLL)来控制精准的相位差来满足建立-保持时间，而且比较不受制程漂移、温度和电压的影响。
请参考图3所示公知技术建立-保持时间的频率示意图，数据承载于频率的上升缘(rising edge)，因为频率非常快，在公知技术中利用锁相回路利用建立-保持的机制将数据锁住在大约1.67ns的时间内，因为当此PLL反馈回路从外部可存取时，其输出边缘相位误差是可调整的，能将图中所示数据保持在上升缘前后不能改变的数据部份，如建立部分的数据301与保持部份的数据302，锁相回路将数据锁在(lock)频率上升缘或是其它适当的位置上。
再参考图4所示在公知SMIA规范下的框架构图，在传输移动装置间的影像时，根据上述SMIA规范，其定义了十一种影像数据格式(data format)，其中同步码(synchronization code)包括图框(frame)开始的位码，如SOF(frame start synchronization code)，与该图框的结束位码，如EOF(frame end synchronization code)，影像像素数组中的行(line)的开始位，如SOL(line start synchronization code)，每行的结束位使用EOL(line end synchronization code)，各同步码请参考表一，其中规范了行开始码(SOL)、行结束码(EOL)、框开始码(SOF)、框结束码(EOF)与逻辑信道(logical channel)等：
| 同步码 | 值 |
| 行开始码(SOL) | FFH00H00HX0H(X为通道数) |
| 行结束码(EOL) | FFH00H00HX1H |
| 框开始码(SOF) | FFH00H00HX2H |
| 框结束码(EOF) | FFH00H00HX3H |
| 逻辑信道 | FFH00H00H0XH至FFH00H00H7XH |
以图4所示的VGA的图档为例，图中所示的数据区(data)(VGA格式为行1至行480间的480行)为框结束码(EOF)和框开始码(SOF)之间所定义的图文件数据，且于框外定义了框空白区间(frame blankingperiod)，亦于行结束码(EOL)和行开始码(SOL)之间定义了行空白区间(line blanking)。当传输上述图文件数据时，公知技术利用PLL将数据锁定于适当的相位位置，当数据成为框空白区间或是行空白区间，会闸控(gated)频率信号，或是停止传送频率信号，但是一旦再传送框数据时，则需要一定时间启动PLL，当锁相回路启动后，仍需要从失锁(unlock)到锁定(lock)状态的锁定时间(lock time)内锁定数据，如果频率被闸控(gated)，锁相回路将需要再花时间回复到锁定状态，而且也增加芯片成本。
发明内容
本发明要解决的技术问题在于，公知技术在SMIA规范下利用锁相回路在极快的传输速率下利用建立-保持的机制将数据锁住在极短的时间内，利用频率的上升缘承载数据，然而，使用锁相回路不仅成本高，而且需要利用频率信号在一锁定时间内启动此锁相回路。而本发明提出一种标准移动影像架构规范下用于调整相位的延迟装置，不使用锁相回路实现SMIA规范下的亚低电压差动信号传输(subLVDS，SubLow-Voltage Differential Signaling)接收器，在制程中利用延迟多任务器(delay mux)来调整数据和频率之间的相位关系，不仅可以降低成本，也不需要锁定时间或是其它频率信号启动锁相回路。
本发明所揭露的标准移动影像架构规范下用于调整相位的延迟装置的较佳实施例包括有多个延迟元，延迟元是通过布线布局的设计后设置于一电路板上，并且各延迟元具有一延迟量，延迟装置更包括一或多个延迟多任务器，其电性连接至各延迟元，通过选择脚位控制此延迟多任务器中的线路选择，产生多种延迟时间。
特别的是，此延迟装置设置于标准移动影像架构(SMIA)下的亚低电压差动信号传输(subLVDS)接收器中，是为了产生频率信号的相位位移量，以调整数据和频率之间的相位关系。
具体地说，本发明提供了一种标准移动影像架构规范下用于调整相位的延迟装置，包括有：
多个延迟元，设置于一电路板上，各延迟元具有一延迟量；
至少一延迟多任务器，电性连接至该等延迟元，每一延迟多任务器具有多个选择脚位，通过该等选择脚位的控制产生多种延迟时间；
其中，该延迟装置设置于一标准移动影像架构下的一亚低电压差动信号传输接收器，以产生一于该标准移动影像架构下所接收的频率信号的相位位移量，所述相位位移量用于调整该频率信号的上升缘的前后建立-保持时间内稳定的相位关系。
另外，本发明还提供了一种种标准移动影像架构规范下用于调整相位的延迟装置，包括有：
多个延迟元，其设置于一电路板上，每一该延迟元相互电性连接，且每一该延迟元具有一延迟量；
多个延迟多任务器，其中每一该延迟多任务器电性连接至少一该延迟元，每一该延迟多任务器具有多个选择脚位，通过该选择脚位的控制各自产生一延迟时间；
一整合延迟多任务器，电性连接该等延迟多任务器，通过该等选择脚位控制该整合延迟多任务器内的选择线路，由该等延迟多任务器所输入各自的该延迟时间以产生一整合延迟时间；
其中，该延迟装置设置于一标准移动影像架构下的一亚低电压差动信号传输接收器，通过该整合延迟时间产生一于该标准移动影像架构下所接收的频率信号的相位位移量，所述相位位移量用于调整该频率信号的上升缘的前后建立-保持时间内稳定的相位关系。
综上所述，本发明所揭露的标准移动影像架构规范下用于调整相位的延迟装置是提出不使用锁相回路(PLL)实现标准移动影像架构的亚低电压差动信号传输(subLVDS)接收器，主要是利用延迟多任务器来调整数据和频率之间的相位关系，除了可以降低成本以外，也不需要锁定时间(lock time)来让锁相回路运作于失锁到锁定的状态。
附图说明
图1为公知技术在SMIA规范下的CLASS0传输模式数据与频率示意图；
图2为公知技术在SMIA规范下的CLASS1传输模式数据与频率示意图；
图3所示为公知技术建立-保持时间的频率示意图；
图4所示为公知SMIA规范下的框架构图；
图5为利用本发明延迟装置产生频率位移的示意图；
图6为本发明标准移动影像架构规范下用于调整相位的延迟装置实施例示意图；
图7为本发明标准移动影像架构规范下用于调整相位的延迟装置实施例示意图。
【主要元件附图标记说明】
建立部分的数据301
保持部份的数据302
延迟元601，602，603
延迟多任务器605
频率信号61，63
频率信号输入71
延迟元1，2，3，4，5，6，7，8，9，10，11，12，13，14，15
第一延迟多任务器701
第二延迟多任务器702
第三延迟多任务器703
第四延迟多任务器704
第五延迟多任务器705
频率信号输出72，73，75，77，79
选择脚位Sel[0]，Sel[1]，Sel[2]，Sel[3]
具体实施方式
本发明提出不使用锁相回路(PLL)实现标准移动影像架构(SMIA，Standard Mobile Imaging Architecture)的亚低电压差动信号传输(subLVDS，Sub Low-Voltage Differential Signaling)接收器，是利用电路布局(layout)来平衡(balance)并利用延迟多任务器(delay mux)来调整数据和频率之间的相位关系，取代锁相回路的使用方式。
为了在SMIA架构下以高速稳定地传输数据，如公知技术所述由图框(frame)开始位置的框开始码(SOF)与图框结束位置的框结束码(EOF)所规范出的影像或是其它形式的数据，需要在极短的时间内调整将数据锁定在特定的频率之下，如图3所示的建立-保持(setup/hold)时间的频率示意图，在此实施例中，数据需要锁定在频率信号的上升缘(rising edge)，故在此上升缘的前后建立-保持时间内需要保持稳定的相位关系。
上述本发明所使用的延迟多任务器的较佳实施例为设置分布于电路板中的多个延迟元(delay cell)所组成，尤其是在芯片(IC)设计中，如超大规模集成电路(VLSI)的设计，可通过自动布线布局(automatedplacement and routing，APR)的软件辅助设计，在电路板上完成布线模拟，将所要设置的延迟元、逻辑单元(如AND闸、OR闸等)、晶体管等设计于一有限的空间中，之后，通过软件仿真或是硬件实作的测量得到各分布在电路各部份的延迟元间实际的延迟量。如图5所示的数据与频率之间关系的示意图，其中显示利用不同数量或是延迟量的多个延迟元的组合可以调整频率信号的相位位移量，尤其是在频率信号的上升缘的位置调整，以产生稳定承载数据的频率信号。
依照实际相位延迟的需求，上述通过布线布局辅助设计的方式产生的延迟元可通过多任务器的选择得出所需的延迟量，如第六图所示用于调整相位的延迟装置实施例示意图，此例显示有三个相互电性连接的延迟元601，602，603，实际上可能分散设置于电路板上，在设计之初依据需要延迟的频率信号相位，利用选择脚位Sel(包括Sel[0]与Sel[1])的控制延迟多任务器605的线路选择，得出需要延迟相位的延迟量。如图中频率信号61输入此延迟装置，经过选择后，由延迟多任务器605决定通过的延迟元数目，得当适当的延迟量，输出所需的频率信号63。
为了满足建立-保持时间(setup/hold time)的要求，更可通过多个图6所示的延迟装置的组合来调整数据和频率的相位关系，借以在本发明所应用的SMIA规范下允许闸控频率(gated clock)模式，当频率 频繁地停止或是启动，使用此延迟装置则不需要任何锁定时间，能利用相位延迟随时快速反应在延迟多任务器605的输出端。
如图7所示为利用多个延迟装置组合的用于调整相位的延迟装置实施例示意图，频率信号输入71至此由多个延迟元1，2，3，4，5，6，7，8，9，10，11，12，13，14，15与延迟多任务器701，702，703，704，705组成的延迟装置，延迟元间相互电性连接，此例为串联，每个延迟元皆具有一个特定的延迟量，延迟量的大小则根据设置于电路板上的位置与各延迟元间的距离。而各延迟多任务器亦电性连接一或多个延迟元，依实际设计而定，通过各延迟多任务器的选择脚位Sel[0]，Sel[1]，Sel[2]与Sel[3]所产生的选择信号产生适当的延迟输出，进而输出经过延迟的频率信号72。
本发明的实施例主要应用于标准移动影像架构规范下执行数据传输时的频率信号相位调整，利用多个设计在影像处理芯片中的延迟元，并通过延迟多任务器进行选择，以准确锁定相位。
以图7所示的实施例，若各延迟单元可以延迟100微微秒(pico-second)，其中第一延迟多任务器701电性连接至延迟元1，2，3，输入的频率信号通过选择脚位Sel[0]与Sel[1]的控制可使第一延迟多任务器701产生0至300ps的延迟时间，输出延迟量73则再输入至第五延迟多任务器705；同理，第二延迟多任务器702电性连接至延迟元4，5，6，7，输入的频率信号通过此多任务器的选择脚位Sel[0]与Sel[1]的控制可使第二延迟多任务器702产生0至400ps的延迟时间，输出延迟量75则再输入至第五延迟多任务器705，而配合第一延迟多任务器701的输出，则可产生0至700ps的延迟量。
接着，第三延迟多任务器703电性连接至延迟元8，9，10，11，输入的频率信号通过此多任务器的选择脚位Sel[0]与Sel[1]的控制可使此第三延迟多任务器703产生0至400ps的延迟时间，输出延迟量77同样输入至第五延迟多任务器705，若配合上述第一延迟多任务器701与第二延迟多任务器702的输出值，则可产生0至1100ps的延迟量；第四延迟多任务器704则电性连接至延迟元12，13，14，15，通过选择脚位Sel[0]与Sel[1]的控制可使此第四延迟多任务器704产生0至400ps的延迟时间，输出延迟量79则继续输入至第五延迟多任务器705，若配合上述第一延迟多任务器701、第二延迟多任务器702与第三延迟多任务器703的输出值，则可产生0至1500ps的延迟时间。
最后，各延迟多任务器的输出值皆输入至一整合延迟多任务器上，用以整合各延迟多任务器的多任务器，如电性连接延迟多任务器701，702，703，704的第五延迟多任务器705，由第五延迟多任务器705的选择脚位Sel[2]与Sel[3]的控制，调整其中的选择线路，能输出多种的 延迟时间72，主要是由上述各多个延迟多任务器所输入各自的延迟时间以产生一整合的延迟时间，通过此整合的延迟时间产生一于标准移动影像架构下所接收的频率信号的相位位移量，借以调整数据和频率之间的相位关系。上述的组合即为产生0至1500ps的延迟时间。
依此实施例继续耦接其它的延迟装置，延迟元或是延迟多任务器，更能依据更多需求，产生更大弹性的延迟量。
但是以上所述仅为本发明的较佳可行实施例，非因此即局限本发明的权利要求，故凡运用本发明说明书及附图内容所为之等效结构变化，均同理包含于本发明的保护范围内，特此说明。
Claims (5)
1.一种标准移动影像架构规范下用于调整相位的延迟装置，其特征在于，包括有：
多个延迟元，设置于一电路板上，各延迟元具有一延迟量；
至少一延迟多任务器，电性连接至该等延迟元，每一延迟多任务器具有多个选择脚位，通过该等选择脚位的控制产生多种延迟时间；
其中，该延迟装置设置于一标准移动影像架构下的一亚低电压差动信号传输接收器，以产生一于该标准移动影像架构下所接收的频率信号的相位位移量，所述相位位移量用于调整该频率信号的上升缘的前后建立-保持时间内稳定的相位关系。
2.如权利要求1所述的标准移动影像架构规范下用于调整相位的延迟装置，其特征在于所述的延迟元通过自动布线布局的设计后设置于该电路板上。
3.如权利要求1所述的标准移动影像架构规范下用于调整相位的延迟装置，其特征在于所述的延迟多任务器电性连结到另一延迟多任务器，以产生更多种的延迟时间。
4.一种标准移动影像架构规范下用于调整相位的延迟装置，其特征在于，包括有：
多个延迟元，其设置于一电路板上，每一该延迟元相互电性连接，且每一该延迟元具有一延迟量；
多个延迟多任务器，其中每一该延迟多任务器电性连接至少一该延迟元，每一该延迟多任务器具有多个选择脚位，通过该选择脚位的控制各自产生一延迟时间；
一整合延迟多任务器，电性连接该等延迟多任务器，通过该等选择脚位控制该整合延迟多任务器内的选择线路，由该等延迟多任务器所输入各自的该延迟时间以产生一整合延迟时间；
其中，该延迟装置设置于一标准移动影像架构下的一亚低电压差动信号传输接收器，通过该整合延迟时间产生一于该标准移动影像架构下所接收的频率信号的相位位移量，所述相位位移量用于调整该频率信号的上升缘的前后建立-保持时间内稳定的相位关系。
5.如权利要求4所述的标准移动影像架构规范下用于调整相位的延迟装置，其特征在于所述的延迟元通过自动布线布局的设计后设置于该电路板上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810005215.7A CN101500094B (zh) | 2008-01-29 | 2008-01-29 | 标准移动影像架构规范下用于调整相位的延迟装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810005215.7A CN101500094B (zh) | 2008-01-29 | 2008-01-29 | 标准移动影像架构规范下用于调整相位的延迟装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101500094A CN101500094A (zh) | 2009-08-05 |
| CN101500094B true CN101500094B (zh) | 2011-06-29 |
Family
ID=40946952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810005215.7A Expired - Fee Related CN101500094B (zh) | 2008-01-29 | 2008-01-29 | 标准移动影像架构规范下用于调整相位的延迟装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101500094B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102780552A (zh) * | 2011-05-13 | 2012-11-14 | 联咏科技股份有限公司 | 信号校正方法及相关的客户端电路及传输系统 |
| CN104012002B (zh) * | 2011-12-29 | 2017-04-12 | 瑞萨电子株式会社 | 半导体装置 |
| CN106572377B (zh) * | 2016-11-16 | 2019-09-20 | 青岛海信电器股份有限公司 | 信号传输失锁的处理方法及装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0949760A1 (en) * | 1998-03-26 | 1999-10-13 | Sanyo Electric Co., Ltd. | Pulse delay circuit with variable delay time |
| CN1235419A (zh) * | 1998-04-16 | 1999-11-17 | 日本电气株式会社 | 用于设置延迟时间的半导体器件 |
| CN2544466Y (zh) * | 2002-01-25 | 2003-04-09 | 威盛电子股份有限公司 | 无突波干扰的时钟脉冲输出电路 |
| CN1866739A (zh) * | 2005-05-17 | 2006-11-22 | 三星电子株式会社 | 延迟电路和包含延迟电路的半导体器件 |
| CN1881799A (zh) * | 2005-04-28 | 2006-12-20 | 索尼株式会社 | 水平寄存器传输脉冲生成电路以及成像设备 |
-
2008
- 2008-01-29 CN CN200810005215.7A patent/CN101500094B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0949760A1 (en) * | 1998-03-26 | 1999-10-13 | Sanyo Electric Co., Ltd. | Pulse delay circuit with variable delay time |
| CN1235419A (zh) * | 1998-04-16 | 1999-11-17 | 日本电气株式会社 | 用于设置延迟时间的半导体器件 |
| CN2544466Y (zh) * | 2002-01-25 | 2003-04-09 | 威盛电子股份有限公司 | 无突波干扰的时钟脉冲输出电路 |
| CN1881799A (zh) * | 2005-04-28 | 2006-12-20 | 索尼株式会社 | 水平寄存器传输脉冲生成电路以及成像设备 |
| CN1866739A (zh) * | 2005-05-17 | 2006-11-22 | 三星电子株式会社 | 延迟电路和包含延迟电路的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101500094A (zh) | 2009-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8116415B2 (en) | Semiconductor integrated circuit, communication apparatus, information playback apparatus, image display apparatus, electronic apparatus, electronic control apparatus and mobile apparatus | |
| US7830332B2 (en) | Multi-display driving circuit and method of driving display panels | |
| US7003423B1 (en) | Programmable logic resource with data transfer synchronization | |
| US8726062B2 (en) | Data recovery architecture (CDR) for low-voltage differential signaling (LVDS) video transceiver applications | |
| EP2334003B1 (en) | Asymmetrical i/o devices and system | |
| US8179181B2 (en) | Power-mode-aware clock tree and synthesis method thereof | |
| US8006008B2 (en) | Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices | |
| US20170041086A1 (en) | Data transmission apparatus for changing clock signal at runtime and data interface system including the same | |
| CN102907166A (zh) | 可扩缩的DigRF体系结构 | |
| CN101500094B (zh) | 标准移动影像架构规范下用于调整相位的延迟装置 | |
| CN103092795A (zh) | 接口电路、信号传输方法及通信系统 | |
| US9088276B2 (en) | Pre-emphasis control circuit for adjusting the magnitude of a signal over a period according to a fraction of a bit-time | |
| JP2005275777A (ja) | データ転送装置 | |
| US20140351616A1 (en) | Voltage-controllable power-mode-aware clock tree, and synthesis method and operation method thereof | |
| US6867616B1 (en) | Programmable logic device serial interface having dual-use phase-locked loop circuitry | |
| CA2477963A1 (en) | Low jitter clock for a multi-gigabit transceiver on a field programmable gate array | |
| US20090167397A1 (en) | Delay device for adjusting phase SMIA standard | |
| US7990293B2 (en) | Programmable deserializer | |
| CN105635601B (zh) | 一种多传感器多通道视频数据输入方法和装置 | |
| JP2008199156A (ja) | シリアル通信用インタフェース回路 | |
| CN107210025B (zh) | 显示系统、显示设备、电子装置和图像信号传输方法 | |
| US8873668B2 (en) | Communications arrangement for a system in package | |
| KR101610697B1 (ko) | 공유 구성 가능 물리적 계층 | |
| CN100470530C (zh) | 通过时分复用数据总线互连彼此通信的印刷电路板的装置 | |
| US8786778B2 (en) | Timing control apparatus and video processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110629 Termination date: 20140129 |