CN115549674A - 锁相环电路的控制方法、频率发生装置及可读存储介质 - Google Patents
锁相环电路的控制方法、频率发生装置及可读存储介质 Download PDFInfo
- Publication number
- CN115549674A CN115549674A CN202110729610.5A CN202110729610A CN115549674A CN 115549674 A CN115549674 A CN 115549674A CN 202110729610 A CN202110729610 A CN 202110729610A CN 115549674 A CN115549674 A CN 115549674A
- Authority
- CN
- China
- Prior art keywords
- voltage
- frequency
- control voltage
- preset
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Abstract
本申请公开了一种锁相环电路的控制方法、频率发生装置及可读存储介质。其中,所述锁相环电路包括依次连接的鉴相器、滤波器和压控振荡器,该方法包括:根据频点与控制电压的对应关系,获取当前频率对应的当前控制电压,以及目标频率对应的目标控制电压;其中,所述控制电压为所述滤波器的输出电压,所述当前频率和所述目标频率为所述锁相环电路的输出频率;利用所述目标控制电压和所述当前控制电压,确定预置电压;将所述预置电压输入至所述滤波器中的电容。通过上述方式,本申请能够减少频率锁定时间,实现快速锁定。
Description
技术领域
本申请涉及通信技术领域,特别是涉及锁相环电路的控制方法、频率发生装置及可读存储介质。
背景技术
频率发生器是通信设备的核心部件之一,为通信设备提供接收本振信号和发射载波信号。
频率发生器一般包括环路滤波器、压控振荡器和鉴相器。鉴相器用于鉴别本振信号与压控振荡器的输出信号的相位差并输出误差电压,经环路滤波器后作为压控振荡器的压控电压CV以实现频率锁定,从而将压控振荡器的输出信号的频率锁定为频率产生单元所需产生的频率。
现在锁相环常用的外部快锁方案是基于外部开关电路,通过软件配置初始预置电压给环路滤波器电容,使环路刚开始工作电压接近锁定状态的电压,从而减小锁定时间,通常预置电压是分频段定值设置。
发明内容
本申请主要提供一种锁相环电路的控制方法,能够解决现有技术中频率锁定时间长的问题。
为解决上述技术问题,本申请第一方面提供了一种锁相环电路的控制方法,所述锁相环电路包括依次连接的鉴相器、滤波器和压控振荡器,所述方法包括:根据频点与控制电压的对应关系,获取当前频率对应的当前控制电压,以及目标频率对应的目标控制电压;其中,所述控制电压为所述滤波器的输出电压,所述当前频率和所述目标频率为所述锁相环电路的输出频率;利用所述目标控制电压和所述当前控制电压,确定预置电压;将所述预置电压输入至所述滤波器中的电容。
可选地,所述利用所述目标控制电压和所述当前控制电压,确定预置电压,包括:以所述目标控制电压和所述当前控制电压的差值的预设倍数与所述目标控制电压的和作为所述预置电压。
可选地,所述利用所述目标控制电压和所述当前控制电压,确定预置电压,包括:根据下式计算所述预置电压:V=CVnext+(CVnext-CVprep)·e,其中,V表示所述预置电压,CVnext表示所述目标控制电压,CVprep表示所述当前控制电压,e表示所述预设倍数。
可选地,0.1≤e≤0.25。
可选地,所述方法还包括:检测至少两个频点及对应控制电压;利用所述至少两个所述频点及对应的控制电压,拟合得到频点与控制电压的对应关系。
可选地,所述检测至少两个所述频点对应控制电压,包括:每间隔预设间隔频率获取至少两个所述频点及对应的所述控制电压。
可选地,所述利用所述至少两个所述频点及对应的控制电压,拟合得到所述各频点与控制电压的对应关系,包括:利用下式拟合得到所述各频点与控制电压的对应关系:
可选地,f表示待拟合频点,CV表示所述待拟合频点对应的控制电压,f1、f2表示两个相邻频点,CV1、CV2分别为相邻频点f1、f2对应的控制电压。
可选地,所述预设间隔频率为10MHz。
为解决上述技术问题,本申请第二方面提供了一种频率发生装置,所述装置包括:依次连接的鉴相器、滤波器、压控振荡器;预置电压配置电路,连接所述滤波器,用于为所述滤波器的电容提供预置电压;处理器,连接所述预置电压配置电路,用于上述第一方面提供的锁相环电路的控制方法确定所述预置电压,并控制所述预置电压配置电路配置所述预置电压。
为解决上述技术问题,本申请第三方面提供了一种计算机可读存储介质,计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时,实现上述第一方面提供的锁相环电路的控制方法。
本申请的有益效果是:区别于现有技术的情况,本申请的锁相环电路的控制方法根据频点与控制电压的对应关系,获取当前频率对应的当前控制电压,以及目标频率对应的目标控制电压;其中,控制电压为滤波器的输出电压,当前频率和目标频率为锁相环电路的输出频率;然后利用目标控制电压和当前控制电压,确定预置电压;最后将预置电压输入至滤波器中的电容,能够根据目标控制电压和当前控制电压判断电容的充放电需求,进而按照目标控制电压和当前控制电压来确定预置电压的大小,实现预置电压的动态化设置,以减小电容介质吸收的影响,从而减小电容充放电时间,最终有效减小锁定时间。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,其中:
图1是锁相环电路一实施例的电路结构示意图;
图2是本申请锁相环电路的控制方法一实施例的流程示意图;
图3是本申请电容内极性分子电介质极化前后的对比示意图;
图4是本申请电容放电时电容内场强与时间t的关系;
图5是本申请电容充电时电容内场强与时间t的关系;
图6是本申请获取频点与控制电压的对应关系一实施例的流程示意图;
图7是本申请频率发生装置一实施例的电路结构示意图;
图8是本申请计算机可读存储介质一实施例的电路结构示意框图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请中的术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。此外,术语“包括”和“具有”以及他们任何形变,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解是,本文所描述的实施例可以与其他实施例结合。
请参阅图1,图1为锁相环电路一实施例的电路结构示意图。锁相环电路80包括鉴相器81、滤波器82、压控振荡器83、预置电压配置电路84,其中,鉴相器81、滤波器82、压控振荡器83依次连接,预置电压配置电路84连接滤波器82,用于为滤波器82的电容提供预置电压。
具体而言,鉴相器81用于接收参考信号以及压控振荡器83的输出信号,并对参考信号和压控振荡器83的输出信号进行相位比较,产生对应于两个信号相位差的误差电压,滤波器82用于滤除误差电压中的高频成分和噪声,输出控制电压,以控制压控振荡器83的输出信号频率向输入信号的频率靠拢,直至消除频差而锁定。
为了实现快速锁定,减少锁定时间,一种方法是,在频率切换时,利用预置电压配置电路84为滤波器82提供一个预置电压,使得电路最开始的工作电压接近锁定状态的电压,从而减小锁定时间。一般而言,预置电压的设定是分频段定值设置的,本申请研究人员经过长期研究发现,在一小频段内,有的频点锁定时间甚至长达6.5ms,锁定时间的缩短效果并不明显。
请参阅图2,图2为本申请锁相环电路的控制方法一实施例的流程示意图。锁相环电路包括依次连接的鉴相器、滤波器和压控振荡器,本实施例包括以下步骤:
S11,根据频点与控制电压的对应关系,获取当前频率对应的当前控制电压,以及目标频率对应的目标控制电压。
其中,控制电压为频率锁定时滤波器的输出电压,当前频率和目标频率为锁相环电路的输出频率。
由于锁相环电路的输出频率各个频点均有相应的控制电压与之对应,本申请提供的频点与控制电压的对应关系,其中包括各个频点及各频点对应的控制电压。
其中,当前频率即为锁相环的当前输出频率;当前控制电压为当前频率对应的控制电压;目标频率为频率切换后,锁相环电路要锁定的输出频率;目标控制电压为目标频率对应的控制电压。在获知当前频率和目标频率后,可通过频点与控制电压的对应关系获取相应的当前控制电压和目标控制电压。
具体而言,当锁相环电路要由当前频率切换至目标频率时,需耗费一定的锁定时间,为了缩短锁定时间,本申请利用当前控制电压和目标控制电压计算得到预置电压,并为滤波器的电容提供该预置电压,以加快锁定。
S12,利用目标控制电压和当前控制电压,确定预置电压。
可选地,以目标控制电压和当前控制电压的差值的预设倍数与目标控制电压的和作为预置电压。
具体而言,本申请研究人员在对锁定时间的探究过程中,经过长时间研究发现,滤波器中的电容的电介质为极性分子时,易由于极性分子在电场作用下极化而导致电场响应速度变慢,进而导致锁定时间长。
请参阅图3,图3为本申请电容内极性分子电介质极化前后的对比示意图。由于极性分子在外加电场的作用下会发生转向极化,在电介质表面出现极化电荷,电荷产生内电场,此种介质的电场响应速度较慢。根据这种特性,根据这种特性,可动态化设置预置电压可有效减小介质内电场的影响,从而减小锁定时间。
请参阅图4和图5,图4为电容放电时电容内场强与时间t的关系,图5为电容充电时电容内场强与时间t的关系。在图4中,T1表示低预置电压时的锁定时间,T2表示预置电压为控制电压时的锁定时间,T3表示高预置电压时的锁定时间。可以得出以下结论:当目标频率的控制电压低于当前频率的控制电压时,电容需要放电,预置电压低于目标控制电压时,锁定时间最短。
在图5中,T1表示高预置电压时的锁定时间,T2表示预置电压为控制电压时的锁定时间,T3表示低预置电压时的锁定时间。可以得出以下结论:当目标频率的控制电压高于当前频率的控制电压时,电容需要充电,预置电压高于目标控制电压时,锁定时间最短。
本实施例按照“目标控制电压和当前控制电压的差值的预设倍数与目标控制电压的和”计算预置电压时,能够自动根据目标控制电压和当前控制电压的大小关系配置得到大于目标控制电压或小于控制电压的预置电压,在捕捉到快捷方便。
其中,可根据以下公式(1)计算预置电压:
V=CVnext+(CVnext-CVpre)·e (1)
其中,V表示预置电压,CVnext表示目标控制电压,CVpre表示当前控制电压,e表示预设倍数。
本实施例可在检测到目标控制电压CVnext和当前控制电压CVpre后,直接将目标控制电压CVnext和当前控制电压CVpre代入公式(1),即可计算得到预置电压V。
可选地,0.1≤e≤0.25。
区别于现有技术,本实施例在捕捉到频率切换时,检测到当前频率以及目标频率后,可通过频点与控制电压的对应关系得到当前频率对应的当前控制电压,以及目标频率对应的目标控制电压,再根据上述公式(1)计算得出预置电压的值,实现根据当前控制电压和目标控制电压来动态确定预置电压,适应于电容的充放电过程,以减小电容电介质内电场的影响,实现频率的快速锁定。
S13,将预置电压输入至滤波器中的电容。
在确定预置电压后,将该预置电压配置给滤波器中的电容,以使得环路的工作电压接近目标控制电压,加快频率锁定。
可选地,该电容的电介质为极性分子。
请参阅下表,下表示出了利用本申请上述方法改进后与改进前各个频点的锁定时间的对比,其中,表格中的R表示接收频率,T表示发射频率,从表格中可以得出改进后各频点的锁定时间明显减少,在既得的测试结果中,最多的可改善2.4ms,改善效果好。
R(MHz) | T(MHz) | 改进前锁定时间(ms) | 改进后锁定时间(ms) |
350 | 480 | 4.8 | 2.5 |
480 | 350 | 5.2 | 2.9 |
350 | 419.999 | 5.2 | 3.9 |
419.999 | 350 | 5.2 | 2.9 |
420 | 480 | 4.8 | 2.5 |
480 | 420 | 5.3 | 2.9 |
420 | 419.999 | 4.9 | 3.7 |
419.999 | 420 | 5.4 | 3.1 |
请参阅图6,图6为本申请获取频点与控制电压的对应关系一实施例的流程示意图。本实施例包括以下步骤:
S21,检测至少两个频点及对应的控制电压。
本步骤检测两个或两个以上频点及频点对应的控制电压,以通过检测到的频点和对应的控制电压数据拟合得到各个频点的数据。
可选地,每间隔预设间隔频率获取至少两个频点中各频点及其对应的控制电压。
例如,预设间隔频率可为10MHz、20MHz、30MHz等,本领域技术人员可以按照精确度需求选取适当的间隔频率,若要获得精确度高的拟合结果,则选取较低的间隔频率作为预设间隔频率,若要减少取样频点,则可选取较高的间隔频率作为预设间隔频率,本领域技术人员都可以按照需求确定具体的预设间隔频率,此处不再过多限定。
S22,利用至少两个频点及对应的控制电压,拟合得到频点与控制电压的对应关系。
本步骤利用步骤S21获得的至少两个频点及频点对应的控制电压来拟合频点与控制电压的对应关系,便于步骤S11中根据当前频率获取对应的当前控制电压,以及根据目标频率获取对应的目标控制电压。
可选地,利用下式拟合得到各频点与控制电压的对应关系:
其中,f表示待拟合频点,CV表示待拟合频点对应的控制电压,f1、f2表示两个相邻频点,CV1、CV2分别为相邻频点f1、f2对应的控制电压。
具体而言,(f1,CV1)、(f2,CV2)为步骤S21检测到的至少两个频点中相邻两个频点及对应的控制电压,f为位于f1、f2之间的待拟合频点。
本实施例的上述线性拟合方式可通过对有限个频点进行相应压控电压检测,即可得出各频点与控制电压的对应关系,计算量小,方便快捷。
可选地,除了上述线性拟合方式,还可以利用最小二乘方式或其他非线性拟合方式拟合得到各频点及相应的控制电压的对应关系,以获得准确度更高的拟合结果。
可以理解的是,通过曲线拟合方式得到各频点与控制电压的对应关系的方式是多种多样的,本领域技术人员可以自行选择,此处不再进行赘述。
请参阅图7,图7为本申请频率发生装置一实施例的电路结构示意图。本实施例的频率发生装置70包括:鉴相器71、滤波器72、压控振荡器73、预置电压配置电路74以及处理器75,其中,鉴相器71、滤波器72、压控振荡器73依次连接,预置电压配置电路74连接滤波器72,用于为滤波器72的电容提供预置电压;处理器75连接预置电压配置电路74,用于确定该预置电压,并控制预置电压配置电路74配置预置电压。
具体而言,鉴相器71用于接收参考信号以及压控振荡器73(例如为YTO/VCO)的输出信号,并对参考信号和压控振荡器73的输出信号进行相位比较,产生对应于两个信号相位差的误差电压,滤波器72用于滤除误差电压中的高频成分和噪声,输出控制电压,以控制压控振荡器73的输出信号频率向输入信号的频率靠拢,直至消除频差而锁定,预置电压配置电路74则为滤波器72提供一个预置电压,使得电路最开始的工作电压接近锁定状态的电压,从而减小锁定时间。
处理器75连接预置电压配置电路74,用于确定预置电压,并控制预置电压配置电路74配置预置电压,以将该预置电压提供给滤波器72的电容。其中,滤波器72的电容电介质为极性分子时,能够有效缩短频率锁定时间。其中,处理器75用于实现如下方法:
根据频点与控制电压的对应关系,获取当前频率对应的当前控制电压,以及目标频率对应的目标控制电压;其中,控制电压为滤波器72的输出电压,当前频率和目标频率为锁相环电路的输出频率;利用目标控制电压和当前控制电压,确定预置电压;将预置电压输入至滤波器72中的电容。
可以理解地,本实施例中的处理器75还用于实现上述本申请上述实施例中的锁相环电路的控制方法各实施例的步骤。关于处理执行的各步骤的描述请参照上述本申请上述实施例中的锁相环电路的控制方法实施例的各步骤的描述,在此不再赘述。
其中,本申请还可包括数字模拟转换器76(digital-to-analog conversion、DAC),处理器75连接到数字模拟转换器76,数字模拟转换器76连接到滤波器72,在处理器75计算得到预置电压后,将该数字信号发送给数字模拟转换器76,使之转换为模拟信号发送给滤波器72,将预置电压配置给滤波器72的电容。
在本申请的各实施例中,所揭露的锁相环电路的控制方法和频率发生装置,可以通过其它的方式实现。例如,以上所描述的频率发生装置的各实施例仅仅是示意性的,例如,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中。
参阅图8,图8为本申请计算机可读存储介质一实施例的电路结构示意框图,计算机存储介质1000存储有计算机程序1001,计算机程序1001被执行时,用以实现如下的方法:
根据频点与控制电压的对应关系,获取当前频率对应的当前控制电压,以及目标频率对应的目标控制电压;其中,控制电压为滤波器的输出电压,当前频率和目标频率为锁相环电路的输出频率;利用目标控制电压和当前控制电压,确定预置电压;将预置电压输入至滤波器中的电容。
根据频点与控制电压的对应关系,获取当前频率对应的当前控制电压,以及目标频率对应的目标控制电压;其中,控制电压为滤波器的输出电压,当前频率和目标频率为锁相环电路的输出频率;利用目标控制电压和当前控制电压,确定预置电压;将预置电压输入至滤波器中的电容。
可以理解地,本实施例中的计算机程序1001还用于实现上述本申请上述实施例中的锁相环电路的控制方法各实施例的步骤。关于处理执行的各步骤的描述请参照上述本申请上述实施例中的锁相环电路的控制方法实施例的各步骤的描述,在此不再赘述。
计算机存储介质1000可以是U盘、移动硬盘、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种锁相环电路的控制方法,其特征在于,所述锁相环电路包括依次连接的鉴相器、滤波器和压控振荡器,所述方法包括:
根据频点与控制电压的对应关系,获取当前频率对应的当前控制电压,以及目标频率对应的目标控制电压;其中,所述控制电压为所述滤波器的输出电压,所述当前频率和所述目标频率为所述锁相环电路的输出频率;
利用所述目标控制电压和所述当前控制电压,确定预置电压;
将所述预置电压输入至所述滤波器中的电容。
2.根据权利要求1所述的方法,其特征在于,所述利用所述目标控制电压和所述当前控制电压,确定预置电压,包括:
以所述目标控制电压和所述当前控制电压的差值的预设倍数与所述目标控制电压的和作为所述预置电压。
3.根据权利要求2所述的方法,其特征在于,所述利用所述目标控制电压和所述当前控制电压,确定预置电压,包括:
根据下式计算所述预置电压:
V=CVnext+(CVnext-CVprep)·e
其中,V表示所述预置电压,CVnext表示所述目标控制电压,CVprep表示所述当前控制电压,e表示所述预设倍数。
4.根据权利要求3所述的方法,其特征在于,0.1≤e≤0.25。
5.根据权利要求1所述的方法,其特征在于,所述方法还包括:
检测至少两个频点及对应的控制电压;
利用所述至少两个所述频点及对应的控制电压,拟合得到频点与控制电压的对应关系。
6.根据权利要求5所述的方法,其特征在于,所述检测至少两个所述频点对应的控制电压,包括:
每间隔预设间隔频率获取至少两个所述频点及对应的所述控制电压。
8.根据权利要求6所述的方法,其特征在于,
所述预设间隔频率为10MHz。
9.一种频率发生装置,其特征在于,所述装置包括:
依次连接的鉴相器、滤波器、压控振荡器;
预置电压配置电路,连接所述滤波器,用于为所述滤波器的电容提供预置电压;
处理器,连接所述预置电压配置电路,用于根据权利要求1-8中的任一方法确定所述预置电压,并控制所述预置电压配置电路配置所述预置电压。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1-8中任一项所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110729610.5A CN115549674A (zh) | 2021-06-29 | 2021-06-29 | 锁相环电路的控制方法、频率发生装置及可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110729610.5A CN115549674A (zh) | 2021-06-29 | 2021-06-29 | 锁相环电路的控制方法、频率发生装置及可读存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115549674A true CN115549674A (zh) | 2022-12-30 |
Family
ID=84716883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110729610.5A Pending CN115549674A (zh) | 2021-06-29 | 2021-06-29 | 锁相环电路的控制方法、频率发生装置及可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115549674A (zh) |
-
2021
- 2021-06-29 CN CN202110729610.5A patent/CN115549674A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101682296B (zh) | 扩展频谱控制锁相环电路及其启动方法 | |
US8407508B2 (en) | Serial bus clock frequency calibration system and method thereof | |
JPS60203007A (ja) | 周波数変調回路 | |
CN103795410A (zh) | 一种基于双锁相环的宽带捷变频频率源 | |
US6759838B2 (en) | Phase-locked loop with dual-mode phase/frequency detection | |
RU2668737C1 (ru) | Делитель частоты, схема автоматической фазовой подстройки частоты, приёмопередатчик, радиостанция и способ частотного разделения | |
US20090237036A1 (en) | Frequency synthesizer and loop filter used therein | |
US5153526A (en) | Numerical control type oscillator apparatus | |
KR970031405A (ko) | 라디오 수신기(Radio Receiver) | |
CN115549674A (zh) | 锁相环电路的控制方法、频率发生装置及可读存储介质 | |
TW201031930A (en) | Frequency detecting device and method | |
CN105610437A (zh) | 一种快速宽带跳频源模块的环路滤波装置 | |
US10868548B2 (en) | PLL device | |
US7120407B2 (en) | Receiver and its tracking adjusting method | |
US9143313B2 (en) | Frequency sweep signal generator, frequency component analysis apparatus, radio apparatus, and frequency sweep signal generating method | |
CN116405058B (zh) | 快速跳频锁定电路及其运行方法 | |
CN111934646B (zh) | 用于为晶体振荡器中的晶体注入能量的装置和晶体振荡器 | |
JPH09121158A (ja) | 周波数シンセサイザチューナ | |
CN116614593B (zh) | 一种模拟电视频道的搜台设备、搜台方法和电视机 | |
CN216490452U (zh) | 一种通信设备及其频率合成装置 | |
CN209767496U (zh) | 一种基于dds的频率源 | |
CN116094516A (zh) | 一种无分频器锁相环及其参考双延时锁频方法 | |
CN1956337B (zh) | 锁相环频率综合器中寄生参考频率的消除方法及装置 | |
CN116827340A (zh) | 一种频率综合器及其频率合成方法 | |
CN116781071A (zh) | 小数分频锁相环系统的控制方法及小数分频锁相环系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |