CN116781071A - 小数分频锁相环系统的控制方法及小数分频锁相环系统 - Google Patents

Abstract

本申请提供了一种小数分频锁相环系统的控制方法及小数分频锁相环系统。该小数分频锁相环系统包括包含有压控振荡器的小数分频锁相环芯片、时钟选择电路和控制器。该方法包括：通过控制器来获取第一时钟晶振输出的第一基准时钟对应的整数边界杂散干扰频率范围。若通过控制器确定小数分频锁相环芯片连接的射频电路的第一工作频率包含于第一基准时钟对应的整数边界杂散干扰频率范围，则通过控制器来控制切换模组，以使得时钟选择电路输出的基准时钟由第一基准时钟切换至第二时钟晶振输出的第二基准时钟。采用上述方法，规避了小数分频锁相环系统中压控振荡器的杂散信号。

Description

小数分频锁相环系统的控制方法及小数分频锁相环系统

技术领域

本申请涉及通信技术领域，尤其涉及一种小数分频锁相环系统的控制方法及小数分频锁相环系统。

背景技术

随着无线物联网技术的兴起，窄带、超窄带、Sub 1G频段或者更高频段数字无线通信也成为一种重要的无线通信组网方式。

无线物联网设备通常包含小数分频锁相环系统和射频电路。由于无线物联网设备的低成本要求，无线物联网设备采用的射频电路通常在射频输出频率正好落在小数分频锁相环系统的基准时钟的整数倍频的周边频率段的情况下，会输出整数边界干扰杂散信号，不仅会干扰本系统对端或系统网关接收机收信质量，也会干扰其他同网络物联网设备或相邻近频段其他物联网设备及系统的接收效果。因此，如何规避小数分频锁相环系统中压控振荡器的整数边界杂散干扰已经成为了亟待解决的技术问题之一。

发明内容

本申请实施例提供一种小数分频锁相环系统的控制方法及小数分频锁相环系统，规避了锁相环芯片中压控振荡器的整数边界杂散干扰。

第一方面，本发明实施例提供了一种小数分频锁相环系统的控制方法。所述小数分频锁相环系统包括包含有压控振荡器VCO的小数分频锁相环芯片、时钟选择电路和控制器，所述时钟选择电路包括第一时钟晶振、第二时钟晶振和切换模组，所述控制器分别与所述小数分频锁相环芯片和所述时钟选择电路相连接，所述小数分频锁相环芯片与所述时钟选择电路相连接，所述切换模组分别与所述第一时钟晶振和所述第二时钟晶振相连接。该方法包括：通过所述控制器来获取所述第一时钟晶振输出的第一基准时钟对应的整数边界杂散干扰频率范围。若通过所述控制器确定所述小数分频锁相环芯片连接的射频电路的第一工作频率包含于所述第一基准时钟对应的整数边界杂散干扰频率范围，则通过所述控制器来控制所述切换模组，以使得所述时钟选择电路输出的基准时钟从所述第一基准时钟切换至所述第二时钟晶振输出的第二基准时钟，其中，所述第二基准时钟对应的整数边界杂散干扰频率范围与所述第一基准时钟对应的整数边界杂散干扰频率范围不重合。

在本申请实施例中，小数分频锁相环系统可以通过控制器在射频电量的工作频率包含于第一时钟晶振输出的第一基准时钟对应的杂散干扰频率范围时，控制切换模组以使得时钟选择电路输出的基准时钟从第一基准时钟切换至第二时钟晶振输出的第二基准时钟。通过上述方法，通过切换输入小数分频锁相环芯片的基准时钟，从而可以确保一个较宽的频段的频谱，规避了小数分频锁相环系统中压控振荡器的杂散信号，确保了整个频谱范围内的射频信号质量。

结合第一方面，在一种可行的实现方式中，所述方法还包括：通过所述小数分频锁相环芯片结合所述VCO来根据所述时钟选择电路输出的第二基准时钟产生工作频率信号，并通过所述VCO将所述工作频率信号发送给所述射频电路，其中，所述工作频率信号的频率为所述第一工作频率。

结合第一方面，在一种可行的实现方式中，所述切换模组的第一端与所述小数分频锁相环芯片相连接，所述切换模组的第二端与所述第一时钟晶振相连接，所述切换模组的第三端与所述第二时钟晶振相连接，所述通过所述控制器来控制所述切换模组，以使得所述时钟选择电路输出的基准时钟由所述第一基准时钟切换至所述第二时钟晶振输出的第二基准时钟，包括：通过所述控制器控制所述切换模组的第一端由与所述第二端连接切换至与所述第三端连接，以使得所述时钟选择电路输出的基准时钟由所述第一基准时钟切换至所述第二时钟晶振输出的第二基准时钟。结合第一方面，在一种可行的实现方式中，所述切换模组包括一个模拟开关，所述模拟开关的第一端与所述切换模组的第一端相连接，所述模拟开关的第二端与所述切换模组的第二端相连接，所述模拟开关的第三端与所述切换模组的第三端相连接，所述通过所述控制器来控制所述切换模组的第一端由与所述第二端连接切换至与所述第三端连接，包括：通过所述控制器控制所述模拟开关建立所述模拟开关的第一端与所述模拟开关的第三端之间的连接，并断开所述模拟开关的第一端与所述模拟开关第二端之间的连接，以使得所述切换模组的第一端由与所述第二端连接切换至所述第三端连接。

结合第一方面，在一种可行的实现方式中，所述小数分频锁相环系统还包括供电模组，所述切换模组的第一端与所述供电模组相连接，所述切换模组的第二端与所述第一时钟晶振相连接，所述切换模组的第三端与所述第二时钟晶振的供电端相连接，所述通过所述控制器来控制所述切换模组，以使得所述时钟选择电路输出的基准时钟由所述第一基准时钟切换至所述第二时钟晶振输出的第二基准时钟，包括：通过所述控制器控制所述切换模组断开所述第一端与所述第二端之间的连接以为所述第一时钟晶振断电，并建立所述第一端与所述第三端的连接以为所述第二时钟晶振上电，以使得所述时钟选择电路输出的基准时钟由所述第一基准时钟切换至所述第二时钟晶振输出的第二基准时钟。

结合第一方面，在一种可行的实现方式中，所述切换模组包括第一开关器件和第二开关器件，所述第一开关器件的第一端、所述第二开关器件的第一端分别与所述供电模组相连接，所述第一开关器件的第二端与所述第一时钟晶振相连接，所述第二开关器件的第二端与所述第二时钟晶振的供电端相连接，所述通过所述控制器控制所述切换模组的第一端由与所述第二端连接切换至与所述第三端连接，包括：通过控制器控制所述第二开关器件导通并控制所述第一开关器件关断，以使得所述切换模组的第一端由与所述第二端连接切换至与所述第三端连接。

结合第一方面，在一种可行的实现方式中，在通过所述控制器控制所述切换模组，以使得所述小数分频锁相环系统使用的基准时钟从所述第一基准时钟切换至第二基准时钟之后，所述方法还包括：若通过所述控制器确定所述小数分频锁相环系统连接的射频电路的第二工作频率不包含于所述第一基准时钟对应的杂散干扰频率范围，则通过所述控制器来控制所述切换模组，以使得所述小数分频锁相环系统使用的基准时钟由所述第二基准时钟切换至所述第一基准时钟。

结合第一方面，在一种可行的实现方式中，所述通过所述控制器确定所述第一时钟晶振输出的第一基准时钟对应的整数边界杂散干扰频率范围，包括：通过所述控制器来根据预设整数边界杂散干扰频率范围公式和所述第一基准时钟确定所述第一基准时钟对应的整数边界杂散干扰频率范围，所述预设整数边界杂散干扰频率范围公式为：

F＝n*fclk±Δf

其中，n为正整数，fclk为所述第一基准时钟对应的频率值，Δf为频率偏移值，所述Δf的取值范围为1.5MHz～2MHz。

第二方面，本发明实施例提供了一种小数分频锁相环系统，所述小数分频锁相环系统包括包含有压控振荡器VCO的小数分频锁相环芯片、时钟选择电路、控制器，所述时钟选择电路包括第一时钟晶振、第二时钟晶振和切换模组，所述控制器分别与所述小数分频锁相环芯片和所述时钟选择电路相连接，所述小数分频锁相环芯片与所述时钟选择电路相连接，所述切换模组分别与所述第一时钟晶振和第二时钟晶振相连接。所述控制器用于获取所述第一时钟晶振输出的第一基准时钟对应的整数边界杂散干扰频率范围。所述控制器用于若确定所述小数分频锁相环系统连接的射频电路的第一工作频率包含于所述第一基准时钟对应的整数边界杂散干扰频率范围，则通过所述控制器来控制所述切换模组，以使得所述时钟选择电路输出的基准时钟由所述第一基准时钟切换至所述第二时钟晶振输出的第二基准时钟，其中，所述第二基准时钟对应的整数边界杂散干扰频率范围与所述第一基准时钟对应的整数边界杂散干扰频率范围不重合。

结合第二方面，在一种可行的实现方式中，所述切换模组的第一端与所述小数分频锁相环芯片相连接，所述切换模组的第二端与所述第一时钟晶振相连接，所述切换模组的第三端与所述第二时钟晶振相连接。所述控制器用于控制所述切换模组的第一端由与所述第二端连接切换至与所述第三端连接，以使得所述时钟选择电路输出的基准时钟由所述第一基准时钟切换至所述第二时钟晶振输出的第二基准时钟。

结合第二方面，在一种可行的实现方式中，所述切换模组包括一个模拟开关，所述模拟开关的第一端与所述切换模组的第一端相连接，所述模拟开关的第二端与所述切换模组的第二端相连接，所述模拟开关的第三端与所述切换模组的第三端相连接。所述控制器用于控制所述模拟开关建立所述模拟开关的第一端与所述模拟开关的第三端之间的连接，并断开所述模拟开关的第一端与所述模拟开关第二端之间的连接，以使得所述切换模组的第一端由与所述第二端连接切换至所述第三端连接。

结合第二方面，在一种可行的实现方式中，所述小数分频锁相环系统还包括供电模组，所述切换模组的第一端与所述供电模组相连接，所述切换模组的第二端与所述第一时钟晶振相连接，所述切换模组的第三端与所述第二时钟晶振的供电端相连接。所述控制器用于控制所述切换模组断开所述第一端与所述第二端之间的连接以为所述第一时钟晶振断电，并建立所述第一端与所述第三端的连接以为所述第二时钟晶振上电，以使得所述时钟选择电路输出的基准时钟由所述第一基准时钟切换至所述第二时钟晶振输出的第二基准时钟。

结合第二方面，在一种可行的实现方式中，所述切换模组包括第一开关器件和第二开关器件，所述第一开关器件的第一端、所述第二开关器件的第一端分别与所述供电模组相连接，所述第一开关器件的第二端与所述第一时钟晶振相连接，所述第二开关器件的第二端与所述第二时钟晶振的供电端相连接。所述控制器用于控制所述第二开关器件导通并控制所述第一开关器件关断，以使得所述切换模组的第一端由与所述第二端连接切换至与所述第三端连接。

结合第二方面，在一种可行的实现方式中，所述控制器用于确定所述小数分频锁相环系统连接的射频电路的第二工作频率不包含于所述第一基准时钟对应的杂散干扰频率范围，则通过所述控制器来控制所述切换模组，以使得所述小数分频锁相环系统使用的基准时钟由所述第二基准时钟切换至所述第一基准时钟。

结合第二方面，在一种可行的实现方式中，所述小数分频锁相环芯片用于结合所述VCO来根据所述时钟选择电路输出的第二基准时钟产生工作频率信号，并通过所述VCO将所述工作频率信号发送给所述射频电路，其中，所述工作频率信号的频率为所述第一工作频率。

结合第二方面，在一种可行的实现方式中，所述控制器用于根据预设整数边界杂散干扰频率范围公式和所述第一基准时钟确定所述第一基准时钟对应的整数边界杂散干扰频率范围，所述预设整数边界杂散干扰频率范围公式为：

F＝n*fclk±Δf

其中，n为正整数，fclk为所述第一基准时钟对应的频率值，Δf为频率偏移值，所述Δf的取值范围为1.5MHz～2MHz。

通过实施本发明实施例，小数分频锁相环系统可以通过控制器在射频电量的工作频率包含于第一时钟晶振输出的第一基准时钟对应的杂散干扰频率范围时，控制切换模组以使得时钟供选择电路输出的基准时钟从第一基准时钟切换至第二时钟晶振输出的第二基准时钟。采用上述方法，小数分频锁相环系统通过切换锁相环芯片的基准时钟，从而可以确保一个较宽的频段的频谱，规避了小数分频锁相环系统中压控振荡器的杂散信号，确保了整个频谱范围内的射频信号质量。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种小数分频锁相环系统的一结构示意图；

图2是本申请实施例提供的一种小数分频锁相环系统的又一结构示意图；

图3是本申请实施例提供的一种小数分频锁相环系统的又一结构示意图；

图4是本申请实施例提供的一种小数分频锁相环系统的又一结构示意图；

图5是本申请实施例提供的一种小数分频锁相环系统的又一结构示意图；

图6是本申请实施例提供的一种小数分频锁相环系统的控制方法的一流程示意图；

图7是本申请实施例提供的一种小数分频锁相环系统的控制方法的又一流程示意图；

图8是本申请实施例提供的一种小数分频锁相环系统的控制方法的又一流程示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

随着无线物联网技术的兴起，无线物联网数字通信也成为了一种重要的无线通信组网方式。无线物联网设备通常包含小数分频锁相环系统和射频电路。由于无线物联网设备的低成本要求，无线物联网设备采用的射频电路通常在射频输出频率正好是小数分频锁相环系统的基准时钟的整数倍频的周边频率段情况下，会出现整数边界干扰杂散信号，从而干扰系统网关接收机收信质量，也会干扰其他同网内物联网终端的接收效果。因此，本申请要解决的技术问题是：如何规避小数分频锁相环系统中压控振荡器的整数边界杂散干扰。

由于无线物联网的低成本要求，物联网设备多采用具有片内压控振荡器(voltage-controlled oscillator，VCO)的芯片，片内VCO频率多采用2～6Ghz，并通过分频获得Sub 1G频率或者更高频段的频率输出。当射频电路的工作频率更好是小数分频锁相环系统的基准时钟的整数倍频的周边频率段的情况下，VCO会存在整数边界杂散干扰。在以n倍基准时钟频率为中心，3Mhz到4Mhz的范围内的射频芯片工作频率都存在这样的杂散信号(即一对或者多对的无效干扰频谱)。这里，射频电路的工作频率是指物联网设备完成通信所需要的频率。

为了便于理解，下面先对本申请提供的小数分频锁相环系统的结构和工作原理进行说明。

请参见图1，图1是本申请实施例提供的一种小数分频锁相环系统的一结构示意图。如图1所示，该小数分频锁相环系统10可以包括包含有VCO11的小数分频锁相环芯片12、时钟选择电路13和控制器14。时钟选择电路13可以包括切换模组130、第一时钟晶振131和第二时钟晶振132。

控制器14可以分别与小数分频锁相环芯片12和时钟选择电路13相连接。切换模组130可分别与第一时钟晶振131和第二时钟晶振132相连接。应理解，小数分频锁相环芯片12与射频电路相连接，小数分频锁相环芯片12将时钟选择电路13输出的基准时钟作为小数分频锁相环芯片12的基准时钟，并根据该基准时钟结合VCO11产生射频电路所需的工作频率，发送给射频电路以供射频电路完成无线信号的接收和发送。可选的，VCO12可以是LC压控振荡器、RC压控振荡器或者晶体压控振荡器，本申请实施例对VCO12的产品形态不作具体限制。

实际工作中，控制器14可用于获取第一时钟晶振131输出的第一基准时钟对应的整数边界杂散干扰频率范围。控制器14还可用于若确定小数分频锁相环芯片12连接的射频电路的第一工作频率包含于整数边界杂散干扰频率范围，则可以控制切换模组130，以使得时钟选择电路13输出的基准时钟从第一基准时钟切换至第二时钟晶振132输出的第二基准时钟。其中，第二基准时钟对应的整数边界杂散干扰频率范围与第一基准时钟对应的整数边界杂散干扰频率范围不重合。

其中，第一时钟晶振131和第二时钟晶振132分别可以输出一个频率作为小数分频锁相环芯片12的基准时钟，以供小数分频锁相环芯片12结合VCO11对该基准时钟分频或者倍频，从而产生射频电路所需的工作频率，以完成信号的接收与发送。

可选的，第一时钟晶振131输出的基准时钟的2倍频或者3倍频可以覆盖小数分频锁相环芯片12连接的射频电路的工作频率的范围。其中，射频电路的工作频率是指物联网设备完成通信所需要的频率。可选的，控制器14可用于获取射频电路的工作频率。

第二时钟晶振132可以输出一个频率作为基准时钟，以供小数分频锁相环芯片12对第二时钟晶振132输出的基准时钟分频与倍频，从而产生射频电路所需的工作频率，以完成信号的接收与发送。可选的，第二时钟晶振132可以是市场通用的一个晶振，如手机设备普遍采用的26MHz的晶振。本申请实施例对第二时钟晶振132的产品形态不作具体限制。

其中，切换模组130可以是一个模拟开关，用来控制时钟选择电路13输出的基准时钟为第一时钟晶振131输出的第一基准时钟或者为第二时钟晶振132输出的第二基准时钟。

可选的，切换模组130可以是单刀双掷开关，或者是由两个可控开关管组成的，如由两个金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor,MOSFET，简写MOS，简称场效应管或MOS管)组成。在本申请实施例中，切换模组130可以是适用于小数分频锁相环系统10内部的具有切换功能的开关，本申请实施例对切换模组130的实际产品形态不作具体限制。

可选的，第一时钟晶振131输出的第一基准时钟应最少大于2倍的第二时钟晶振132输出的第二基准时钟。

可选的，基准时钟的频率一般不超过100MHz。

应理解，控制器14优先使用第一时钟晶振131输出的第一基准时钟作为小数分频锁相环芯片12的基准时钟。

在本申请实施例中，小数分频锁相环系统10可以通过控制器14在射频电路的工作频率包含于第一时钟晶振131输出的第一基准时钟对应的整数边界杂散干扰频率范围时，控制切换模组130以使得时钟选择电路13输出的基准时钟从第一基准时钟切换至第二时钟晶振132输出的第二基准时钟。通过上述方法，通过切换输入小数分频锁相环芯片12的基准时钟，从而可以确保一个较宽的频段的频谱，规避了小数分频锁相环系统10中VCO11的杂散信号，确保了整个频谱范围内的射频信号质量。

在一些可选的实施方式中，切换模组130的第一端与小数分频锁相环芯片12相连接，切换模组130的第二端与第一时钟晶振131相连接，切换模组130的第三端与第二时钟晶振132相连接。控制器14可用于若确定小数分频锁相环芯片12连接的射频电路的第一工作频率包含于第一时钟晶振131输出的第一基准时钟对应的整数边界杂散信号，则可以控制切换模组130的第一端由与切换模组130的第二端连接切换至与切换模组130的第三端连接，以使得时钟选择电路13输出的基准时钟从第一基准时钟切换至第二时钟晶振132输出的第二基准时钟。

示例性的，控制器14若确定小数分频锁相环芯片12连接的射频电路的第一工作频率包含于第一时钟晶振131输出的第一基准时钟对应的整数边界杂散干扰频率范围，则控制器14可以向切换模组130发送第一切换指令。在切换模组130接收到第一切换指令之后，可以将切换模组130的第一端由与切换模组130的第二端连接切换至与切换模组130的第三端连接，以使得时钟选择电路13输出的基准时钟从第一基准时钟切换至第二时钟晶振132输出的第二基准时钟。

在一种可选的实施方式中，切换模组130可以包括一个模拟开关。模拟开关的第一端与切换模组130的第一端相连接，模拟开关的第二端与切换模组130的第二端相连接，模拟开关的第三端与切换模组130的第三端相连接。控制器14可用于控制模拟开关建立模拟开关的第一端与模拟开关的第三端之间的连接，并断开模拟开关的第一端与模拟开关的第二端之间的连接，以使得切换模组130的第一端由与切换模组130的第二端连接切换至与切换模组130的第三端连接。

在一种可选的实施方式中，切换模组130可以为单刀双掷开关15。请参见图2，图2是本申请实施例提供的一种小数分频锁相环系统的又一结构示意图。如图2所示，单刀双掷开关15的第一端151与切换模组130的第一端133相连接，单刀双掷开关15的第二端152与切换模组130的第二端134相连接，单刀双掷开关15的第三端153与切换模组的第三端135相连接，切换模组130的第一端133与小数分频锁相环芯片12相连接，切换模组130的第二端134与第一时钟晶振131相连接，切换模组130的第三端135与第二时钟晶振132相连接。控制器14可用于若确定小数分频锁相环芯片12连接的射频电路的第一工作频率包含于第一时钟晶振131输出的第一基准时钟对应的整数边界杂散干扰频率范围，则可以控制单刀双掷开关15的第一端151由与单刀双掷开关15的第二端152连接切换至与单刀双掷开关15的第三端153连接，以使得时钟选择电路13输出的基准时钟从第一时钟晶振131输出的第一基准时钟切换至第二时钟晶振132输出的第二基准时钟。

在又一种可选的实施方式中，切换模组130可以由两个金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET，简写MOS，简称场效应管或MOS管)组成。请参见图3，图3是本申请实施例提供的一种小数分频锁相环系统的又一结构示意图。如图3所示，切换模组130可由第一可控开关160和第二可控开关161组成。第一可控开关160的第一端162与切换模组130的第一端133相连接，第二端163与切换模组的第二端134相连接，第三端164与控制器14相连接。第二可控开关161的第一端165与切换模组130的第一端133相连接，第二端166与切换模组130的第三端135相连接，第三端167与控制器14相连接。切换模组130的第一端133与小数分频锁相环芯片12相连接，第二端134与第一时钟晶振131相连接，第三端135与第二时钟晶振132相连接。控制器14若确定小数分频锁相环芯片12连接的射频电路的第一工作频率包含于第一时钟晶振131输出的第一基准时钟对应的整数边界杂散干扰频率范围，则可以控制第一可控开关160的第一端162与小数分频锁相环芯片12关断和第二端163与第一时钟晶振131关断，以及，控制第二可控开关161的第一端165与锁相环电路11导通和第二端166与第二时钟晶振132导通，以使得时钟选择电路13输出的基准时钟从第一时钟晶振131输出的第一基准时钟切换至第二时钟晶振132输出的第二基准时钟。

可选的，第一可控开关160和第二可控开关161可以是具有高隔离度的开关。

上述实现中，通过第一可控开关160和第二可控开关161可以实现对第一时钟晶振131输出的第一基准时钟与第二时钟晶振132输出的第二基准时钟的切换，从而可以确保第一时钟晶振131与第二时钟晶振132分别产生的频率不相互窜扰。

在一些可选的实施方式中，请参见图4，图4是本申请实施例提供的一种小数分频锁相环系统的又一结构示意图。如图4所示，小数分频锁相环系统10还包括供电模组136，切换模组130的第一端与供电模组136相连接，切换模组130的第二端与第一时钟晶振131相连接，切换模组130的第三端与第二时钟晶振132相连接。控制器14可用于控制切换模组130断开切换模组130的第一端与第二端之间的连接，以为第一时钟晶振131断电，并建立第一端与第三端的连接，以为第二时钟晶振132上电，以使得时钟选择电路13输出的基准时钟由第一时钟晶振131输出的第一基准时钟切换至第二时钟晶振132输出的第二基准时钟。

在一种可选的实施方式中，请参见图5，图5是本申请实施例提供的一种小数分频锁相环系统的又一结构示意图。如图5所示，切换模组130可以包括第一开关器件137和第二开关器件138。第一开关器件137的第一端和第二开关器件138的第一端分别与供电模组136相连接，第一开关器件137的第二端与第一时钟晶振131相连接，第二开关器件138的第二端与第二时钟晶振132相连接。控制器14可用于控制第二开关器件138导通并控制第一开关器件137关断，以使得切换模组130的第一端由与切换模组130的第二端连接切换至所述切换模组130的第三端连接。

在一些可选的实施方式中，小数分频锁相环芯片12可用于结合VCO11来根据时钟选择电路13输出的第二基准时钟产生工作频率信号，并通过VCO11将工作频率信号发送给小数分频锁相环芯片12连接的射频电路，以使得射频电路完成信号的接收与发送。其中，工作频率信号的频率可以为第一工作频率。

在一种可选的实施方式中，控制器14可用于根据预设整数边界杂散干扰频率范围公式和第一时钟晶振131输出的第一基准时钟确定出第一基准时钟对应的整数边界杂散干扰频率范围。这里，预设整数边界杂散干扰频率范围公式可以为：

F＝n*fclk±Δf

其中，n为正整数，fclk为所述第一基准时钟对应的频率值，Δf为频率偏移值，Δf的取值范围为1.5MHz～2MHz。

例如，假设第二基准时钟为50MHz，假设Δf取值为2MHz，n取值为1、2、3、……、10，则根据上述预设杂散干扰频率范围公式和第二基准时钟可以确定第二基准时钟对应的杂散干扰频率范围可以包括48MHz～52MHz、98MHz～102MHz、148MHz～152MHz、……、498MHz～502MHz。

应理解，控制器14用于确定第二基准时钟对应的整数边界杂散干扰频率范围的方式与前文所述确定第一基准时钟对应的整数边界杂散干扰频率范围的方式类似。

控制器14还可用于确定第二时钟晶振132输出的第二基准时钟对应的整数边界杂散干扰频率范围与任一时钟晶振输出的基准时钟对应的整数边界杂散干扰频率范围是否存在重合。控制器14若确定第二时钟晶振132输出的第二基准时钟对应的整数边界杂散干扰频率范围与任一时钟晶振输出的基准时钟对应的整数边界杂散干扰频率范围不存在重合，则可以将任一时钟晶振输出的基准时钟确定为第一基准时钟。控制器14若确定第二时钟晶振132输出的第二基准时钟对应的整数边界杂散干扰频率范围与任一时钟晶振输出的基准时钟对应的整数边界杂散干扰频率范围存在重合，则可以更换其他时钟晶振以输出其他的基准时钟，直至其输出的基准时钟的整数边界杂散干扰频率范围与第二时钟晶振132输出的第二基准时钟对应的整数边界杂散干扰频率范围不重合。应理解，只需要确定出一个时钟晶振输出的基准时钟对应的整数边界杂散干扰频率范围与第二时钟晶振132输出的基准时钟对应的整数边界杂散干扰频率范围不重合即可。

在一些可选的实施方式中，控制器14可用于若确定小数分频锁相环芯片12连接的射频电路的第二工作频率不包含于第一基准时钟对应的整数边界杂散干扰频率范围，则可以控制切换模组130，以使得时钟选择电路13输出的基准时钟从第二基准时钟切换至第一基准时钟。

具体的，控制器14可用于若确定小数分频锁相环芯片12连接的射频电路的第二工作频率不包含于第一基准时钟对应的整数边界杂散干扰频率范围，则可以控制切换模组130的第一端由与切换模组130的第三端连接切换至与切换模组130的第二端连接，以使得时钟选择电路13输出的基准时钟从第二基准时钟切换至第一基准时钟。

在本申请实施例中，控制器14可以是CPU(Central Processing Unit，中央处理器)、ASIC(Application Specific Integrated Circuit，专用集成电路)、FPGA(FieldProgrammable Gate Array，现场可编程逻辑门阵列)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。本申请实施例对控制器14的实现形态不作具体限制。

请参见图6，图6是本申请实施例提供的一种小数分频锁相环系统的控制方法的一流程示意图。该方法可应用于上述小数分频锁相环系统10。如图6所示，该方法可包括以下步骤：

S601，小数分频锁相环系统通过控制器来获取第一时钟晶振输出的第一基准时钟对应的整数边界杂散干扰频率范围。

在一些可行的实施方式中，小数分频锁相环系统10可以通过控制器14来获取第一时钟晶振131输出的第一基准时钟对应的整数边界杂散干扰频率范围。

其中，小数分频锁相环系统10通过控制器14来获取第一时钟晶振131输出的第一基准时钟对应的整数边界杂散干扰频率范围的具体过程可参见前文描述的控制器14确定第一基准时钟对应的整数边界杂散干扰频率范围的过程，此处便不再赘述。

S602，小数分频锁相环系统若通过控制器确定小数分频锁相环芯片连接的射频电路的第一工作频率包含于第一基准时钟对应的整数边界杂散干扰频率范围，则通过控制器来控制切换模组，以使得时钟选择电路输出的基准时钟由第一基准时钟切换至第二时钟晶振输出的第二基准时钟。

在一些可行的实施方式中，在小数分频锁相环系统10获取到小数分频锁相环芯片12连接的射频电路的第一工作频率之后，小数分频锁相环系统10可以通过控制器14确定小数分频锁相环芯片12连接的射频电路的第一工作频率包含于第一基准时钟对应的整数边界杂散干扰频率范围，则可以通过控制器14来控制切换模组130，以使得时钟选择电路13输出的基准时钟从第一基准时钟切换至第二时钟晶振132输出的第二基准时钟。这里，第二基准时钟对应的整数边界杂散干扰频率范围与第一基准时钟对应的整数边界杂散干扰频率范围不重合。

其中，小数分频锁相环系统10若通过控制器14确定小数分频锁相环芯片12连接的射频电路的第一工作频率包含于第一基准时钟对应的整数边界杂散干扰频率范围，则通过控制器14来控制器切换模组130的具体过程可参见前文描述的控制器14若确定小数分频锁相环芯片12连接的射频电路的第一工作频率包含于第一基准时钟对应的整数边界杂散干扰频率范围，则控制切换模组130的过程，此处便不再赘述。

在一些可行的实施方式中，请参见图7，图7是本申请实施例提供的一种小数分频锁相环系统的控制方法的又一流程示意图。应理解，步骤S603应在步骤S602之后执行。如图7所示，该方法可包括步骤：

S603，小数分频锁相环系统若通过控制器确定小数分频锁相环芯片连接的射频电路的第二工作频率不包含于整数边界杂散干扰频率范围，则通过控制器来控制切换模组，以使得时钟选择电路输出的基准时钟由第二基准时钟切换至第一基准时钟。

在一些可行的实施方式中，在小数分频锁相环系统10通过控制器14获取到射频电路的第二工作频率之后，小数分频锁相环系统10若通过控制器14确定小数分频锁相环芯片12连接的射频电路的第二工作频率不包含于整数边界杂散干扰频率范围，则可以通过控制器14来控制切换模组130，以使得时钟选择电路输出的基准时钟从第二基准时钟切换至第一基准时钟。

其中，小数分频锁相环系统10通过控制器14确定小数分频锁相环芯片12连接的射频电路的第二工作频率不包含于整数边界杂散干扰频率范围，则通过控制器14控制切换模组130的具体过程可参见前文描述的控制器14若确定小数分频锁相环芯片12连接的射频电路的第二工作频率不包含于整数边界杂散干扰频率范围，则控制切换模组130的过程，此处便不再赘述。

在一些可行的实施方式中，请参见图8，图8是本申请实施例提供的一种小数分频锁相环系统的控制方法的又一流程示意图。应理解，步骤S604应在步骤S602之后执行。如图8所示，该方法可包括步骤：

S604，小数分频锁相环系统通过小数分频锁相环芯片结合VCO来根据时钟选择电路输出的第二基准时钟产生工作频率信号，并通过VCO将工作频率信号发送给射频电路。

在一些可行的实施方式中，小数分频锁相环系统10可以通过小数分频锁相环芯片12结合VCO11来根据时钟选择电路13输出的第二基准时钟产生工作频率信号，并通过VCO将工作频率信号发送给射频电路。其中，工作频率信号的频率可以为第一工作频率。

其中，小数分频锁相环系统10通过小数分频锁相环芯片12结合VCO11来根据时钟选择电路13输出的第二基准时钟产生工作频率信号，并通过VCO将工作频率信号发送给射频电路的具体过程可参见前文描述的小数分频锁相环芯片12结合VCO11来根据时钟选择电路13输出的第二基准时钟产生工作频率信号，并通过VCO将工作频率信号发送给射频电路的过程，此处便不再赘述。

需要说明的是，对于上述的任一种小数分频锁相环系统的控制方法的实施例，为了简单描述，故将其都表述为一系列动作组合，但本领域技术人员应该知悉，本申请不受所描述的动作顺序的限制，因为依据本申请，其某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中描述的实施例均属于优选实施例，所涉及的动作并不一定是本申请所必须的。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤的过程、方法、系统、产品或设备没有限定于已列出的步骤，而是可选地还包括没有列出的步骤，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

尽管在此结合各实施例对本申请进行了描述，然而，在实施所要保护的本申请过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现所公开实施例的其他变化。在权利要求书中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。相互不同的从属权利要求中记载了某些措施，但这并不标识这些措施不能组合起来产生良好的效果。

以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请一种小数分频锁相环系统的控制方法及小数分频锁相环系统的原理及实施方式进行了阐述，以上实施例的说明指示用于帮助理解本申请的方法及核心思想；同时，对于本领域的一般技术人员，依据本申请一种小数分频锁相环系统的控制方法及小数分频锁相环系统的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

本领域技术人员应该可以意识到，在上述一个或多个示例中，本申请所描述的功能可以用硬件、软件、固件或它们的任意组合来实现。当时用软件实现时，可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或者多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。

以上所述的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施方式而已，并不用于限定本申请的保护范围，凡在本申请的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本申请的保护范围之内。

Claims (10)

1.一种小数分频锁相环系统的控制方法，其特征在于，所述小数分频锁相环系统包括包含有压控振荡器VCO的小数分频锁相环芯片、时钟选择电路和控制器，所述时钟选择电路包括第一时钟晶振、第二时钟晶振和切换模组，所述控制器分别与所述小数分频锁相环芯片和所述时钟选择电路相连接，所述小数分频锁相环芯片与所述时钟选择电路相连接，所述切换模组分别与所述第一时钟晶振和所述第二时钟晶振相连接，所述方法包括：

通过所述控制器来获取所述第一时钟晶振输出的第一基准时钟对应的整数边界杂散干扰频率范围；

若通过所述控制器确定所述小数分频锁相环芯片连接的射频电路的第一工作频率包含于所述第一基准时钟对应的整数边界杂散干扰频率范围，则通过所述控制器来控制所述切换模组，以使得所述时钟选择电路输出的基准时钟由所述第一基准时钟切换至所述第二时钟晶振输出的第二基准时钟，其中，所述第二基准时钟对应的整数边界杂散干扰频率范围与所述第一基准时钟对应的整数边界杂散干扰频率范围不重合。

2.根据权利要求1所述的方法，其特征在于，所述切换模组的第一端与所述小数分频锁相环芯片相连接，所述切换模组的第二端与所述第一时钟晶振相连接，所述切换模组的第三端与所述第二时钟晶振相连接，所述通过所述控制器来控制所述切换模组，以使得所述时钟选择电路输出的基准时钟由所述第一基准时钟切换至所述第二时钟晶振输出的第二基准时钟，包括：

通过所述控制器控制所述切换模组的第一端由与所述第二端连接切换至与所述第三端连接，以使得所述时钟选择电路输出的基准时钟由所述第一基准时钟切换至所述第二时钟晶振输出的第二基准时钟。

3.根据权利要求2所述的方法，其特征在于，所述切换模组包括一个模拟开关，所述模拟开关的第一端与所述切换模组的第一端相连接，所述模拟开关的第二端与所述切换模组的第二端相连接，所述模拟开关的第三端与所述切换模组的第三端相连接，所述通过所述控制器来控制所述切换模组的第一端由与所述第二端连接切换至与所述第三端连接，包括：

通过所述控制器控制所述模拟开关建立所述模拟开关的第一端与所述模拟开关的第三端之间的连接，并断开所述模拟开关的第一端与所述模拟开关的第二端之间的连接，以使得所述切换模组的第一端由与所述第二端连接切换至所述第三端连接。

4.根据权利要求1所述的方法，其特征在于，所述小数分频锁相环系统还包括供电模组，所述切换模组的第一端与所述供电模组相连接，所述切换模组的第二端与所述第一时钟晶振相连接，所述切换模组的第三端与所述第二时钟晶振相连接，所述通过所述控制器来控制所述切换模组，以使得所述时钟选择电路输出的基准时钟由所述第一基准时钟切换至所述第二时钟晶振输出的第二基准时钟，包括：

通过所述控制器控制所述切换模组断开所述第一端与所述第二端之间的连接以为所述第一时钟晶振断电，并建立所述第一端与所述第三端的连接以为所述第二时钟晶振上电，以使得所述时钟选择电路输出的基准时钟由所述第一基准时钟切换至所述第二时钟晶振输出的第二基准时钟。

5.根据权利要求4所述的方法，其特征在于，所述切换模组包括第一开关器件和第二开关器件，所述第一开关器件的第一端、所述第二开关器件的第一端分别与所述供电模组相连接，所述第一开关器件的第二端与所述第一时钟晶振相连接，所述第二开关器件的第二端与所述第二时钟晶振的供电端相连接，所述通过所述控制器控制所述切换模组的第一端由与所述第二端连接切换至与所述第三端连接，包括：

通过控制器控制所述第二开关器件导通并控制所述第一开关器件关断，以使得所述切换模组的第一端由与所述切换模组的第二端连接切换至与所述切换模组的第三端连接。

6.根据权利要求1-5任一项所述的方法，其特征在于，在通过所述控制器控制所述切换模组，以使得所述时钟选择电路输出的基准时钟从所述第一基准时钟切换至第二基准时钟之后，所述方法还包括：

若通过所述控制器确定所述小数分频锁相环芯片连接的射频电路的第二工作频率不包含于所述第一基准时钟对应的杂散干扰频率范围，则通过所述控制器来控制所述切换模组，以使得所述时钟选择电路输出的基准时钟由所述第二基准时钟切换至所述第一基准时钟。

7.根据权利要求1所述的方法，其特征在于，所述方法还包括：

通过所述小数分频锁相环芯片结合所述VCO来根据所述时钟选择电路输出的第二基准时钟产生工作频率信号，并通过所述VCO将所述工作频率信号发送给所述射频电路，其中，所述工作频率信号的频率为所述第一工作频率。

8.根据权利要求1所述的方法，其特征在于，所述通过所述控制器获取所述第一时钟晶振输出的第一基准时钟对应的整数边界杂散干扰频率范围，包括：

通过所述控制器来根据预设整数边界杂散干扰频率范围公式和所述第一基准时钟确定所述第一基准时钟对应的整数边界杂散干扰频率范围，所述预设整数边界杂散干扰频率范围公式为：

F＝n*fclk±Δf

其中，n为正整数，fclk为所述第一基准时钟对应的频率值，Δf为频率偏移值，所述Δf的取值范围为1.5MHz～2MHz。

9.一种小数分频锁相环系统，其特征在于，所述小数分频锁相环系统包括包含有压控振荡器VCO的小数分频锁相环芯片、时钟选择电路、控制器，所述时钟选择电路包括第一时钟晶振、第二时钟晶振和切换模组，所述控制器分别与所述小数分频锁相环芯片和所述时钟选择电路相连接，所述小数分频锁相环芯片与所述时钟选择电路相连接，所述切换模组分别与所述第一时钟晶振和第二时钟晶振相连接；

所述控制器用于获取所述第一时钟晶振输出的第一基准时钟对应的整数边界杂散干扰频率范围；

所述控制器用于若确定所述小数分频锁相环系统连接的射频电路的第一工作频率包含于所述第一基准时钟对应的整数边界杂散干扰频率范围，则通过所述控制器来控制所述切换模组，以使得所述时钟选择电路输出的基准时钟由所述第一基准时钟切换至所述第二时钟晶振输出的第二基准时钟，其中，所述第二基准时钟对应的整数边界杂散干扰频率范围与所述第一基准时钟对应的整数边界杂散干扰频率范围不重合。

10.根据权利要求9所述的小数分频锁相环系统，其特征在于，所述切换模组的第一端与所述小数分频锁相环芯片相连接，所述切换模组的第二端与所述第一时钟晶振相连接，所述切换模组的第三端与所述第二时钟晶振相连接；

所述控制器用于控制所述切换模组的第一端由与所述第二端连接切换至与所述第三端连接，以使得所述时钟选择电路输出的基准时钟由所述第一基准时钟切换至所述第二时钟晶振输出的第二基准时钟。