CN115547841A - 制造半导体器件的方法和对应的半导体器件 - Google Patents

制造半导体器件的方法和对应的半导体器件 Download PDF

Info

Publication number
CN115547841A
CN115547841A CN202210758261.4A CN202210758261A CN115547841A CN 115547841 A CN115547841 A CN 115547841A CN 202210758261 A CN202210758261 A CN 202210758261A CN 115547841 A CN115547841 A CN 115547841A
Authority
CN
China
Prior art keywords
current carrying
formation
current
electrical contact
formations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210758261.4A
Other languages
English (en)
Inventor
R·维拉
M·德桑塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from IT102021000017207A external-priority patent/IT202100017207A1/it
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN115547841A publication Critical patent/CN115547841A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明的各个实施例涉及制造半导体器件的方法和对应的半导体器件。半导体芯片以引线框架的形式被布置在衬底上方。被配置为导电条带的一组载流构成耦接到半导体芯片。衬底不包括用于将导电条带彼此电耦接的导电构成。例如，经由楔形接合在邻近导电条带之间形成电触点，以使得在邻近导电条带之间提供触点以支持多构成载流通道。

Description

制造半导体器件的方法和对应的半导体器件
优先权要求
本申请要求于2021年6月30日提交的意大利专利申请号102021000017207的优先权，该申请的内容在法律允许的最大程度上通过引用整体并入本文。
技术领域
本说明书涉及半导体器件。
一个或多个实施例可以被应用于针对汽车、消费者和工业市场的半导体功率器件。
背景技术
在功率应用中使用具有不同数目的功率通道的器件。
从封装的角度来看，这转化为考虑到所涉及的通道数目的不同类型的引线框架设计。
这种引线框架定制对板尺寸的影响较小，并且对于最终客户是有利的，最终客户在板设计级别减轻了任何后续负担(例如，引线短路)。
从组件的供应链的观点来看，管理若干引线框架版本(其中一些引线框架版本可能仅专用于少量产品)在很大程度上是不方便的。
因此，增加引线框架设计(尤其是用于功率应用的引线框架设计)的标准化是为了减少成本和上市时间而追求的目标。
发明内容
一个或多个实施例涉及一种方法。
一个或多个实施例涉及对应的半导体器件。功率半导体器件可以是这种器件的示例。
这些实施例利用了封装多通道引线框架(例如，四方扁平无引线(QFN)类型的引线框架)和经由楔形对楔形条带接合而桥接最终产品所期望的邻近通道的可能性。
这种方法提供了使用单通道产品版本和多通道产品版本二者的灵活性，与重新设计电路板相比在成本方面具有有利的结果。
这些实施例可以有利地被应用于例如，具有嵌入式功率驱动器的QFN封装或者诸如硅MOSFET晶体管和GaN场效应晶体管之类的分立功率器件。
实施例例如可以展示引线之间的楔形对楔形桥，其具有多通道铜引线框架设计和短路楔形对楔形条带。
一个或多个实施例可以提供以下优点，诸如，例如：在现有的引线接合机器上的使用方便性；基本上涉及即插即用工艺(blug-&-play process)(用于互连目的的后端制造中常规的接合工艺)；对若干类型的引线框架封装的扩展适用性；与可能的引线框架设计标准化相关的成本节省；与板重新设计相比更为有利的成本；以及就导线和导电条带而言的选择性可以根据预期应用而被定制。
引线接合工艺中的额外步骤涉及接合引线/条带和桥引线。这可以被估计为产生5％的生产量降低(最坏场景)，这在很大程度上由改进的引线框架标准化来补偿。
附图说明
现在将参考附图仅以示例的方式描述一个或多个实施例，其中：
图1A、图1B和图1C是常规半导体器件的平面图；
图2是半导体器件的平面图；
图3是以放大的比例再现的由箭头III指示的图2的部分的视图；
图4是半导体器件的平面图；以及
图5是以放大的比例再现的由箭头IV指示的图4的部分的视图。
具体实施方式
除非另外指明，否则不同附图中的对应数字和符号通常指代对应部分。
附图是为了清楚地说明实施例的相关方面而绘制的，并且不一定按比例绘制。
在附图中绘制的特征的边缘不一定指示特征范围的终止。
在随后的说明中，图示了各种具体细节，以便提供对根据该说明的实施例的各种示例的深入理解。可以在没有一个或多个具体细节的情况下，或者利用其他方法、组件、材料等来获得实施例。在其他情况下，没有详细图示或描述已知的结构、材料或操作，以使得实施例的各个方面不会被混淆。
在本说明书的框架中对“实施例”或“一个实施例”的引用旨在指与该实施例有关的描述的特定配置、结构或特性被包括在至少一个实施例中。因此，可以呈现于本说明书的各个点中的诸如“在实施例中”、“在一个实施例中”等的短语不一定确切地指代同一个实施例。此外，特定的配置、结构或特性可以在一个或多个实施例中以任何适当的方式来组合。
本文中所使用的标题/参考仅仅是为了方便而提供的，并且因此不限定保护范围或实施例的范围。
图1A、图1B和图1C是常规半导体功率器件10的平面图。
如所图示，器件10包括诸如引线框架12之类的衬底，在其上布置(附着)有一个或多个半导体集成电路芯片或管芯。在图1A、图1B和图1C的左手侧上可以清楚地看到用附图标记14指示的这些半导体集成电路芯片或管芯中的一个。
一个或多个其它芯片仅在图1A、图1B和图1C的右手侧上部分可见，因为它们由多个“导电条带”16A、16B、16C遮蔽——通过示例图示了三个——从而提供(电力)信号传播路径。
名称“引线框架”(或“引线框”)(例如，参见美国专利和商标局的USPC合并词汇表)目前用于指示为集成电路芯片或管芯提供支撑的金属框架，以及将管芯或芯片中的集成电路互连到其它电组件或触点的电引线。
常规地使用诸如光刻技术之类的技术来产生引线框架。使用此技术，在顶侧和底侧上蚀刻箔或带形式的金属(例如，铜)材料以产生各种焊盘和引线。
这些技术可以被应用于四方扁平无引线(QFN)封装，其中名称“无引线”标示没有提供从封装放射状地突出的引线。
目前使用所谓的“预模制”引线框架，其包括(例如)使用(例如)平坦模制工具模制到雕刻(例如，光蚀刻)引线框架上的电绝缘树脂(诸如，环氧树脂)。
被蚀刻的金属材料中留下的空间由预模制树脂填充，并且所得引线框架具有与原始蚀刻引线框架的厚度相同的总厚度。
在预模制(例如经由加热或UV固化使模制树脂固化)之后，可以应用去飞边和涂抹工艺以提供洁净的顶部/底部金属表面。
例如，可以在第二蚀刻步骤期间提供可润湿侧面，第二蚀刻步骤可以被应用于预模制引线框架，以生成专用蚀刻区域。
此外，绝缘封装(例如，环氧树脂，图中不可见)可以被模制到引线框架12上，该引线框架12具有(多个)芯片14和布置于其上的信号传播路径或线路16A、16B、16C。
有利地(主要在功率应用中)，诸如路径或线路16A、16B、16C之类的信号传播路径或线路可以以导电条带的形式而产生，例如通过超声波接合而焊接的铝(或铜、金或与超声波接合兼容的任何其它材料)的窄条。
除非在本说明书的其余部分中另有说明，否则如在上文中所讨论的示例在本领域中是常规的，这使得不必在本文中提供更详细的描述。
尤其在功率应用中，需要能够配置有不同数目的功率通道的器件10。
例如，在图1A中，导电条带16A、16B、16C在引线框架级电耦接(短路)以形成被指定为Ch#1的信号通道。在图1B中，导电条带16A、16B在引线框架级电耦接(短路)并形成指定为Ch#1的第一信号通道，并且导电条带16C保持与导电条带16A和16B电分离并形成指定为Ch#2的第二信号通道。在图1C中，导电条带16A、16B、16C没有彼此耦接，并且形成指定为Ch#1，Ch#2和Ch#3的三个不同信号通道。
在如图1A至图1C中所图示的常规解决方案中，这三种不同的布置由三种相应的不同引线框架布局来镜像，如至少由各图右侧处的结构差异所示。
从封装的角度来看，这转化为考虑到所涉及的通道数目的不同类型的引线框架设计。这种引线框架定制有助于提供所期望的器件特性以使最终产品正常运转。
从组件的供应链的观点来看，管理若干引线框架版本(其中一些引线框架版本可能仅专用于少量产品)在很大程度上是不方便的。
解决这些问题的一种可能的方法可以涉及通过用导线连接而桥接引线来管理板级(例如，用印刷电路板或PCB)的不同功率通道。
例如，双通道封装可以经由在板级的短路(跳线)而在板级被短路以用作单通道器件。
在这种方法(板定制)中，不得不管理不同引线框架布局的潜在问题没有得到完全解决。相反，该问题被移动或转移到板设计级，并且因此仍然存在。
此外，板定制几乎总是由最终客户执行，这在很大程度上是不明智的。
而且，应当注意，利用导线桥接，增加了涉及两个焊接点的新连接。这与下面讨论的楔形桥接形成对比，楔形桥接仅利用一个焊接点来执行。
此外，在一些情况下，导线连接涉及专用区域/焊盘，而条带楔形件可以被接合在现有的焊接点上方。
楔形接合工艺利用超声波能量和压力来产生接合。因此，楔形接合是低温工艺，其中，例如使用(铝、铜、金或与超声波接合兼容的任何其它材料的)导线或导电条带来形成互连。此工艺使导线/条带变形为扁平细长形状的楔形件。
虽然导线接合在半导体工业中已经成熟，但是接合导电条带和不同引线上方的导电条带出乎意料地促进了在功率封装中定制功率分配。
特别地，如本文中所例示的楔形对楔形桥接可以被计划以用于关键的封装应用或开发，主要用于在提供单通道和多通道产品版本中具有满足各种规范和灵活性能力的功率应用。
如本文中结合在前的图2的附图所论述的示例通过如下操作来改进引线框架选择灵活性，从而保留单个多通道引线框架布局(例如，图1C中所图示的布置下方的类型，具有三个独立通道Ch#1，Ch#2和Ch#3)：例如，通过条带接合工艺耦接(短路)邻近导电条带16A、16B、16C，接合两个邻近引线，在现有导电条带上方焊接桥状楔形件。这可以发生在这些通道(导电条带)的远端处，也就是说，在“远端”引脚或引线160A、160B和160C处。
因此，如本文所讨论的示例扩展了在诸如引线框架12之类的衬底上方射布置一个或多个半导体芯片14和耦接到该半导体芯片的诸如导电条带16A、16B、16C之类的多个载流构成的概念，其中衬底(引线框架)12免除了耦接载流构成或导电条带16A、16B、16C的导电构成。
也就是说，图2至图5的衬底或引线框架12(总是)是图1C中所图示的类型，其被配置为提供三个通道CH#1，CH#2和CH#3。
在图2至图5中所图示的示例中，在邻近导电条带16A、16B、16C之间形成至少一个电触点162或162A、162B，邻近导电条带16A、16B、16C具有在它们之间形成的至少一个触点162或162A、162B，这些触点耦接到诸如CH#1之类的多构成载流通道中。
例如，图2和图3图示了一个器件10(整体上不可见)，其中：两个导电条带16A、16B在其远端引脚或引线160A、160B处经由焊接的楔形件162(例如，引脚或引线160A、160B之间的桥状)而短路以形成第一电流流动路径或通道CH#1，并且第三导电条带16C在其远端引脚或引线160C处维持不同以形成第二电流流动路径或通道CH#2。
因此，图2和图3是在衬底12上方布置有一对第一载流构成16A和第二载流构成16B的示例，第二载流构成16B与第一载流构成16A邻近。
图2和图3同样是在衬底12上方布置有与由第一载流构成16A和第二载流构成16B组成的对邻近的第三载流构成16C的示例。
如图2和图3中所图示，在一对第一载流构成16A与第二载流构成16B之间形成电触点(楔形件)162。
因此，具有在其间形成的触点162的一对第一载流构成16A和第二载流构成16B被耦接以提供第一多构成载流通道CH#1。
第三载流构成16C继而提供第二单构成载流通道CH#2。
再次通过举例的方式，图4和图5图示了一种器件10(同样在整体上不可见)，其中：导电条带16A和16B在它们的远端引脚或引线160A、160B处经由焊接在引脚或引线160A与160B之间的第一楔形件162A(例如，桥状件)而短路，并且导电条带16B和16C在它们的远端引脚或引线160B、160C处经由焊接在引脚或引线160B与160C之间的第二楔形件162B(例如，桥状件)而短路。
以这样的方式，所有的导电条带16A、16B和16C通过楔形件162A和162B而在其远端引脚处短路，以形成单个电流流动路径或通道CH#1。
因此，图4和图5是在衬底12上方布置第一载流构成16A和第二载流构成16B的示例，第二载流构成16B与第一载流构成16A邻近。
图4和图5同样是邻近第二载流构成16B在衬底12上方布置第三载流构成16C的示例，并且：在第一载流构成16A与第二载流构成16B之间形成第一电触点(楔形件)162A，并在第二载流构成16B与第三载流构成16C之间形成第二电触点(楔形件)162B。
如图4和图5中所图示，具有在其间形成的第一触点162A和第二触点162B的第一载流构成16A、第二载流构成16B和第三载流构成16C被耦接到单个多构成载流通道，即CH#1。
虽然为了简单起见没有示出，但是第三种可能的选项包括使远端引脚160A、160B和160C免除由诸如162或162A、162B之类的楔形件所提供的短路路径。
在那种情况下，导电条带16A、16B和16C在它们的远端引脚或引线160A、160B和160C处维持(电)不同，以形成三个不同的流动路径或通道CH#1、CH#2m和CH#3。
本文中所图示的实例依赖于楔形对楔形桥接；这在改进引线框架供应链方面是有利的，从而在期望的地方提供选择引线桥接的选择性。
由于器件封装内部的引线到引线连接，可以容易地检测到这种楔形对楔形桥接。检测可以经由X射线筛选或通过截面和SEM(扫描电子显微镜)图片进行分析。X射线分析可以在整个包装体上侧向执行以检测桥的存在。可以执行截面分析，其中通过X射线检测桥。
本文中所图示的示例依赖于在两个或更多引线之间的接合条带以便桥接它们的可能性。此特征有助于引线框架设计中的较高灵活性。
本文中所图示的示例通过经由条带接合工艺桥接引脚来改进引线框架选择灵活性。
如图所示的条带接合在两个邻近的引线上方延伸，在现有的导电条带上方焊接楔形件。两个邻近引线之间的接合有助于引线框架设计标准化，并通过可以在组装级产生的连接来改进产品连接定制。
本文中所图示的示例有助于实现较高的接合灵活性，从而提供较宽的引线框架(LF)选择而不损害封装成本。
例如，相同的QFN引线框架12(被设计以用于三通道应用CH#1、CH#2、CH#3)也可以被用于单通道或双通道应用。
应当了解，在这里为了简单起见而参考三个导电条带16A、16B和16C所例示的相同概念可以被应用于任何多个这种导电条带或电流路径。
在两个或更多通道(导电条带)16A、16B和16C的远端160A、160B和160C(与一个或多个半导体芯片14相对)处桥接两个或更多通道(导电条带)16A、16B和16C有助于这种条带接合工艺。
另外应当了解，也可以在其它导电条带位置处，例如在它们邻近电路14的“近”端处和/或在沿导电条带长度的中间点处，接合两个邻近引线。
类似地，虽然在本文中所图示的示例中，触点162、162A和162B形成在载流构成(导电条带)16A、16B和16C的顶部上，但是在其它示例中，可以采用互补布置。在这种互补布置中，首先形成触点162、162A和162B，随后在其上施加(形成)载流构成(导电条带)16A、16B和16C。
在不违背基本原则，不脱离保护范围的情况下，细节和实施例可以相对于前面仅以示例的方式描述的内容而变化，甚至可以有显著变化。
权利要求是本文中提供的关于实施例的技术教导的整体部分。
保护范围由所附权利要求确定。

Claims (12)

1.一种方法，包括：
在衬底上方布置至少一个半导体芯片；
布置耦接到所述至少一个半导体芯片的多个载流构成；
其中所述衬底不包括将所述多个载流构成中的两个或更多载流构成彼此电耦接的导电构成；以及
在所述多个载流构成中的邻近载流构成之间形成至少一个电触点，以提供多构成载流通道。
2.根据权利要求1所述的方法，其中布置所述多个载流构成包括：
布置包括第一载流构成和第二载流构成的载流构成对，其中所述第二载流构成邻近于所述第一载流构成；以及
邻近所述载流构成对而布置第三载流构成；以及
其中形成至少一个电触点包括在所述载流构成对的所述第一载流构成与所述第二载流构成之间形成电触点，以提供第一多构成载流通道，并且其中所述第三载流构成提供第二单构成载流通道。
3.根据权利要求1所述的方法，其中布置所述多个载流构成包括：
布置第一载流构成；
邻近所述第一载流构成布置第二载流构成；以及
邻近所述第二载流构成布置第三载流构成；
其中形成至少一个电触点包括：
在所述第一载流构成与所述第二载流构成之间形成第一电触点；以及
在所述第二载流构成与所述第三载流构成之间形成第二电触点；
其中所述第一载流构成、所述第二载流构成和所述第三载流构成形成单个多构成载流通道。
4.根据权利要求1所述的方法，其中形成至少一个电触点包括在与所述至少一个半导体芯片的位置相对的所述邻近载流构成的远端处形成所述至少一个电触点。
5.根据权利要求1所述的方法，其中所述载流构成包括布置在所述衬底上方的导电条带。
6.根据权利要求1所述的方法，其中形成至少一个电触点包括在所述载流构成中的邻近载流构成处执行楔形接合。
7.一种器件，包括：
衬底；
至少一个半导体芯片，布置在所述衬底上；
多个载流构成，耦接到所述至少一个半导体芯片；
其中所述衬底不包括将所述多个载流构成中的两个或更多载流构成彼此电耦接的导电构成；以及
至少一个电触点，在所述多个载流构成中的邻近载流构成之间，以提供多构成载流通道。
8.根据权利要求7所述的器件，其中所述多个载流构成包括：
载流构成对，包括布置在所述衬底上方的第一载流构成和第二载流构成，所述第二载流构成邻近于所述第一载流构成；以及
第三载流构成，邻近所述载流构成对而布置在所述衬底上方；以及
其中所述至少一个电触点包括在所述第一载流构成与所述第二载流构成之间的电触点，以提供第一多构成载流通道，所述第三载流构成提供第二单构成载流通道。
9.根据权利要求7所述的器件，其中所述多个载流构成包括：
第一载流构成，布置在所述衬底上方；
第二载流构成，邻近所述第一载流构成而布置在所述衬底上方；以及
第三载流构成，邻近所述第二载流构成而布置在所述衬底上方；以及
其中所述至少一个电触点包括：
第一电触点，在所述第一载流构成与所述第二载流构成之间；以及
第二电触点，在所述第二载流构成与所述第三载流构成之间；
其中具有所述第一电触点和所述第二电触点的所述第一载流构成、所述第二载流构成和所述第三载流构成提供单个多构成载流通道。
10.根据权利要求7所述的器件，其中所述至少一个电触点被定位在与所述至少一个半导体芯片的位置相对的所述载流构成中的邻近载流构成的远端处。
11.根据权利要求7所述的器件，其中所述载流构成包括布置在所述衬底上方的导电条带。
12.根据权利要求7所述的器件，其中所述至少一个电触点包括在所述邻近载流构成处的楔形接合。
CN202210758261.4A 2021-06-30 2022-06-29 制造半导体器件的方法和对应的半导体器件 Pending CN115547841A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102021000017207A IT202100017207A1 (it) 2021-06-30 2021-06-30 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT102021000017207 2021-06-30
US17/848,958 US20230005826A1 (en) 2021-06-30 2022-06-24 Method of manufacturing semiconductor devices and corresponding semiconductor device
US17/848,958 2022-06-24

Publications (1)

Publication Number Publication Date
CN115547841A true CN115547841A (zh) 2022-12-30

Family

ID=84514985

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202221662153.9U Active CN218123353U (zh) 2021-06-30 2022-06-29 半导体器件
CN202210758261.4A Pending CN115547841A (zh) 2021-06-30 2022-06-29 制造半导体器件的方法和对应的半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202221662153.9U Active CN218123353U (zh) 2021-06-30 2022-06-29 半导体器件

Country Status (1)

Country Link
CN (2) CN218123353U (zh)

Also Published As

Publication number Publication date
CN218123353U (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
TW575955B (en) Leadframe and method of manufacturing a semiconductor device using the same
US6072228A (en) Multi-part lead frame with dissimilar materials and method of manufacturing
US8283212B2 (en) Method of making a copper wire bond package
CN103295979B (zh) 封装结构及其制造方法
CN103050467A (zh) 封装结构及其制造方法
US8569871B2 (en) Semiconductor device having a molded package
CN218123353U (zh) 半导体器件
US10553524B2 (en) Integrated circuit (IC) die attached between an offset lead frame die-attach pad and a discrete die-attach pad
EP4113600B1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
KR101742896B1 (ko) 스택 다이 패키지의 제조 방법
US20220199500A1 (en) Method of manufacturing semiconductor devices, component for use therein and corresponding semiconductor device
CN218957725U (zh) 半导体器件和半导体器件的组件
US20200168531A1 (en) Integrated circuit package including inward bent leads
JP6143726B2 (ja) 樹脂封止型半導体装置とその製造方法、リードフレーム
US20230005824A1 (en) Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device
US20230032786A1 (en) Method of assembling semiconductor devices and corresponding semiconductor device
TWI745213B (zh) 半導體封裝結構及其製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP2003209214A (ja) リードフレーム
CN114649216A (zh) 制造半导体器件的方法、使用的组件和相应的半导体器件
JP2014165425A (ja) 半導体装置および半導体装置の製造方法
KR101491258B1 (ko) 리드 프레임의 제조방법
JPH04287959A (ja) リードフレーム
KR19990001717A (ko) 리드프레임

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination