CN1155339A - 时钟分配系统中线路延迟的自动补偿方法和系统 - Google Patents

时钟分配系统中线路延迟的自动补偿方法和系统 Download PDF

Info

Publication number
CN1155339A
CN1155339A CN95194603.XA CN95194603A CN1155339A CN 1155339 A CN1155339 A CN 1155339A CN 95194603 A CN95194603 A CN 95194603A CN 1155339 A CN1155339 A CN 1155339A
Authority
CN
China
Prior art keywords
clock
buffer
signal
circuit
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95194603.XA
Other languages
English (en)
Other versions
CN1095109C (zh
Inventor
马克库·鲁斯坎恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Siemens Networks Ltd
Nokia Oyj
Original Assignee
Nokia Telecommunications Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Telecommunications Oy filed Critical Nokia Telecommunications Oy
Publication of CN1155339A publication Critical patent/CN1155339A/zh
Application granted granted Critical
Publication of CN1095109C publication Critical patent/CN1095109C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)

Abstract

本发明涉及一种自动补偿时钟分配系统中线路延迟的方法和系统。该时钟分配系统包括一时钟信号发生器(1)，它通过时钟路径(2)向许多分散的时钟信号缓存器(P1…PN)提供主时钟信号。根据本发明，系统可进一步包括一计数器或类似设备，它测量从其对应的时钟信号缓存器到线路(3)的终止端(B)以及返回时测量信号的传输时间。

Description

时钟分配系统中线路延迟的自动补偿方法和系统
本发明涉及一种时钟分配系统中线路延迟的自动补偿方法和系统。时钟分配系统中的时钟脉冲发生器将时钟路径上的主时钟信号分配到一组分散的时钟信号缓存器中。
例如在数字交换机中有许多分散的计算机单元，它们在同步数据传输总线上互相通信，连到同步总线上的计算机单元之间必须借助定时信号实现同步。就数据传输总线操作而言，目的是分配定时信号，使到达每个计算机单元的时钟信号相位相同，或使时钟信号有要求的相位差。
在定时分配系统即时钟信号分配系统中，一集中时钟信号发生器产生所谓的主时钟信号，它经一条或多条敷设电缆传输到时钟信号缓存器，时钟信号缓存器负责将时钟信号分配给一个或多个分散的计算机单元。
在相同时钟分配路径上的时钟信号缓存器分布在离分配时钟信号的时钟信号发生器不同线路长度的地方。在这样的时钟分配系统中，输出时钟脉冲相位必须要被调整，以补偿缓存器和给缓存器分配主时钟信号的时钟信号发生器之间的延迟，该延迟是由它们之间的特定电缆长度产生的。借助延迟补偿，不同计算机收到的时钟信号或者是同相位的，或者它们之间是设定的要求的时间差。
如果时钟信号缓存器和时钟信号发生器之间的线路长度固定，时钟信号分配中的线路延迟就不一定要补偿。
如果使用固定长度线路方式，缓存器不能并行地连到同一时钟路径上，但各自电缆上的每个缓存器必须实现时钟分配，因此电缆形成星状图。
人工方法是补偿时钟相位的途径之一。在该情形中，人工地为每一时钟信号缓存器设定一相位预定值，该值由传送主时钟信号的发生器和缓存器之间的线路部分的长度决定，特定缓存器的相位预定值由诸如后端终端或桥接告知。这种相位预定值人工设置属尝试性质的，设置错误概率高，又难以注意到，特别是出于精度考虑而要设置大量相位预定值时更是如此。
另一种所熟悉的实现补偿的方法是在时钟路径的主时钟端实现。此种系统在美国专利5298866中描述。在所述专利中，并行于每个时钟分配路径引出时钟分配电路到缓存器，一独立返回路径被连接到就位于缓存器之前的时钟分配路径上。时钟分配电路有一包括一延迟元件的环路，同时还有一时钟信号馈入该环路，因此经延迟后的时钟信号充当了参考信号。逻辑电路将从不同时钟分配路径返回的信号相位与参考信号相位进行比较，动态调整每个出时钟信号相位，使得它和参考信号相位匹配。这种方法被限制应用在时钟线路路径不等的星形时钟分配系统中。
加拿大专利CA-1301261，Grover描述了要被同步的应用模块在同一时钟分配路径情形下的补偿实现。所述方法的特征在于补偿是在连到线路上的每个模块中独立实现的。每一模块包括一锁定到相同公共时钟基准上的PLL时钟信号发生器。结构安排如下：路径另一端的主时钟传送时钟脉冲给下行信号路径，与此线路并行地有一返回信号路径，远离主时钟的线路端互相连接，且主时钟端的返回路径端属终端，不产生反射。每个模块在同一点接到下行路径和返回路径上。当主时钟传送时钟脉冲给下行路径时，模块根据到达脉冲检测脉冲边沿；脉冲继续前传到达下行路径端，并从返回路径返回到主时钟，模块根据到达脉冲检测脉冲边沿。现在模块知道了出信号与返回信号之间的确切时间间隔，它的一半等于模块和路径端之间的距离对应的时间，从而每个模块都知道它和路径端之间距离对应的时间值。当一新时钟脉冲通过每个模块时，模块在经所述模块测量到的时间的恰好一半时为它们各自的时钟分配电路产生一同步脉冲作为通过响应，在此过程中时钟脉冲已经传输到了下行路径端。因此每个模块刚好在同一时刻产生同步脉冲。这种方法中，每个模块的时钟都锁定到同一公共时钟基准，也就是时钟脉冲从主时钟出来时刻，每个模块的时钟已传输到了下行路径端。
当时钟脉冲从返回路径返回时，模块测量下行脉冲和返回脉冲之间的时间间隔；又因下一时钟脉冲经所述时间的一半后已通过本模块，模块仍产生另一同步脉冲。不断重复上述过程，当主时钟脉冲到达下行路径端时，模块时钟电路的同步脉冲经常被更新。
在所述加拿大专利中的方法的弊端是：每个模块需测量主时钟脉冲在模块和时钟路径端之间的传输延迟，并没有测定主时钟和模块间的延迟，因此主时钟脉冲相位没有确定，也就是没有检测到主时钟传递时钟信号那个时刻。然而有这样的实施方式：希望模块和主时钟时间一致而无延迟：或者主时钟时间附加了任意延迟。如果模块和主时钟时间一致，模块时钟应该根据延迟预测从主时钟来的脉冲到达情况，脉冲延迟由模块和主时钟之间的距离产生。在所述专利中的方法对此无能为力。
本发明的目的在于提供一种方法，借此：可在分散时钟分配系统中测量由主时钟信号发生器和缓存器之间线路对时钟信号产生的实际延迟；自动补偿每个时钟信号缓存器中的相应延迟，从而所有缓存器以相同相位或要求的特定相位关系传递时钟信号。
本发明的方法的特征在于相位与主时钟信号发生器相位同步，以及在同步过程中：
-每个缓存器被连到长度至少为时钟路径长的线路上，此线路的起始端靠近时钟路径的主时钟脉冲信号发生器；
-每个缓存器独立测量与缓存器和线路起始端之间线路部分长度成比例的变量，并在此基础上确定该部分线路的信号传输时间；以及
-每个缓存器为出时钟信号相位设定一相位预定值，此预定值与所述传输时间相对应。
要测量的变量可以是：线路部分的阻抗，在此阻抗基础上缓存器测量信号传输时间；或者是电缆上的、从缓存器到主时钟脉冲发生器的测量信号与从那返回的测量信号之间的相位差。因此该线路可以是：返回测量信号为反射信号的单线；也可以是一环路。
本发明所用方法中，所有时钟信号缓存器根据线路长度设定它们各自的相位预定值。这样：相位预定值不必人工设定；所用线路长度可自由选择。时钟信号缓存器用缓冲输入时钟信号产生的时钟脉冲的方法推得表达式，但本发明可应用于从输入时钟信号用如锁相环路的方法来产生一输出时钟信号的所有技术中。因此，这儿所用到的缓存器概念只是个例证而已，并不受本发明中的缓冲技术的任何限制。
本发明使相位预定值的十分精确地设定成为可能，因为此设定是基于(具体系统)测量结果的。
发表在所附权利要求书中的是本发明的系统以及其它优选实施方式的特征。
接下来将参考附图更为细致地讲述本发明，附图图示的是与本发明一致的时钟信号延迟自动补偿系统。
附图图示的是时钟信号分配中，用本发明中的方法具体实现的线路延迟自动补偿系统，它包括一时钟信号发生器、许多Nokia DX 200数字交换机时钟缓存器P1…PN以及发生器和缓存器之间的时钟路径敷设电缆C。时钟路径敷设电缆从时钟信号发生器1开始敷设到路径上最后一个缓存器PN。在所述系统中，时钟信号发生器1分配如16,384MHz和8kHz主时钟信号给一条或多条时钟路径2上的时钟信号缓存器P1…PN。时钟信号缓存器接收时钟信号发生器1发送的16,384MHz和8kHz主时钟信号，并利用它们为使用交换机时钟，产生它自己的8,192MHz和8kHz输出时钟信号。缓存器用一锁相环路以缓冲或再生时钟信号手段由输入时钟信号产生输出时钟信号，目的是从所有缓存器P1…PN到使用交换机时钟的缓存器的时钟信号传输时尽可能地相同，而与由时钟路径敷设电缆导致的传输延迟无关。通常，时钟信号缓存器接收到的信号延迟在5～6ns/m范围内。同样，如果系统定时有要求，可实现部分缓存器或全部缓存器的出时钟信号间有特定相位差。
按照本发明，时钟信号缓存器通过为其输出时钟信号设定一适当相位预定值的方法补偿线路延迟。参照发明最初实施方式，相位预定所需值通过测量一独立测量信号在时钟路径敷设电缆中的传输时间来确定。另外，相位预定值可由如测量电缆电阻的方法或其它合适的方法来确定。时钟信号缓存器包括一用于测量的时钟发送器8。时钟路径端缓存器PN的时钟发送器8接到时钟路径敷设电缆上的测量环路3上，它向此测量环路3发送8kHz测量信号。另外，系统中的已有电缆如时钟路径电缆可充当测量环路。可采用独立测量电缆，使得监视的是反射回波信号而非从其它环路支路来的返回信号。每个缓存器P1…PN接收传向测量环路端B的信号及其从那返回的测量信号，这样测量电缆上的信号经所有缓存器P1…PN馈入测量环路B端，B端位于时钟信号发生器1，从这它经过所有缓存器(P1…PN)再连接到测量环路起始端(A)。
传送到测量环路B端的信号在每个缓存器的门电路5处产生一MSTART脉冲，它被馈入到计数器4中；接着返回到测量环路起始端A的信号在门电路6处产生一MSTOP脉冲，它同样被馈入到计数器4中。计数器4在测量信号MSTART和MSTOP两者上升沿时间间隔内通过计数，以秒的形式确定信号MSTART和MSTOP的相位差，65,536MHz时钟信号脉冲CLK在每个缓存器中产生。
在该发明领域内它也可以灵活地用独立测量信号发送器来发送测量信号，重要的是所有时钟信号缓存器可利用所述信号推知各自与时钟信号发生器1的距离。
测得的相位差与测量信号从测量缓存器传送到测量环路端以及从那返回到测量缓存器所需的时间相对应，每个单元将出时钟信号的相位预定值设为测得的测量信号传输时间的一半，这与时钟信号发生器出来的输出信号从时钟路径传送到时钟缓存器所需的时间相等。
接下去，时钟信号缓存器中的计算器7从计数器4中取出相位差测量结果，为从缓存器产生输出时钟信号的电路分配器设定与所述结果相等的相位预定值。每个缓存器的相位预定值设定精度可在15ns范围内。通过增加计数器中的时钟信号频率可提高精度。
显然对于熟练的技术人员来说，本发明可有不仅仅局限于上述例子的各种实施方式，但可以在所附权利要求书的范围内变化。

Claims (12)

1、一种对分散的缓存器传送来的时钟信号相位进行同步的方法，本方法中分散的缓存器(P1…PN)通过一公共时钟路径(2)连接到一主时钟信号发生器(1)，其特征在于相位与主时钟信号发生器的相位同步，以及在同步过程中：
每个缓存器被连到长度至少为时钟路径长的线路(3)上，此线路的起始端(B)靠近时钟路径(2)的主时钟脉冲信号发生器(1)；
每个缓存器独立测量与缓存器和线路(3)起始端(B)之间线路部分长度成比例的变量，并在此基础上确定该部分线路的信号传输时间；以及
每个缓存器为出时钟信号相位设定一相位预定值，此预定值与所述传输时间相对应。
2、根据权利要求1所述的方法，其特征在于被测变量是阻抗。
3、根据权利要求1所述的方法，其特征在于被测变量是相位差，在此情形中：
测量信号在线路(3)上向其起始端(B)传输，测量信号再从那返回；
在每个缓存器(P1…PN)处测量经传输后的测量信号与返回测量信号之间的相位差，此时与传输时间相对应的相位预定值直接与所测得相位差成比例。
4、根据权利要求3所述的方法，其特征在于：在出测量信号与返回测量脉冲两者上升沿的时间间隔内，测量信号的传输时间在缓存器处用计数方法测量，时钟信号(CLK)脉冲在每个缓存器(P1…PN)中产生。
5、根据权利要求3所述的方法，其特征在于：测量信号经过其长度与时钟路径(2)的电缆长度相应的公共测量环路(3)后被传送给时钟信号缓存器。
6、根据权利要求3或5所述的方法，其特征在于：测量信号从电缆或测量环路(3)的起始端(B)的相反端(A)处的时钟信号缓存器(PN)传送出来。
7、一种自动补偿在时钟分配系统中线路延迟的系统，它包括一时钟信号发生器(1)，它通过时钟路径(2)向许多分散的时钟信号缓存器(P1…PN)提供主时钟信号，其特征在于该系统包括：
一与时钟路径长度相应的线路(3)，该线路(3)的起始端(B)与时钟线路(2)的主时钟脉冲发生器(1)靠近，并且每个缓存器(P1…PN)接在时钟路径(2)上；
每个缓存器中的测量与确定装置：该装置测量与缓存器及线路(3)起始端(B)之间的线路部分长度成比例的变量；在此基础上确定在该段线路上信号的传输时间；
每个缓存器中的调整装置，它调整出时钟信号相位的相位预定值，该值与所述的传输时间相等。
8、根据权利要求7所述的系统，其特征在于：该系统还包括一用于在线路(3)上向线路(3)起始端传送测量信号的发送器(8)。
9、根据权利要求8所述的系统，其特征在于：测量和确定装置包括一计数器或类似设备，它测量从其对应的时钟信号缓存器到线路(3)的终止端(B)以及返回时测量信号的传输时间。
10、根据权利要求9所述的系统，其特征在于：测量和确定装置包括：从测量信号产生测量脉冲(MSATRT，MSTOP)的装置(5，6)；以及，计数器(4)带有在测量脉冲(MSTART，MSTOP)上升沿时间间隔内通过时钟信号(CLK)脉冲计数来计算测量脉冲之间时间间隔的装置。
11、根据权利要求7所述的系统，其特征在于：线路(3)是长度与时钟路径(2)的敷设电缆长度相应的测量环路。
12、根据权利要求8所述的系统，其特征在于：测量脉冲发送器构成时钟信号缓存器(PN)的一部分，在线路(3)上距主时钟脉冲发生器最远。
CN95194603.XA 1994-07-13 1995-07-10 时钟分配系统中线路延迟的自动补偿方法和系统 Expired - Fee Related CN1095109C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI943341 1994-07-13
FI943341A FI101833B1 (fi) 1994-07-13 1994-07-13 Menetelmä ja järjestelmä kaapelointiviiveen automaattiseksi kompensoimiseksi kellosignaalin jakelujärjestelmässä

Publications (2)

Publication Number Publication Date
CN1155339A true CN1155339A (zh) 1997-07-23
CN1095109C CN1095109C (zh) 2002-11-27

Family

ID=8541096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95194603.XA Expired - Fee Related CN1095109C (zh) 1994-07-13 1995-07-10 时钟分配系统中线路延迟的自动补偿方法和系统

Country Status (9)

Country Link
US (1) US5812835A (zh)
EP (1) EP0770237B1 (zh)
JP (1) JP2889701B2 (zh)
CN (1) CN1095109C (zh)
AT (1) ATE214170T1 (zh)
AU (1) AU693231B2 (zh)
DE (1) DE69525749T2 (zh)
FI (1) FI101833B1 (zh)
WO (1) WO1996002877A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728344B (zh) * 2008-10-10 2011-05-18 华映视讯（吴江）有限公司 可补偿走线信号传输时间延迟差异的信号连接线路
CN101162959B (zh) * 2007-10-19 2011-08-24 中兴通讯股份有限公司 时钟主备相位差异自动测量及补偿方法
CN107782977A (zh) * 2017-08-31 2018-03-09 苏州知声声学科技有限公司 多个usb数据采集卡输入信号延时测量装置及测量方法
CN109683658A (zh) * 2018-12-30 2019-04-26 广东大普通信技术有限公司 一种时钟信号相位控制装置和方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10208470A (ja) * 1997-01-17 1998-08-07 Nec Corp 同期型半導体記憶装置
US6646953B1 (en) 2000-07-06 2003-11-11 Rambus Inc. Single-clock, strobeless signaling system
JP3498069B2 (ja) * 2000-04-27 2004-02-16 Ｎｅｃエレクトロニクス株式会社 クロック制御回路および方法
US6968024B1 (en) 2000-08-01 2005-11-22 Rambus Inc. Apparatus and method for operating a master-slave system with a clock signal and a separate phase signal
US6807638B1 (en) 2000-12-29 2004-10-19 Cisco Systems O.I.A. (1988) Ltd. Apparatus for and method of in-band clock compensation
US7174475B2 (en) * 2001-02-16 2007-02-06 Agere Systems Inc. Method and apparatus for distributing a self-synchronized clock to nodes on a chip
DE10125533B4 (de) * 2001-05-23 2005-06-02 Dr. Johannes Heidenhain Gmbh Verfahren zum Betrieb einer Positionsmesseinrichtung sowie Positionsmesseinrichtung und Auswerteeinheit zur Durchführung des Verfahrens
FI113113B (fi) 2001-11-20 2004-02-27 Nokia Corp Menetelmä ja laite integroitujen piirien ajan synkronoimiseksi
WO2003098414A1 (en) * 2002-05-16 2003-11-27 Infineon Technologies Ag Apparatus for adjusting the phase of a digital signal
US7324403B2 (en) * 2004-09-24 2008-01-29 Intel Corporation Latency normalization by balancing early and late clocks
JP2008520014A (ja) * 2004-11-10 2008-06-12 フリースケール セミコンダクター インコーポレイテッド 複数の基準回路を用いて電圧及び周波数を制御する装置及び方法
JP2011055112A (ja) 2009-08-31 2011-03-17 Denso Corp 通信システムおよび通信装置
US8316333B2 (en) * 2010-07-22 2012-11-20 International Business Machines Corporation Implementing timing pessimism reduction for parallel clock trees
US8271923B2 (en) 2010-07-22 2012-09-18 International Business Machines Corporation Implementing forward tracing to reduce pessimism in static timing of logic blocks laid out in parallel structures on an integrated circuit chip
EP3147774A1 (fr) * 2015-09-25 2017-03-29 Gemalto Sa Generateur d'horloge aleatoire

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1301261C (en) * 1988-04-27 1992-05-19 Wayne D. Grover Method and apparatus for clock distribution and for distributed clock synchronization
US5298866A (en) * 1992-06-04 1994-03-29 Kaplinsky Cecil H Clock distribution circuit with active de-skewing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162959B (zh) * 2007-10-19 2011-08-24 中兴通讯股份有限公司 时钟主备相位差异自动测量及补偿方法
CN101728344B (zh) * 2008-10-10 2011-05-18 华映视讯（吴江）有限公司 可补偿走线信号传输时间延迟差异的信号连接线路
CN107782977A (zh) * 2017-08-31 2018-03-09 苏州知声声学科技有限公司 多个usb数据采集卡输入信号延时测量装置及测量方法
CN109683658A (zh) * 2018-12-30 2019-04-26 广东大普通信技术有限公司 一种时钟信号相位控制装置和方法

Also Published As

Publication number Publication date
EP0770237A2 (en) 1997-05-02
FI101833B (fi) 1998-08-31
US5812835A (en) 1998-09-22
ATE214170T1 (de) 2002-03-15
AU693231B2 (en) 1998-06-25
AU2889295A (en) 1996-02-16
FI943341A (fi) 1996-01-14
JP2889701B2 (ja) 1999-05-10
CN1095109C (zh) 2002-11-27
FI101833B1 (fi) 1998-08-31
WO1996002877A2 (en) 1996-02-01
WO1996002877A3 (en) 1996-03-14
DE69525749T2 (de) 2002-08-08
DE69525749D1 (de) 2002-04-11
EP0770237B1 (en) 2002-03-06
JPH09507932A (ja) 1997-08-12
FI943341A0 (fi) 1994-07-13

Similar Documents

Publication Publication Date Title
CN1095109C (zh) 时钟分配系统中线路延迟的自动补偿方法和系统
EP0871931B1 (en) Signal deskewing system for synchronous logic circuit
US6941482B2 (en) Systems and methods for synchronizing time stamps
US7382844B2 (en) Methods to self-synchronize clocks on multiple chips in a system
CN104115432A (zh) 用于在时间认知设备之间传达时间信息的方法和装置
US11424902B2 (en) System and method for synchronizing nodes in a network device
US7280550B1 (en) Bandwidth optimization of ring topology through propagation delay compensation
CN109683658A (zh) 一种时钟信号相位控制装置和方法
JP2005244479A (ja) 伝送装置
KR20090088843A (ko) 시간 기준 생성 장치 및 방법
US11675318B2 (en) Multi-interface GPS time synchronization
EP2775655B1 (en) Method of distributing a clock signal, a clock distributing system and an electronic system comprising a clock distributing system
CN109525352B (zh) 一种地下管网设备时间同步方法
CA2328256C (en) Methods and apparatus for exchanging data
US6618816B1 (en) System for compensating delay of high-speed data by equalizing and determining the total phase-shift of data relative to the phase of clock signal transmitted via separate path
US11561572B2 (en) Clock distribution and alignment using a common trace
CN1121755A (zh) 复合时钟信号
CN1066875C (zh) 用于测定通信设备中的脉冲信号间相位差的方法及装置
US8094516B2 (en) Method and device for the time-serial transmission of reception signals of electroacoustic transducers
KR100895351B1 (ko) 디지털 데이터를 전송하기 위한 시스템 및 방법
CN1201603C (zh) 具有自动调整延迟电路的同时广播寻呼系统
US20040232956A1 (en) Synchronized clocking
JP2845808B2 (ja) クロック供給システム
JP2570183B2 (ja) シリアル通信回路
CN118523861A (zh) 一种时钟同步方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NOKIA AND SIEMENS NETWORKS CO., LTD.

Free format text: FORMER OWNER: NOKIA NETWORKS OY

Effective date: 20080725

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: NOKIA NETWORKS OY

Free format text: FORMER NAME OR ADDRESS: NOKIA TELECOMMUNICATIONS OY

CP01 Change in the name or title of a patent holder

Address after: Espoo, Finland

Patentee after: NOKIA Corp.

Address before: Espoo, Finland

Patentee before: Nokia Telecommunications Oy

TR01 Transfer of patent right

Effective date of registration: 20080725

Address after: Espoo, Finland

Patentee after: Nokia Siemens Networks Ltd.

Address before: Espoo, Finland

Patentee before: NOKIA Corp.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee