CN115528172A - 集成电路装置及其制造方法 - Google Patents

集成电路装置及其制造方法 Download PDF

Info

Publication number
CN115528172A
CN115528172A CN202210384361.5A CN202210384361A CN115528172A CN 115528172 A CN115528172 A CN 115528172A CN 202210384361 A CN202210384361 A CN 202210384361A CN 115528172 A CN115528172 A CN 115528172A
Authority
CN
China
Prior art keywords
layer
sublayer
conductive interface
interface layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210384361.5A
Other languages
English (en)
Inventor
李珍镐
金润洙
金海龙
金圣铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115528172A publication Critical patent/CN115528172A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Abstract

提供了一种集成电路(IC)装置及其制造方法。所述IC装置包括:下电极,其包括第一金属;电介质膜,其位于下电极上;以及导电界面层,其位于下电极与电介质膜之间。导电界面层包括包含至少一种金属元素的金属氧化物膜。包括第二金属的上电极与下电极相对,且导电界面层和电介质膜位于上电极与下电极之间。为了制造IC装置,在衬底上,包括金属的电极与绝缘图案相邻形成。在电极的表面上选择性地形成包括包含至少一个金属元素的金属氧化物膜的导电界面层。电介质膜被形成为与导电界面层和绝缘图案接触。

Description

集成电路装置及其制造方法
相关申请的交叉引用
本申请基于并要求于2021年6月24日在韩国知识产权局提交 的韩国专利申请No.10-2021-0082331的优先权,该申请的公开内容 以引用方式全部并入本文中。
技术领域
本公开涉及一种集成电路(IC)装置及其制造方法。
背景技术
由于电子技术的开发,半导体装置的尺寸缩小已经迅速发展, 因此,已经最小化包括在电子装置中的图案。因此,开发一种能够减 少具有最小化尺寸的电容器的泄漏电流并且保持期望的电特性的结 构可能是有益的。
发明内容
本发明构思提供了一种集成电路(IC)装置,其可以具有能够 减少电容器的泄漏电流并且保持期望的电特性的结构。
本发明构思还提供了一种制造IC装置的方法,其可以减少电容 器的泄漏电流并且保持期望的电特性。
根据本发明构思的一方面,提供了一种包括衬底上的下电极的 IC装置。下电极包括第一金属。电介质膜位于下电极上。导电界面 层位于下电极与电介质膜之间。导电界面层包括包含至少一种金属元 素的金属氧化物膜。上电极与下电极相对,且导电界面层和电介质膜 位于上电极与下电极之间。上电极包括第二金属。
根据本发明构思的另一方面,提供了一种包括具有有源区域的 衬底的IC装置。导电区域位于位于有源区域上。电容器位于导电区 域上。绝缘支撑图案支撑电容器的一部分。电容器包括包含第一金属 的下电极。下电极包括与绝缘支撑图案接触的部分。电介质膜位于下 电极和绝缘支撑图案上。导电界面层位于下电极与电介质膜之间。导 电界面层包括包含至少一种金属元素的金属氧化物膜。上电极与下电 极相对,且导电界面层和电介质膜位于上电极与下电极之间。上电极 包括第二金属。
根据本发明构思的另一方面,提供了一种包括具有有源区域的 衬底的IC装置。多个导电区域位于有源区域上。绝缘图案在多个导 电区域上在横向方向上延伸。绝缘图案具有与多个导电区域竖直地重 叠的多个开口。多个下电极经由多个开口穿过绝缘图案。多个下电极 连接到多个导电区域,并且各自包括第一金属。绝缘支撑图案在在竖 直方向上与绝缘图案间隔开的位置处在横向方向上延伸。绝缘支撑图 案与多个下电极中的每一个的一部分接触以支撑多个下电极。电介质 膜位于多个下电极、绝缘图案和绝缘支撑图案上。导电界面层位于多 个下电极与电介质膜之间。导电界面层包括包含至少一种金属元素的金属氧化物膜。上电极与多个下电极相对,且导电界面层和电介质膜 位于上电极与多个下电极之间。上电极包括第二金属。
根据本发明构思的另一方面,提供了一种制造IC装置的方法。 该方法包括在衬底上形成绝缘图案。在衬底上,包括金属的电极与绝 缘图案相邻形成。在电极的表面上选择性地形成导电界面层。导电界 面层包括包含至少一种金属元素的金属氧化物膜。电介质膜形成为与 导电界面层和绝缘图案接触。
根据本发明构思的另一方面,提供了一种制造IC装置的方法。 该方法包括在衬底上形成下电极和绝缘支撑图案。下电极包括第一金 属,绝缘支撑图案支撑下电极。仅在绝缘支撑图案和下电极之中的下 电极的表面上选择性地形成导电界面层。导电界面层包括包含至少一 种金属元素的金属氧化物膜。通过将后处理气体供应到导电界面层而 使导电界面层致密化。电介质膜形成为与导电界面层和绝缘支撑图案 接触。包括第二金属的上电极形成为与下电极相对,且导电界面层和 电介质膜位于上电极与下电极之间。
根据本发明构思的另一方面,提供了一种制造IC装置的方法。 该方法包括在衬底上形成多个下电极和绝缘支撑图案。多个下电极包 括第一金属,绝缘支撑图案支撑多个下电极。仅在绝缘支撑图案和多 个下电极之中的多个下电极的表面上选择性地形成导电界面层。导电 界面层包括包含至少一种金属元素的金属氧化物膜。将后处理气体供 应到导电界面层以使导电界面层致密化。电介质膜形成为与导电界面 层和绝缘支撑图案接触。包括第二金属的上电极与多个下电极相对形 成,且导电界面层和电介质膜位于上电极与多个下电极之间。导电界 面层的形成包括以下步骤:通过将用于选择性地抑制沉积的第一预处 理气体供应到绝缘支撑图案和多个下电极上,对多个下电极和绝缘支 撑图案之中的绝缘支撑图案的表面执行沉积抑制处理。通过将包括第 一金属元素的第一前体供应到已经被处理以抑制沉积的绝缘支撑图 案以及多个下电极,仅在已经被处理以抑制沉积的绝缘支撑图案以及 多个下电极之中的多个下电极的表面上选择性地形成第一前体的吸 附层。通过将第一氧化气体供应到包括第一前体的吸附层的所得结构 上,从第一前体的吸附层形成包括第一金属元素的第一金属氧化物膜。 通过多次重复第一前体的吸附层的选择形成和第一金属氧化物膜的 形成来形成与多个下电极接触的第一界面子层。
附图说明
从以下结合附图的详细描述中,将更加清楚地理解本发明构思 的实施例,在附图中:
图1是根据实施例的集成电路(IC)装置的主要部件的截面图;
图2是根据实施例的IC装置的主要部件的截面图;
图3是根据实施例的IC装置的主要部件的截面图;
图4是根据实施例的IC装置的主要部件的截面图;
图5是根据实施例的IC装置的主要部件的截面图;
图6示出了根据实施例的IC装置的存储器单元阵列区域的一些 部件的示意性平面布局;
图7A是图6中所示的IC装置的一些部件的平面图;
图7B是与沿图7A的线2X-2X'截取的截面对应的一些部件的示 意性截面图;
图7C是图7B的区域“EX1”的放大截面图;
图7D是图7A中所示的IC装置的一些其它部件的平面图;
图8是根据实施例的IC装置的主要部件的截面图;
图9是根据实施例的IC装置的主要部件的截面图;
图10是根据实施例的IC装置的主要部件的截面图;
图11是根据实施例的制造IC装置的方法的流程图;
图12是根据示例实施例的基于图11的工艺P330形成导电界面 层的方法的流程图;
图13A至图13D是根据示例实施例的基于图11的工艺P330形 成导电界面层的方法的流程图;以及
图14A至图14G是根据实施例的制造IC装置的方法的工艺序 列的截面图。
具体实施方式
在下文中,将参照附图详细地描述实施例。在附图中,相同的 附图标记用于表示相同的元件,并且可以省略对其的重复描述。
如本文中使用的,缩写“Me”指甲基,“Et”指乙基,“Pr” 指丙基,“iPr”指异丙基,“tBu”指叔丁基(或1,1-二甲基乙基), “Cp”指环戊二烯基,“thd”指2,2,6,6-四甲基庚二酮酸盐,“tAmyl” 指叔戊基(CH3CH2C(CH3)2-)。如本文中使用的,术语“室温”指 在从大约20℃至大约28℃的范围内温度,并且可以根据季节而变 化。
图1是根据实施例的集成电路(IC)装置100的主要部件的截 面图。
参照图1,IC装置100可以包括衬底102、形成在衬底102上的 下结构120、以及形成在下结构120上的电容器CP1。
衬底102可以包括半导体元素(诸如硅(Si)和锗(Ge))、 或者化合物半导体(诸如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)和磷化铟(InP))。衬底102可以包括半导体衬底、以及 形成在半导体衬底上的包括至少一个绝缘膜或至少一个导电区域的 结构。至少一个导电区域可以包括例如掺杂的阱或掺杂的结构。在示 例实施例中,衬底102可以包括各种器件隔离结构(诸如浅沟槽隔离 (STI)结构)。
在示例实施例中,下结构120可以包括绝缘膜。在其它示例实 施例中,下结构120可以包括各种导电区域(例如,布线层、接触插 塞和晶体管)以及将导电区域彼此电绝缘的绝缘膜。
电容器CP1可以包括下电极LE1、顺序地堆叠在下电极LE1上 的导电界面层150和电介质膜160、以及位于电介质膜160上(例如, 覆盖电介质膜160)的上电极UE1。因此,导电界面层150位于电介 质膜160与下电极LE1之间。
下电极LE1可以包括第一金属。上电极UE1可以面对下电极 LE1,且导电界面层150和电介质膜160位于上电极UE1与下电极 LE1之间,并且上电极UE1包括第二金属。在示例实施例中,第二 金属可以是与第一金属相同的金属。在其它示例实施例中,第二金属 可以与第一金属不同。
下电极LE1和上电极UE1中的每一个可以包括金属膜、导电金 属氧化物膜、导电金属氮化物膜、导电金属氮氧化物膜或它们的组合。 在示例实施例中,下电极LE1和上电极UE1中的每一个可以包括铌 (Nb)、氧化Nb、氮化Nb、氮氧化Nb、钛(Ti)、氧化Ti、氮化 Ti、氮氧化Ti、钴(Co)、氧化Co、氮化Co、氮氧化Co、锡(Sn)、 氧化Sn、氮化Sn、氮氧化Sn或它们的组合。例如,下电极LE1和 上电极UE1中的每一个可以包括NbN、TiN、CoN、SnO2或它们的 组合。在其它示例实施例中,下电极LE1和上电极UE1中的每一个 可以包括TaN、TiAlN、TaAlN、V、VN、Mo、MoN、W、WN、Ru、 RuO2、SrRuO3、Ir、IrO2、Pt、PtO、SRO(SrRuO3)、BSRO((Ba,Sr)RuO3)、CRO(CaRuO3)、LSCO((La,Sr)CoO3)或它们的组合。然而,下电极LE1 和上电极UE1中的每一个的构成材料不限于此。
导电界面层150可以位于下电极LE1与电介质膜160之间,并 且包括包含至少一种金属元素(例如,至少一种金属元素)的金属氧 化物膜。导电界面层150的底表面可以与下电极LE1的顶表面接触, 导电界面层150的顶表面可以与电介质膜160的底表面接触。
导电界面层150可以包括单个金属氧化物膜或多个金属氧化物 膜。包括在导电界面层150中的至少一种金属元素可以包括典型的金 属(例如,碱金属、碱土金属或铝(Al))、过渡金属或后过渡金属。 在示例实施例中,至少一种金属元素可以选自铝(Al)、锆(Zr)、铌(Nb)、钼(Mo)、钌(Ru)、铟(In)、锡(Sn)、锑(Sb)、 钪(Sc)、钛(Ti)、钒(V)、锰(Mn)、铁(Fe)、钴(Co)、 镍(Ni)、钽(Ta)、钨(W)、铱(Ir)、钇(Y)和铋(Bi), 但不限于此。
包括在导电界面层150中的金属氧化物膜可以包括化学计量的 金属氧化物膜或非化学计量的金属氧化物膜。例如,包括在导电界面 层150中的金属氧化物膜可以包括选自以下金属氧化物中的至少一 种金属氧化物:氧化铝(例如,Al2O3);氧化锆(例如,ZrO2);氧化铌(例如,NbO、NbO2和Nb2O5);氧化钼(例如,MoO2和 MoO3);氧化钌(例如,RuO2和RuO4);氧化铟(例如,In2O3); 氧化锡(例如,Sn、SnO和SnO2);氧化锑(例如,Sb2O3);氧化 钪(例如,Sc2O3);氧化钛(例如,TiO、TiO2、Ti2O、Ti3O、Ti3O5和Ti4O7);氧化钒(例如,V2O5);氧化锰(例如,MnO、Mn3O4和Mn2O3);氧化铁(例如,FeO、FeO2、Fe3O4和Fe2O3);氧化钴 (例如,CoO、Co2O3和Co3O4);氧化镍(例如,NiO);氧化钽 (例如,Ta2O5);氧化钨(例如,WO2、WO3、W2O3和W2O5); 氧化铱(例如,IrO2);氧化钇(例如,Y2O3);氧化铋(例如,Bi2O3); 和它们的组合。
在示例实施例中,导电界面层150可以包括包含选自上述金属 元素的一种金属元素的金属氧化物膜。在其它示例实施例中,导电界 面层150可以包括包含选自上述金属元素的至少两种不同的金属元 素(例如,至少两种种类的金属元素)的金属氧化物膜。
导电界面层150的厚度TH1可以小于电介质膜160的厚度TH2。 在示例实施例中,导电界面层150的厚度TH1可以在大约1埃
Figure BDA0003594230800000071
至大约
Figure BDA0003594230800000072
的范围内,但不限于此。
电介质膜160可以包括高k电介质膜。如本文中使用的,术语 “高k电介质膜”指介电常数高于氧化硅膜的介电常数的电介质膜。 在示例实施例中,电介质膜160可以包括包含选自以下金属中的至少 一种金属的金属氧化物:铪(Hf)、锆(Zr)、铝(Al)、铌(Nb)、 铈(Ce)、镧(La)、钽(Ta)和钛(Ti)。在示例实施例中,电 介质膜160可以具有包括一个高k电介质膜的单个膜结构。在其它示 例实施例中,电介质膜160可以具有包括多个高k电介质膜的多层结 构。高k电介质膜可以包括HfO2、ZrO2、Al2O3、La2O3、Ta2O3、Nb2O5、 CeO2、TiO2、GeO2或它们的组合,但不限于此。在示例实施例中, 电介质膜160的厚度TH2可以在大约
Figure BDA0003594230800000073
至大约
Figure BDA0003594230800000074
的范围内, 但不限于此。
图2是根据实施例的IC装置100A的主要部件的截面图。在图 2中,相同的附图标记用于表示与图1中的元件相同的元件,并且省 略对其的详细描述。
参照图2,IC装置100A的构造可以与参照图1描述的IC装置 100的构造基本相同。然而,IC装置100A可以包括导电界面层150A 而不是导电界面层150。
导电界面层150A的构造可以与参照图1描述的导电界面层150 的构造基本相同。然而,导电界面层150A可以包括单个膜。
在示例实施例中,导电界面层150A可以包括包含选自以下金属 中的至少一种金属元素的金属氧化物膜:铝(Al)、锆(Zr)、铌(Nb)、 钼(Mo)、钌(Ru)、铟(In)、锡(Sn)、锑(Sb)、钪(Sc)、 钛(Ti)、钒(V)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、 钽(Ta)、钨(W)、铱(Ir)、钇(Y)和铋(Bi)。例如,导电 界面层150A可以包括选自上述金属元素的两种或三种金属元素(例 如,两种或三种种类的金属元素)。例如,导电界面层150A可以包 括包含Al、Ti、Nb或它们的组合的单个金属氧化物膜。
图3是根据实施例的IC装置100B的主要部件的截面图。在图3中,相同的附图标记用于表示与图1中的元件相同的元件,并且省 略对其的详细描述。
参照图3,IC装置100B的构造可以与参照图1描述的IC装置 100的构造基本相同。然而,IC装置100B可以包括导电界面层150B 而不是导电界面层150。
导电界面层150B的构造可以与参照图1描述的导电界面层150 的构造基本相同。然而,导电界面层150B可以包括双(即,双层) 膜。
导电界面层150B可以包括顺序地覆盖下电极LE1的第一界面 子层150B1和第二界面子层150B2。因此,第一界面子层150B1位 于第二界面子层150B2与下电极LE1之间。第一界面子层150B1和 第二界面子层150B2可以包括包含不同的各自的金属元素的各自的 金属氧化物膜。在示例实施例中,第一界面子层150B1和第二界面 子层150B2可以包括包含各自选自以下金属的不同的各自的金属元 素的各自的金属氧化物膜:铝(Al)、锆(Zr)、铌(Nb)、钼(Mo)、 钌(Ru)、铟(In)、锡(Sn)、锑(Sb)、钪(Sc)、钛(Ti)、 钒(V)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、钽(Ta)、 钨(W)、铱(Ir)、钇(Y)和铋(Bi)。例如,第一界面子层150B1 和第二界面子层150B2中的每一个可以包括选自以下金属氧化物的 金属氧化物膜:氧化铝(例如,Al2O3);氧化锆(例如,ZrO2); 氧化铌(例如,NbO、NbO2和Nb2O5);氧化钼(例如,MoO2和MoO3);氧化钌(例如,RuO2和RuO4);氧化铟(例如,In2O3); 氧化锡(例如,Sn、SnO和SnO2);氧化锑(例如,Sb2O3);氧化 钪(例如,Sc2O3);氧化钛(例如,TiO、TiO2、Ti2O、Ti3O、Ti3O5和Ti4O7);氧化钒(例如,V2O5);氧化锰(例如,MnO、Mn3O4和Mn2O3);氧化铁(例如,FeO、FeO2、Fe3O4和Fe2O3);氧化钴 (例如,CoO、Co2O3和Co3O4);氧化镍(例如,NiO);氧化钽 (例如,Ta2O5);氧化钨(例如,WO2、WO3、W2O3和W2O5); 氧化铱(例如,IrO2);氧化钇(例如,Y2O3);氧化铋(例如,Bi2O3); 和它们的组合。然而,第一界面子层150B1可以包括与第二界面子 层150B2的材料不同的材料。例如,第一界面子层150B1和第二界 面子层150B2中的一个可以包括氧化钛膜,第一界面子层150B1和 第二界面子层150B2中的另一个可以包括氧化铝膜或氧化铌膜,但 不限于此。作为另一示例,第一界面子层150B1可以包括氧化铝膜 或氧化铌膜,第二界面子层150B2可以包括氧化钽膜。
图4是根据实施例的IC装置100C的主要部件的截面图。在图 4中,相同的附图标记用于表示与图1中的元件相同的元件,并且省 略对其的详细描述。
参照图4,IC装置100C的构造可以与参照图1描述的IC装置 100的构造基本相同。然而,IC装置100C可以包括导电界面层150C 而不是导电界面层150。
导电界面层150C的构造可以与参照图1描述的导电界面层150 的构造基本相同。然而,导电界面层150C可以包括三(即,三层) 膜。
导电界面层150C可以包括顺序地覆盖下电极LE1的第一界面 子层150C1、第二界面子层150C2和第三界面子层150C3。因此,第 一界面子层150C1位于第二界面子层150C2与下电极LE1之间,第 二界面子层150C2位于第一界面子层150C1与第三界面子层150C3 之间,第三界面子层150C3位于第二界面子层150C2与电介质膜160 之间。第一界面子层150C1、第二界面子层150C2和第三界面子层 150C3中的至少两个可以分别包括具有不同的金属元素的各自的金 属氧化物膜。
在示例实施例中,第一界面子层150C1、第二界面子层150C2 和第三界面子层150C3可以包括包含不同的各自的金属元素的各自 的金属氧化物膜。
在其它示例实施例中,第一界面子层150C1和第三界面子层 150C3可以包括第一金属元素,第二界面子层150C2可以包括与第 一金属元素不同的第二金属元素。
第一金属元素和第二金属元素中的每一个可以选自铝(Al)、 锆(Zr)、铌(Nb)、钼(Mo)、钌(Ru)、铟(In)、锡(Sn)、 锑(Sb)、钪(Sc)、钛(Ti)、钒(V)、锰(Mn)、铁(Fe)、 钴(Co)、镍(Ni)、钽(Ta)、钨(W)、铱(Ir)、钇(Y)和 铋(Bi)。在示例中,第一界面子层150C1和第三界面子层150C3 可以包括氧化钛膜,第二界面子层150C2可以包括氧化铝膜。在另 一示例中,第一界面子层150C1和第三界面子层150C3可以包括氧 化铝膜,第二界面子层150C2可以包括氧化钛膜。在又一示例中, 第一界面子层150C1和第三界面子层150C3可以包括氧化铌膜,第 二界面子层150C2可以包括氧化钽膜。
在又一其它示例实施例中,第一界面子层150C1、第二界面子 层150C2和第三界面子层150C3中的至少一个的构造可以与参照图 2描述的导电界面层150A的构造相同。
图5是根据实施例的IC装置100D的主要部件的截面图。在图 5中,相同的附图标记用于表示与图1中的元件相同的元件,并且省 略对其的详细描述。
参照图5,IC装置100D的构造可以与参照图1描述的IC装置 100的构造基本相同。然而,IC装置100D可以包括导电界面层150D 而不是导电界面层150。
导电界面层150D的构造可以与参照图1描述的导电界面层150 的构造基本相同。然而,导电界面层150D可以包括包含多个界面子 层150D1、150D2、……、和150DN的多层膜。
在示例实施例中,多个界面子层150D1、150D2、……、和150DN 中的至少一个的构造可以与参照图2描述的导电界面层150A的构造 相同。在其它示例实施例中,多个界面子层150D1、150D2、……、 和150DN中的至少一个的构造可以与已经参照图3描述的第一界面子层150B1或第二界面子层150B2的构造相同。在又一其它示例实 施例中,多个界面子层150D1、150D2、……、和150DN中的至少 一个的构造可以与已经参照图4描述的第一界面子层150C1、第二界 面子层150C2或第三界面子层150C3的构造相同。在又一其它示例 实施例中,多个界面子层150D1、150D2、……、和150DN可以具 有这样的结构:其中,包括第一金属元素的第一界面子层和包括第二 金属元素的第二界面子层逐个交替地堆叠。第二金属元素可以与第一 金属元素不同。第一金属元素和第二金属元素的细节可以与参照图4 描述的那些相同。
在参照图1至图5描述的IC装置100、100A、100B、100C和 100D中,导电界面层150、150A、150B、150C和150D可以位于下 电极LE1与电介质膜160之间,因此,可以抑制(例如,防止)在 下电极LE1的与电介质膜160相邻的部分中产生耗尽层。因此,可 以抑制(例如,防止)在下电极LE1中产生不期望的耗尽层。因此, 可以抑制在电容器CP1中发生泄漏电流,可以增大电容器CP1的最 小电容,并且可以增大总电容。
在其它示例实施例中,如在参照图1至图5描述的IC装置100、 100A、100B、100C和100D中,除了位于下电极LE1与电介质膜160 之间的导电界面层150、150A、150B、150C和150D之外,根据实 施例的IC装置还可以包括位于电介质膜160与上电极UE1之间的上 导电界面层。上导电界面层的结构可以与参照图1至图5描述的导电 界面层150、150A、150B、150C和150D的结构基本相同。
在示例实施例中,在根据实施例的IC装置中,TiO/ZAZ/TiO的 第一堆叠结构可以位于包括TiN的下电极LE1与包括TiN的上电极 UE1之间。在其它示例实施例中,在根据实施例的IC装置中, TiO/TaO/ZAZ/TiO的第二堆叠结构可以位于包括TiN的下电极LE1 与包括TiN的上电极UE1之间。在本文中,TiO可以指氧化钛膜, TaO可以指氧化钽膜,ZAZ可以指其中堆叠有氧化锆膜和氧化铝膜 的多层膜。
在又一其它示例实施例中,如在参照图1至图5描述的IC装置 100、100A、100B、100C和100D中,在根据实施例的IC装置中, 导电界面层150、150A、150B、150C和150D可以位于下电极LE1 与电介质膜160之间,下电极LE1的上局部区域可以包括已经从导 电界面层150、150A、150B、150C和150D扩散的至少一种金属元 素,所述上局部区域与从下电极LE1的接触导电界面层150、150A、 150B、150C和150D的顶表面朝向下电极LE1内部的部分厚度对应。 在上局部区域中,可以以大约1原子百分数(at%)至大约50at%的 含量(例如,大约5at%至大约35at%的含量)包括至少一种金属元 素,但不限于此。
图6示出了根据实施例的IC装置200的存储器单元阵列区域的 一些部件的示意性平面布局。
参照图6,IC装置200可以包括多个有源区域AC,多个有源区 域AC在平面上以与X方向和Y方向成角度在横向方向上延伸。多 条字线WL可以与多个有源区域AC相交,并且在X方向上彼此平 行地延伸。多条位线BL可以位于多条字线WL上,并且在与X方向 相交的Y方向上彼此平行地延伸。多条位线BL中的每一条可以通过 直接接触件DC连接到有源区域AC。
多个埋置接触件BC可以形成在多条位线BL中的两条相邻的位 线之间。多个导电着陆焊盘LP可以形成在多个埋置接触件BC上。 多个导电着陆焊盘LP中的每一个的至少一部分可以与埋置接触件 BC重叠。多个下电极LE2可以形成在多个导电着陆焊盘LP上并且彼此间隔开。多个下电极LE2可以通过多个埋置接触件BC和多个导 电着陆焊盘LP连接到多个有源区域AC。
图7A是图6中所示的IC装置200的一些部件的平面图。图7B 是与沿图7A的线2X-2X'截取的截面对应的一些部件的示意性截面 图。图7C是图7B的区域“EX1”的放大截面图。图7D是图7A中 所示的IC装置200的一些其它部件的平面图。
参照图7A至图7D,IC装置200可以包括具有多个有源区域 AC的衬底210和形成在衬底210上的下结构220。多个导电区域224 可以穿过下结构220并且连接到多个有源区域AC。
衬底210可以包括半导体元素(诸如Si和Ge)或者化合物半导 体(诸如SiC、GaAs、InAs和InP)。衬底210可以包括半导体衬底、 以及形成在半导体衬底上的包括至少一个绝缘膜或至少一个导电区 域的结构。至少一个导电区域可以包括例如掺杂的阱或掺杂的结构。 限定多个有源区域AC的器件隔离膜212可以形成在衬底210中。器 件隔离膜212可以包括氧化物膜、氮化物膜或它们的组合。
在一些实施例中,下结构220可以包括绝缘膜,绝缘膜包括氧 化硅膜、氮化硅膜或它们的组合。在一些其它实施例中,下结构220 可以包括各种导电区域(例如,布线层、接触插塞和晶体管)和使导 电区域彼此电绝缘的绝缘膜。多个导电区域224可以包括多晶硅、金属、导电金属氮化物、金属硅化物或它们的组合。下结构220可以包 括参照图6描述的多条位线BL。多个导电区域224中的每一个可以 包括参照图6描述的埋置接触件BC和导电着陆焊盘LP。
具有多个开口226H的绝缘图案226P可以位于下结构220和多 个导电区域224上,并且在竖直方向(Z方向)上与多个导电区域 224重叠。绝缘图案226P可以包括氮化硅膜(SiN)、碳氮化硅膜 (SiCN)、硼氮化硅膜(SiBN)或它们的组合。如本文中使用的, 术语“SiN”、“SiCN”和“SiBN”中的每一个指包括其中包括的元 素的材料,而不是指表示化学计量关系的化学式。
多个电容器CP2可以位于多个导电区域224上。多个电容器CP2 中的每一个可以包括下电极LE2、顺序地堆叠在下电极LE2上的导 电界面层250和电介质膜260、以及位于电介质膜260上(例如,覆 盖电介质膜260)的上电极UE2。
绝缘图案226P可以与多个下电极LE2中的每一个的下端相邻。 多个下电极LE2中的每一个可以具有这样的柱形状:其在竖直方向 (Z方向)上在远离衬底210的方向上从导电区域224的顶表面较长 地延伸穿过绝缘图案226P的开口226H。尽管图7B示出了多个下电极LE2中的每一个具有柱形状的示例,但是本发明构思不限于此。 例如,多个下电极LE2中的每一个可以具有具备封闭底部分的杯形 截面结构或圆柱形截面结构。
多个下电极LE2可以由下绝缘支撑图案242P和上绝缘支撑图案 244P支撑。多个下电极LE2可以与上电极UE2相对,且导电界面层 250和电介质膜260位于多个下电极LE2与上电极UE2之间。
导电界面层250可以位于下电极LE2与电介质膜260之间。导 电界面层250可以共形地覆盖下电极LE2的外侧壁和最上表面。导 电界面层250可以不位于下电极LE2与绝缘图案226P之间、下电极LE2与下绝缘支撑图案242P之间、以及下电极LE2与上绝缘支撑图 案244P之间。导电界面层250可以不位于绝缘图案226P与电介质 膜260之间、下绝缘支撑图案242P与电介质膜260之间、以及上绝 缘支撑图案244P与电介质膜260之间。
电介质膜260可以位于下电极LE2、下绝缘支撑图案242P和上 绝缘支撑图案244P上(例如,可以覆盖下电极LE2、下绝缘支撑图 案242P和上绝缘支撑图案244P)。电介质膜260可以包括分别与绝 缘图案226P、导电界面层250、下绝缘支撑图案242P和上绝缘支撑图案244P接触的部分。电介质膜260的面对下电极LE2的部分可以 与下电极LE2间隔开,且导电界面层250位于所述部分与下电极LE2 之间。电介质膜260可以不包括与下电极LE2接触的部分。
上电极UE2可以与多个下电极LE2相对,且导电界面层250和 电介质膜260位于上电极UE2与多个下电极LE2之间。
多个下电极LE2、导电界面层250、电介质膜260和上电极UE2 的构成材料可以分别与已经参照图1描述的下电极LE1、导电界面层 150、电介质膜160和上电极UE1的构成材料基本相同。
如图7B中所示,下电极LE2的最上表面可以在横向方向(沿 图7B中的X-Y平面的方向)上平面地延伸而没有台阶或中断。导电 界面层250可以包括界面顶部分250T和界面侧部分250S。界面顶部 分250T可以与下电极LE2的最上表面接触,并且在横向方向上延伸 而没有台阶或中断。界面侧部分250S可以一体地连接到界面顶部分 250T,并且与下电极LE2的外侧壁接触。在横向方向上,界面顶部 分250T的宽度WH1可以大于下电极LE2的最上表面的宽度WH2。
上绝缘支撑图案244P可以在平行于衬底210的横向方向上延伸, 同时围绕多个下电极LE2中的每一个的上端。多个下电极LE2穿过 的多个孔244H可以形成在上绝缘支撑图案244P中。形成在上绝缘 支撑图案244P中的多个孔244H中的每一个的内侧壁可以与下电极 LE2的外侧壁接触。多个下电极LE2中的每一个的顶表面可以与上 绝缘支撑图案244P的顶表面共面。
从衬底210的上表面到导电界面层250的最上表面的第一竖直 距离VL1可以大于从衬底210到上绝缘支撑图案244P的最上表面的 第二竖直距离VL2。
下绝缘支撑图案242P可以在平行于衬底210的横向方向上延伸, 并且在衬底210与上绝缘支撑图案244P之间与多个下电极LE2的外 侧壁接触。多个下电极LE2穿过的多个孔242H以及多个下孔(指图 14E中的LH)可以形成在下绝缘支撑图案242P中。多个下电极LE2 可以穿过形成在上绝缘支撑图案244P中的多个孔244H以及形成在 下绝缘支撑图案242P中的多个孔242H并且在竖直方向(Z方向) 上延伸。
如图7A中所示,多个上孔UH可以形成在上绝缘支撑图案244P 中。图7A示出了这样的示例构造:其中,多个上孔UH中的每一个 的平面形状基本为其顶角分别由四个相邻的下电极LE2形成的菱形 平面形状。然而,多个上孔UH中的每一个的平面形状不限于图7A 中所示的平面形状,并且可以在本发明构思的范围内进行各种修改并 和改变。具有与多个上孔UH的平面形状对应的平面形状的多个下孔 LH可以形成在下绝缘支撑图案242P中。
图7A示出了上绝缘支撑图案244P和多个下电极LE2中的每一 个的平面结构,图7D示出了上绝缘支撑图案244P和导电界面层250 中的每一个的平面结构。如图7A中所示,多个下电极LE2可以包括 朝向上孔UH的中心突出到第一点P1的部分。如图7D中所示,导 电界面层250可以包括朝向上孔UH的中心突出到比第一点P1更靠 近上孔UH的中心的第二点P2的部分。
下绝缘支撑图案242P和上绝缘支撑图案244P中的每一个可以 包括氮化硅膜(SiN)、碳氮化硅膜(SiCN)、硼氮化硅膜(SiBN) 或它们的组合。在示例实施例中,下绝缘支撑图案242P可以包括与 上绝缘支撑图案244P的材料相同的材料。在其它示例实施例中,下绝缘支撑图案242P可以包括与上绝缘支撑图案244P的材料不同的 材料。在示例中,下绝缘支撑图案242P和上绝缘支撑图案244P中 的每一个可以包括SiCN。在另一示例中,下绝缘支撑图案242P可以 包括SiCN,上绝缘支撑图案244P可以包括SiBN。然而,本发明构 思不限于上述材料。
图8是根据实施例的IC装置200A的主要部件的截面图。在图 8中,相同的附图标记用于表示与图7A至图7D中的元件相同的元 件,并且省略对其的详细描述。图8示出了与图7B的区域“EX1” 对应的区域的放大截面构造。
参照图8,IC装置200A的构造可以与参照图7A至图7D描述 的IC装置200的构造基本相同。然而,IC装置200A可以包括具有 导电界面层250A而不是导电界面层250的电容器CP2A。
导电界面层250A的构造可以与参照图7A至图7D描述的导电 界面层250的构造基本相同。然而,导电界面层250A可以包括单个 膜。导电界面层250A的构成材料的细节可以与已经参照图2描述的 导电界面层150A的构成材料相同。
图9是根据实施例的IC装置200B的主要部件的截面图。在图 9中,相同的附图标记用于表示与图7A至图7D中的元件相同的元 件,并且省略对其的详细描述。图9示出了与图7B的区域“EX1” 对应的区域的放大截面构造。
参照图9,IC装置200B的构造可以与参照图7A至图7D描述 的IC装置200的构造基本相同。然而,IC装置200B可以包括具有 导电界面层250B而不是导电界面层250的电容器CP2B。
导电界面层250B的构造可以与参照图7A至图7D描述的导电 界面层250的构造基本相同。然而,导电界面层250B可以包括双(即, 双层)膜。导电界面层250B可以包括顺序地覆盖下电极LE2的第一 界面子层250B1和第二界面子层250B2。第一界面子层250B1和第 二界面子层250B2可以包括包含不同的各自的金属元素的各自的金 属氧化物膜。第一界面子层250B1和第二界面子层250B2的构成材 料的详细组成可以与已经参照图3描述的第一界面子层150B1和第 二界面子层150B2的构成材料的详细组成相同。
图10是根据实施例的IC装置200C的主要部件的截面图。在图 10中,相同的附图标记用于表示与图7A至图7D中的元件相同的元 件,并且省略对其的详细描述。图10示出了与图7B的区域“EX1” 对应的区域的放大截面构造。
参照图10,IC装置200C的构造可以与参照图7A至图7D描述 的IC装置200的构造基本相同。然而,IC装置200C可以包括具有 导电界面层250C而不是导电界面层250的电容器CP2C。
导电界面层250C的构造可以与参照图7A至图7D描述的导电 界面层250的构造基本相同。然而,导电界面层250C可以包括三(即, 三层)膜。导电界面层250C可以包括顺序地覆盖下电极LE2的第一 界面子层250C1、第二界面子层250C2和第三界面子层250C3。第一界面子层250C1、第二界面子层250C2和第三界面子层250C3中的 至少两个可以包括包含不同的各自的金属元素的各自的金属氧化物 膜。在示例实施例中,第一界面子层250C1和第二界面子层250C2 和第三界面子层250C3中的两个相邻的界面子层可以包括不同的各 自的金属元素。例如,第一界面子层250C1和第三界面子层250C3 可以包括第一金属元素,第二界面子层250C2可以包括与第一金属 元素不同的第二金属元素。在其它示例实施例中,第一界面子层 250C1、第二界面子层250C2和第三界面子层250C3可以分别包括包 含不同的金属元素的各自的金属氧化物膜。
第一界面子层250C1、第二界面子层250C2和第三界面子层 250C3的构成材料的详细组成可以与已经参照图4描述的第一界面子 层150C1、第二界面子层150C2和第三界面子层150C3的构成材料 的详细组成相同。
在参照图6至图10描述的IC装置200、200A、200B、200C中, 导电界面层250、250A、250B和250C可以位于多个下电极LE2与 电介质膜260之间,因此,可以抑制(例如,防止)在多个下电极 LE2的与电介质膜260相邻的部分中产生耗尽层。因此,可以抑制(例 如,防止)在多个下电极LE2中产生不期望的耗尽层,因此,可以 在电容器CP2、CP2A、CP2B和CP2C中抑制泄漏电流的产生。此外, 与缺乏导电界面层250、250A、250B和250C的常规电容器相比,可以以相同水平的泄漏电流获得具有相对小的等效氧化物膜厚度的电 容器CP2、CP2A、CP2B和CP2C,可以增大电容器CP2、CP2A、CP2B和CP2C的最小电容,并且可以增大总电容。
图11是根据实施例的制造IC装置的方法的流程图。现在将参 照图11和图7B描述根据示例实施例的制造IC装置的方法。在本示 例实施例中,为了形成图7B中所示的导电界面层250,可以使用区 域选择沉积(ASD)工艺。
在图11的工艺P310中,可以在衬底210上形成暴露出绝缘图 案226P和下电极LE2的结构。之后,可以将用于选择性地抑制沉积 的预处理气体供应到暴露出绝缘图案226P和下电极LE2的衬底210 上,因此,可以对下电极LE2和绝缘图案226P之中的绝缘图案226P 的表面执行沉积抑制处理。结果,当在后续工艺P330中形成导电界 面层250时,绝缘图案226P的如工艺P310中那样已经被处理以抑 制沉积的表面可以与被供应以形成导电界面层250的包括金属元素 的前体不具有化学亲和力或者具有非常低的化学亲和力,同时下电极LE2的表面可以与前体具有相对高的亲和力。
预处理气体可以包括H2、N2、Ar、O2、O3、H2O、NH3、含硅 (Si)有机化合物、含磷(P)有机化合物、含硫(S)有机化合物、 含卤素元素有机化合物、含氮(N)有机化合物、含羟基有机化合物、 有机氨基硅烷或它们的组合,但不限于此。
在示例实施例中,预处理气体可以具有由式1表示的结构:
[式1]
X1-X2-X3
其中,X1表示-Si(OCH3)3、-Si-(OCH3)2、-Si(OCH2CH3)3、-COOH、 -SOOH、-POOOH、-SiCl(CH3)2、-SiCl2CH3、-SiCl3、-SiI3、-Si(OH)、 -SiCl、-SO3H2、-COCl、-PO3H、-SO2Cl、-OPOCl2或-POCl2,X2表 示-O-、取代或未取代有F的C1-C20烯基、或者C3-C20饱和或未饱 和的含烃环基团,X3表示-H、-OH、-NO2、-NH2、-SH、-CH3、-CF、 -Cl或-C6H5
在其它示例实施例中,预处理气体可以包括有机氨基硅烷。例 如,有机氨基硅烷可以选自二甲基氨基三甲基硅烷(DMATMS)、 (CH3)2-N-Si-(CH3)3)、双(二甲基氨基)二甲基硅烷(BDMADMS)、 双(二甲基氨基)苯基甲基硅烷、三(二甲基氨基)甲基硅烷、3-氨基丙 基三乙氧基硅烷、N,N-二甲基-3-氨基丙基、三乙氧基硅烷、N-苯基 氨基丙基三甲氧基硅烷、三乙氧基甲硅烷基丙基乙撑二胺、三甲氧基 甲硅烷基丙基乙撑二胺、三甲氧基甲硅烷基丙基二乙撑三胺、N-氨 基乙基-3-氨基丙基三甲氧基硅烷、N-2-氨基乙基-3-氨基丙基三甲氧基硅烷、N-2-氨基乙基-3-氨基丙基三(乙基乙氧基)硅烷、p-氨基苯基 三甲氧基硅烷)、N,N′-二甲基-3-氨基丙基三乙氧基硅烷、3-氨基丙基 甲基二乙氧基硅烷、3-氨基丙基三甲氧基硅烷、N-甲基氨基丙基三乙 氧基硅烷、甲基[2-(3-三甲氧基甲硅烷基丙基氨基)乙基氨基]-3-丙酸 酯、(N,N′-二甲基3-氨基)丙基三乙氧基硅烷、N,N-二甲基氨基苯基 三乙氧基硅烷、三甲氧基甲硅烷基丙基二乙撑三胺、SiI2H(NH2)、 SiI2H(NHMe)、SiI2H(NHEt)、SiI2H(NMe2)、SiI2H(NMeEt)、SiI2H(NEt2)、 SiI2(NH2)2、SiI2(NHMe)2、SiI2(NHEt)2、SiI2(NMe2)2、SiI2(NMeEt)2、 SiI2(NEt2)2和它们的组合,但不限于此。
当供应预处理气体时,可以保持在室温至大约500℃的范围内 选择的工艺温度。
通过将用于选择性地抑制沉积的预处理气体供应到暴露出绝缘 图案226P和下电极LE2的衬底210上,可以从绝缘图案226P的暴 露的表面去除反应性官能团,可以将绝缘图案226P的暴露的表面保 持在稳定的状态中。
在图11的工艺P320中,可以将净化气体供应到暴露出绝缘图 案226P的被处理以抑制沉积的表面以及下电极LE2的表面的所得结 构上,因此,可以去除衬底210上的不必要的副产物。在这种情况下, 可以去除衬底210上剩余的预处理气体的残留物。例如,诸如氩(Ar)、 氦(He)和氖(Ne)的惰性气体或者氮(N2)气可以用作净化气体。
在图11的工艺P330中,可以仅在绝缘图案226P和下电极LE2 之中的下电极LE2的表面上选择性地形成包括包含至少一种金属元 素的金属氧化物膜的导电界面层250。
在示例实施例中,包括在导电界面层250中的金属元素可以是 与包括在下电极LE2中的金属的材料不同的材料。在其它示例实施 例中,包括在导电界面层250中的金属元素可以是与包括在下电极 LE2中的金属的材料相同的材料。
在图11的工艺P340中,可以通过将后处理气体供应到导电界 面层250使导电界面层250致密化。
当通过供应后处理气体使导电界面层250致密化时,可以去除 衬底210上剩余的杂质或导电界面层250中剩余的杂质。
在示例实施例中,后处理气体可以包括与预处理气体的材料不 同的材料。例如,后处理气体可以选自H2、N2、Ar、O2、O3、H2O、 NH3和它们的组合。当供应后处理气体时,可以保持在选自室温至大 约500℃的范围内的工艺温度。
在图11的工艺P350中,可以在绝缘图案226P和导电界面层 250上形成电介质膜260。
在图11的工艺P360中,可以在电介质膜260上形成上电极UE2。 在示例实施例中,包括在导电界面层250中的金属元素可以包括与包 括在上电极UE2中的金属的材料不同的材料。在其它示例实施例中, 包括在导电界面层250中的金属元素可以包括与包括在上电极UE2 中的金属的材料相同的材料。
图12是根据示例实施例的基于图11的工艺P330的形成导电界 面层的方法的流程图。
在图12的工艺P332A中,可以选择用于形成导电界面层的前体。
前体可以包括包含至少一种金属元素的至少一种前体化合物, 所述金属元素包括典型的金属、过渡金属或后过渡金属。在示例实施 例中,前体可以包括中心原子和键合到该中心原子的至少一种配体, 中心原子包括选自以下金属元素的至少一种金属元素:铝(Al)、锆 (Zr)、铌(Nb)、钼(Mo)、钌(Ru)、铟(In)、锡(Sn)、 锑(Sb)、钪(Sc)、钛(Ti)、钒(V)、锰(Mn)、铁(Fe)、 钴(Co)、镍(Ni)、钽(Ta)、钨(W)、铱(Ir)、钇(Y)和 铋(Bi)。配体可以包括C5-C12环戊二烯基、C1-C10饱和或未饱和 的烃基、C1-C10有机胺基、C5-C20β-二酮基、C5-C20β-酮亚胺基、 C5-C20β-二亚胺基或卤素元素,但不限于此。
在示例实施例中,前体可以具有由式2表示的结构:
[式2]
M(L1)m(L2)n
其中,M表示典型的金属、过渡金属或后过渡金属,L1表示氢 原子、卤素原子、C1-C10烷基、C1-C10烷氧基、C2-C10烯基、C2-C10 炔基、C6-C12芳基、C6-C15芳烷基、C3-C15烯丙基、C3-C15环烷 基、C3-C15环烯基、C4-C15二烯基、C1-C10烷基氨基、酰胺基、 酰亚胺基、C1-C10硫醇基、C5-C12环戊二烯基、芳烃(η6-C6H6)基或 C1-C10巯基,L2表示CO、H2O、C1-C10烷基胺、醚酮、膦、硫醚 或吡啶,m是范围在2至8内的整数,n是范围在0至6内的整数。 在式2中,L2可以是杂原子(例如,氮(N)、氧(O)、磷(P) 和硫(S))或通过配位卤化物与M键合的中性配体。
当金属元素是铝(Al)时,铝前体可以包括三甲基铝、三乙基 铝、三氯化铝(AlCl3)、甲醇铝、乙醇铝、九水合硝酸铝、三水合 氟化铝、水合磷酸铝、六水合氯化铝、氢氧化铝、十六水合硫酸铝、 十二水合硫酸铵铝、氯化1-乙基-3-甲基甲基咪唑鎓-氯化铝、次氮基 三乙氧化铝、2-乙基己酸铝、2,3-萘酞菁氯化铝、2,9,16,23-四(苯基硫 代)-29H,31H酞菁氯化铝、乙酰酒石酸铝、乙酰丙酮铝、异丙醇铝钙、 二甲基异丙醇铝、或它们的衍生物,但不限于此。
当金属元素是锆(Zr)时,锆前体可以包括四(乙基甲基氨基) 锆(TEMAZ)、三(二甲基氨基)环戊二烯基锆、(C5H5)Zr[N(CH3)2]3、 Zr(i-OPr)4、Zr(TMHD)(i-OPr)3、Zr(TMHD)2(i-OPr)2、Zr(TMHD)4、 Zr(DMAE)4、Zr(METHD)4(这里,i-OPr=异丙醇盐;TMHD=2,2,6,6- 四甲基-3,5-庚二酮酸盐;DMAE=二甲基氨基乙醇盐;METHD=甲氧 基乙氧基四甲基庚二酮酸盐)或者它们的衍生物,但不限于此。当金 属元素是铌(Nb)时,铌前体可以包括五氯化铌(NbCl5)、五氟化 铌(NbF5)、五二甲基氨基铌(PDMAN,Nb(N(CH3)2)5)、五二乙 基氨基铌(PDEAN,Nb(NEt2)5)、五(甲基乙基氨基)铌(PMEAN, Nb(NMeEt)5)、叔丁基亚氨基三(二甲基氨基)铌(TBTDMN, tBuNNb(NMe2)3)、叔丁基亚氨基三(二乙基氨基)铌(TBTDEN,tBuNNb(NEt2)3)、叔丁基亚氨基三(甲基乙基氨基)铌(TBTMEN, tBuNNb(NMeEt)3)、乙基亚胺基-三(二甲基氨基)铌((EtN)Nb(NMe2)3)、 乙基亚胺基-三(二乙基氨基)铌((EtN)Nb(NEt2)3)、乙基亚胺基-三(乙 基甲基氨基)铌((EtN)Nb[N(Et)Me]3))、叔戊基亚胺基-三(二甲基氨 基)铌(NBIMANB,(tAmylN)Nb(NMe2)3)、叔戊基亚胺基-三(二乙 基氨基)铌(NBIEANB,(tAmylN)Nb(NEt2)3)、叔戊基亚胺基-三(乙 基甲基氨基)铌(NBIMANB,(tAmylN)Nb([N(Et)Me]3)或它们的衍 生物,但不限于此。
当金属元素是钼(Mo)时,钼前体可以包括(CpR)2Mo(NR')(这 里,R和R'中的每一个是H或C1-C10烷基)或Mo卤化物,但不限 于此。
当金属元素是钌(Ru)时,钌前体可以包括(C6H8)Ru(CO3)、 (C7H10)Ru(CO)3、(伞花烃)(1,3-环己二烯)Ru(0)((伞花烃)(1,3-环己二 烯)Ru(0))、(伞花烃)(1,4-环己二烯)Ru(0)、(伞花烃)(1-甲基环己-1,3- 二烯)Ru(0)、(伞花烃)(2-甲基环己-1,3-二烯)Ru(0)、(伞花烃)(3-甲基 环己-1,3-二烯)Ru(0)、(伞花烃)(4-甲基环己-1,3-二烯)Ru(0)、(伞花烃)(5-甲基环己-1,3-二烯)Ru(0)、(伞花烃)(6-甲基环己-1,3-二烯)Ru(0)、 (伞花烃)(1-甲基环己-1,4-二烯)Ru(0)、(伞花烃)(2-甲基环己-1,4-二 烯)Ru(0)、(伞花烃)(3-甲基环己-1,4-二烯)Ru(0)、(伞花烃)(4-甲基环 己-1,4-二烯)Ru(0)、(伞花烃)(5-甲基环己-1,4-二烯)Ru(0)、(伞花烃)(6- 甲基环己-1,4-二烯)Ru(0)、(苯)(1,3-环己二烯)Ru(0)、(甲苯)(1,3-环己 二烯)Ru(0)、(乙基苯)(1,3-环己二烯)Ru(0)、(1,2-二甲苯)(1,3-环己二烯)Ru(0)、(1,3-二甲苯)(1,3-环己二烯)Ru(0)、(1,4-二甲苯)(1,3-环己二 烯)Ru(0)、(对伞花烃)(1,3-环己二烯)Ru(0)、(邻伞花烃)(1,3-环己二 烯)Ru(0)、(间伞花烃)(1,3-环己二烯)Ru(0)、(枯烯)(1,3-环己二烯)Ru(0)、 (n-丙基苯)(1,3-环己二烯)Ru(0)、(间乙基甲苯)(1,3-环己二烯)Ru(0)、 (对乙基甲苯)(1,3-环己二烯)Ru(0)、(邻乙基甲苯)(1,3-环己二烯)Ru(0)、 (1,3,5-三甲基苯)(1,3-环己二烯)Ru(0)、(1,2,3-三甲基苯)(1,3-环己二烯)Ru(0)、(叔丁基苯)(1,3-环己二烯)Ru(0)、(异丁基苯)(1,3-环己二 烯)Ru(0)、(仲丁基苯)(1,3-环己二烯)Ru(0)、(茚满)(1,3-环己二烯)Ru(0)、(1,2-二乙基苯)(1,3-环己二烯)Ru(0)、(1,3-二乙基苯)(1,3-环己二 烯)Ru(0)、(1,4-二乙基苯)(1,3-环己二烯)Ru(0)、(1-甲基-4-丙基苯)(1,3- 环己二烯)Ru(0)、(1,4-二甲基-2-乙基苯)(1,3-环己二烯)Ru(0)或它们的 衍生物,但不限于此。
当金属元素是铟(In)时,铟前体可以包括乙酸铟(In(CH3COO)3)、 三氯化铟(InCl3)、三溴化铟(InBr3)、硝酸铟(In(NO3)3)、硫酸 铟(In2(SO4)3)、氢氧化铟(In(OH)3)或它们的衍生物,但不限于 此。
当金属元素是锡(Sn),锡前体可以包括R2Sn(NR'R")2(这里, R、R'和R"中的每一个是H或C1-C10烷基)、Sn卤化物或它们的衍 生物,但不限于此。
当金属元素是锑(Sb)时,锑前体可以包括SbCl3、SbBr3、SbI3、 Sb(OC2H5)3、Sb(OC3H7)3、Sb(OC4H9)3或它们的衍生物,但不限于此。
当金属元素是钪(Sc)时,钪前体可以包括Sc(MeCp)2(Me2pz) (MeCp=甲基环戊二烯基,Me2pz=3,5-二甲基吡唑酸酯)、Cp3Sc、 Sc(THD)3(THD=2,2,6,6-四甲基-3,4-庚二酮酸盐)、Sc(i-OPr)3(i-OPr= 异丙氧化物)或它们的衍生物,但不限于此。当金属元素是钛(Ti) 时,钛前体可以包括四氯化钛(TiCl4)、四氟化钛(TiF4)、四(异 丙醇)钛(Ti(O-iPr)4)、环戊二烯基钛、双(异丙醇)双(2,2,6,6-四甲基 -3,5-庚二酮酸)钛(Ti(O-iPr)2(thd)2)、四二甲基氨基钛(TDMAT, Ti(NMe2)4)、四(二乙基氨基)钛(TEMAT,(Et2N)4Ti)、三甲氧基(五甲基环戊二烯基)钛((Cp*)Ti(OMe)3)或它们的衍生物,但不限于此。
当金属元素是钒(V)时,钒前体可以包括四氯化钒(VCl4)、 五氯化钒(VCl5)、五氟化钒(VF5)、四二甲基氨基钒(TDMAV, V(N(CH3)2)4)、四二乙基氨基钒(TDEAV,V(NEt2)4)、四(甲基乙 基氨基)钒(TMEAV,V(NMeEt)4)、双(环戊二烯基)钒(Cp2V)、 双(环戊二烯基)二氯钒(Cp2VCl2)或它们的衍生物,但不限于此。
当金属元素是锰(Mn)时,锰前体可以包括Mn(thd)3(thd=2,2,6,6- 四甲基-3,5-庚二酮酸盐)、草酸锰、MnCp2、Mn(Me4Cp)2、Mn(EtCp)2)、 Mn(btsa)2(btsa=双(三甲基甲硅烷基)酰胺)、双(酰胺氨基烷烃)锰或 它们的衍生物,但不限于此。
当金属元素是铁(Fe)时,铁前体可以包括FeCl3、Fe(NO3)3、 Fe(CO)5、Fe(NO3)2、Fe(SO4)3、Fe(acac)3(乙酰丙酮铁(III))或它们 的衍生物,但不限于此。
当金属元素是钴(Co)时,钴前体可以包括八羰基二钴、亚硝 酰基钴络合物、钴(II)和钴(III)的β-二酮化物或者它们的衍生物,但 不限于此。
当金属元素是镍(Ni)时,镍前体可以包括NiSO4·6H2O、 NiCl2·6H2O、Ni(EtCp)2、Ni(CO)4、Ni(MeCp)2、Ni(EtCp)2、双(i-丙基 环戊二烯基)镍(Ni(iPrCp)2)、双[1-二甲基氨基-2-甲基-2-丁氧基]Ni(II) (双[1-二甲基氨基-2-甲基-2-丁氧基]Ni(II))或它们的衍生物,但不 限于此。
当金属元素是钽(Ta)时,钽前体可以包括五氯化钽(TaCl5)、 五氟化钽(TaF5)、五二甲基氨基钽(TADMA,Ta(NMe2)5)、五二 乙基氨基钽(PDEAT,Ta(NEt2)5)、五(甲基乙基氨基)钽(PMEAT, Ta(NMeEt)5)、叔丁基亚氨基三(二甲基氨基)钽(TBTDMT, tBuNTa(NMe2)3)、叔丁基亚氨基三(二乙基氨基)钽(TBTDET, tBuNTa(NEt2)3)、叔丁基亚氨基三(甲基乙基氨基)钽(TBTMET, tBuNTa(NMeEt)3)、乙基亚胺基-三(二甲基氨基)钽((EtN)Ta(NMe2)3)、 乙基亚胺基-三(二乙基氨基)钽((EtN)Ta(NEt2)3)、乙基亚胺基-三(乙 基甲基氨基)钽((EtN)Ta[N(Et)Me]3)、叔戊基亚胺基-三(二甲基氨基) 钽(TAIMATA,(tAmylN)Ta(NMe2)3)、叔戊基亚胺基-三(二乙基氨 基)钽(TAIEATA,(tAmylN)Ta(NEt2)3)、叔戊基亚胺基-三(乙基甲 基氨基)钽(TAIMATA,(tAmylN)Ta([N(Et)Me]3)或它们的衍生物, 但不限于此。
当金属元素是钨(W)时,钨前体可以包括双(叔丁基亚胺基) 双(叔丁基氨基)钨((tBuN)2W(N(H)tBu)2)、双(叔丁基亚胺基)双(二 甲基氨基)钨((tBuN)2W(NMe2)2)、双(叔丁基亚胺基)双(二乙基氨基) 钨(tBuN)2W(NEt2)2)、双(叔丁基亚胺基)双(乙基甲基氨基)钨(tBuN)2W(NEtMe)2)、六氟化钨、六氯化钨或它们的衍生物,但不 限于此。
当金属元素是铱(Ir)时,铱前体可以包括乙酰丙酮铱、硝酸铱、 氯化铱、硫酸铱、乙酸铱、氰酸铱、异丙醇铱、丁醇铱、H2IrCl6·6H2O 或它们的衍生物,但不限于此。
当金属元素是钇,钇前体可以包括氯化钇、硝酸钇、乙酰丙酮 钇水合物、氟化钇、乙酸钇、硫酸钇、Y(thd)3、Y(CH3Cp)3或它们的 衍生物,但不限于此。
当金属元素是铋(Bi)时,铋前体可以包括三(1-甲氧基-2-甲基 -2-丙氧基)铋(Bi(MMP)3)、Bi(phen)3(这里,phen=苯基)、BiCl3或它们的衍生物,但不限于此。包括金属元素的前体不限于上述示例, 并且可以选自已知的前体。在示例实施例中,包括金属元素的前体在 室温下可以是液体
在图12的工艺P332B中,可以将前体供应到衬底210上。
在示例实施例中,可以将包括金属元素的前体供应到衬底210 上,同时保持大约100℃至大约600℃的工艺温度。
在示例实施例中,在根据参照图12描述的方法的用于形成导电 界面层的沉积工艺期间,工艺压力可以保持在大约10Pa至大气压力 的范围内。在示例实施例中,为了形成导电界面层,可以将包括金属 元素的前体供应到衬底210上。在其它示例实施例中,为了形成导电 界面层,可以将包括包含金属元素的前体和包含与上述金属元素不同 的金属元素的前体中的至少一个的混合物的多个组成源、反应气体和 有机溶剂供应到衬底210上。将上述供应气体一次供应到反应空间中 的时间段可以保持大约0.1秒至大约100秒。可以将前体和反应气体 同时地或顺序地供应到衬底210上。
基于图12的工艺P332B,通过将前体供应到衬底210上,可以 在下电极LE2的表面上形成前体的化学吸附层和物理吸附层。
在图12的工艺P332C中,可以通过将净化气体供应到衬底210 上来去除衬底210上剩余的不必要的副产物。在这种情况下,可以去 除衬底210上剩余的前体的物理吸附层。例如,诸如Ar、He和Ne 的惰性气体或者N2气可以用作净化气体。
在图12的工艺P332D中,可以将氧化气体供应到衬底210上。 结果,可以由工艺P332B中形成的前体的化学吸附层形成金属氧化 物膜的单原子层。金属氧化物膜的具体示例可以与已经参照图1描述 的包括在导电界面层150中的金属氧化物膜的那些相同。
氧化气体可以选自O2、O3、H2O、NO2、NO、一氧化二氮(N2O)、 CO、CO2、HCOOH、CH3COOH、(CH3CO)2O、醇、过氧化物、氧化 硫、等离子体O2、远程等离子体O2、等离子体N2O、等离子体H2O和它们的组合。
在图12的工艺P332E中,可以通过将净化气体供应到衬底210 上来去除衬底210上剩余的不必要的副产物。在这种情况下,可以去 除衬底210上剩余的氧化气体的残留物。例如,诸如Ar、He和Ne 的惰性气体或者N2气可以用作净化气体。
在图12的工艺P332F中,可以确定导电界面层是否已经形成至 目标厚度,并且可以多次重复包括工艺P332B至工艺P332E的沉积 循环,直至导电界面层的厚度达到目标厚度为止。当在工艺P332F 中确定导电界面层具有目标厚度时,该方法可以进行到图11的工艺 P340。
在示例实施例中,可以使用参照图12描述的方法来形成图7B 中所示的导电界面层250或图8中所示的导电界面层250A。
图13A是根据示例实施例的基于图11的工艺P330形成导电界 面层的方法的流程图。
可以使用参照图12描述的方法执行图13A的工艺P332A至工 艺P332E,因此,可以形成包括第一金属元素的导电界面子层。
在图13A的工艺P334A中,可以确定导电界面子层是否已经形 成至目标厚度,并且可以多次重复包括工艺P332B至工艺P332E的 沉积循环,直至导电界面子层的厚度达到目标厚度为止。
当在工艺P334A中确定导电界面子层形成至目标厚度时,可以 在工艺P334B中选择新的前体。新的前体可以不同于先前的前体。 新的前体的结构可以与图12的工艺P332A中选择/使用的前体的结 构基本相似。然而,新的前体可以包括与包括在先前的前体中的金属 元素的种类不同的种类的金属元素。
在图13A的工艺P332F中,可以确定要形成的最终的导电界面 层是否已经形成至目标厚度。当最终的导电界面层不具有目标厚度时, 可以通过使用新的前体多次重复包括图13A的工艺P332B至工艺 P334B的沉积循环,因此,可以在先前形成的导电界面子层上形成新 的导电界面子层。
在图13A的工艺P332F中,可以多次重复包括图13A的工艺 P332B至工艺P334B的沉积循环,直至确定最终的导电界面层具有 目标厚度为止。当在工艺P332F中确定最终的导电界面层具有目标 厚度时,该方法可以进行到图11的工艺P340。
在示例实施例中,可以使用参照图13A描述的方法来形成图9 中所示的导电界面层250B、图10中所示的导电界面层250C或图5 中所示的导电界面层150D。
图13B是根据示例实施例的基于图11的工艺P330形成导电界 面层的方法的流程图。
图13B中所示的形成导电界面层的工艺可以与参照图13A描述 的工艺基本相同。然而,在图13B中所示的形成导电界面层的工艺 中,当在工艺P334A中确定导电界面子层尚未形成至目标厚度时, 在再次重复包括工艺P332B至工艺P332E的沉积循环之前,可以在工艺P336中进一步执行通过将预处理气体供应到衬底210上对绝缘 图案226P的表面选择性地执行沉积抑制处理的工艺。通过根据工艺 P336进一步执行供应预处理气体的工艺,当在工艺P332B中将前体 供应到衬底210上时,可以进一步加强仅在绝缘图案226P和下电极LE2之中的下电极LE2的表面上的前体的选择沉积。
在示例实施例中,可以使用参照图13B描述的方法来形成图9 中所示的导电界面层250B、图10中所示的导电界面层250C或图5 中所示的导电界面层150D。
图13C是根据示例实施例的基于图11的工艺P330形成导电界 面层的方法的流程图。
图13C中所示的形成导电界面层的工艺可以与参照图13A描述 的工艺基本相同。然而,在图13C中所示的形成导电界面层的工艺 中,在通过执行工艺P332A至工艺P334A至少一次形成一个界面子 层之后,当在工艺P332F中确定最终的导电界面层尚未形成至目标厚度时,在再次重复包括工艺P332B至工艺P332E的沉积循环以在 所述一个界面子层上形成新的界面子层之前,可以在工艺P338中进 一步执行通过将预处理气体供应到衬底210上对绝缘图案226P的表 面选择性地执行沉积抑制处理的工艺。通过根据工艺P338进一步执行供应预处理气体的工艺,当在工艺P332B中将新的前体供应到衬 底210上时,可以进一步加强仅在绝缘图案226P和先前形成的界面 子层之中的先前形成的界面子层的表面上的新的前体的选择沉积。
在示例实施例中,可以通过使用参照图13C描述的方法来形成 图9中所示的导电界面层250B、图10中所示的导电界面层250C或 图5中所示的导电界面层150D。
图13D是根据示例实施例的基于图11的工艺P330形成导电界 面层的方法的流程图。
图13D中所示的形成导电界面层的工艺可以与参照图13B描述 的工艺基本相同。然而,在图13D中所示的形成导电界面层的工艺 中,在通过执行工艺P332A至工艺P334A至少一次形成一个界面子 层之后,当在工艺P332F中确定最终的导电界面层尚未形成至目标厚度时,在再次重复包括工艺P332B至工艺P332E的沉积循环以在 所述一个界面子层上形成新的界面子层之前,可以通过使用与参照图 13C描述的方法相同的方法在工艺P338中进一步执行通过将预处理 气体供应到衬底210上对绝缘图案226P的表面选择性地执行沉积抑 制处理的工艺。
在示例实施例中,可以使用参照图13D描述的方法来形成图9 中所示的导电界面层250B、图10中所示的导电界面层250C或图5 中所示的导电界面层150D。
图14A至图14G是根据实施例的制造IC装置的方法的工艺序 列的截面图。在图14A至图14G中,相同的附图标记用于表示与图 7A至图7D中的元件相同的元件,并且省略对其的详细描述。
参照图14A,可以在有源区域AC被器件隔离膜212限定的衬底 210上形成下结构220和导电区域224。导电区域224可以穿过下结 构220并且连接到有源区域AC。之后,可以在下结构220和导电区 域224上形成绝缘膜226(例如,绝缘膜226可以形成为覆盖下结构220和导电区域224)。
绝缘膜226可以在后续工艺期间用作蚀刻停止层。绝缘膜226 可以包括相对于下结构220具有蚀刻选择性的绝缘材料。在一些实施 例中,绝缘膜226可以包括氮化硅膜(SiN)、碳氮化硅膜(SiCN)、 硼氮化硅膜(SiBN)或它们的组合。
参照图14B,可以在绝缘膜226上形成模制结构MST。
模制结构MST可以包括多个模制膜和多个支撑膜。例如,模制 结构MST可以包括顺序地堆叠在绝缘膜226上的第一模制膜232、 下绝缘支撑膜242、第二模制膜234和上绝缘支撑膜244。第一模制 膜232和第二模制膜234中的每一个可以包括相对于包括氟化铵(NH4F)、氢氟酸(HF)和水的蚀刻剂具有相对高的蚀刻率的材料, 并且可以通过使用蚀刻剂的剥离工艺被去除。在一些实施例中,第一 模制膜232和第二模制膜234中的每一个可以包括氧化物膜、氮化物 膜或它们的组合。例如,第一模制膜232可以包括硼磷硅酸盐玻璃(BPSG)膜。BPSG膜可以包括掺杂剂B(硼)的浓度在BPSG膜 的厚度方向上改变的第一部分和掺杂剂P(磷)的浓度在BPSG膜的 厚度方向上改变的第二部分中的至少一个。第二模制膜234可以包括 氮化硅膜或者多次逐个交替地且重复地堆叠各自具有相对小的厚度 的氧化硅膜和氮化硅膜的多层绝缘膜。然而,第一模制膜232和第二 模制膜234中的每一个的构成材料不限于上述示例,并且可以在本发 明构思的范围内进行各种修改和改变。此外,堆叠模制结构MST中 的膜的次序不限于图14B中所示的示例,并且可以在本发明构思的 范围内进行各种修改和改变。
下绝缘支撑膜242和上绝缘支撑膜244中的每一个可以包括氮 化硅膜(SiN)、碳氮化硅膜(SiCN)、硼氮化硅膜(SiBN)或它们 的组合。在示例实施例中,下绝缘支撑膜242和上绝缘支撑膜244 可以包括相同的材料。在其它示例实施例中,下绝缘支撑膜242和上 绝缘支撑膜244可以分别包括不同的材料。在示例中,下绝缘支撑膜 242和上绝缘支撑膜244中的每一个可以包括碳氮化硅膜。在另一示 例中,下绝缘支撑膜242可以包括碳氮化硅膜,上绝缘支撑膜244 可以包括含硼氮化硅膜。然而,下绝缘支撑膜242和上绝缘支撑膜 244的构成材料不限于此,并且可以在本发明构思的范围内进行各种 修改和改变。
参照图14C,可以在图14B的所得结构中的模制结构MST上形 成掩模图案MP。之后,可以通过使用掩模图案MP作为蚀刻掩模并 且通过使用绝缘膜226作为蚀刻停止层各向异性地蚀刻模制结构 MST以形成限定多个孔BH的模制结构图案MSP。模制结构图案MSP 可以包括第一模制图案232P、下绝缘支撑图案242P、第二模制图案 234P和上绝缘支撑图案244P。
掩模图案MP可以包括氮化物膜、氧化物膜、多晶硅膜、光致 抗蚀剂膜或它们的组合。
形成多个孔BH的工艺还可以包括湿法处理通过各向异性地蚀 刻模制结构MST而获得的所得结构。在湿法处理通过各向异性地蚀 刻模制结构MST而获得的所得结构的工艺中,可以一起蚀刻绝缘膜 226的一些部分,因此,可以获得具有暴露出多个导电区域224的多 个开口226H的绝缘图案226P。可以使用包括稀硫酸过氧化物(DSP) 溶液的蚀刻剂执行用于湿法处理通过各向异性地蚀刻模制结构MST 而获得的所得结构的示例工艺,但不限于此。
在模制结构图案MSP中,可以在下绝缘支撑图案242P中形成 作为多个孔BH的一些部分的多个孔242H,可以在上绝缘支撑图案 244P中形成作为多个孔BH的一些部分的多个孔244H。
参照图14D,可以从图14C的所得结构去除掩模图案MP,下电 极LE2可以形成为填充多个孔BH。
在示例实施例中,为了形成下电极LE2,可以在图14C的所得 结构上形成导电层,以填充多个孔BH并且覆盖上绝缘支撑图案244P 的顶表面。为了形成导电层,可以使用化学气相沉积(CVD)工艺、 等离子体增强CVD(PECVD)工艺、金属有机CVD(MOCVD)工 艺或原子层沉积(ALD)工艺。之后,可以使用回蚀工艺或化学机械 抛光(CMP)工艺部分地去除导电层,以暴露出上绝缘支撑图案244P 的顶表面。
参照图14E,可以从图14D的所得结构去除上绝缘支撑图案 244P的一些部分以形成多个上孔UH。之后,可以通过多个上孔UH 湿法蚀刻/去除第二模制图案234P。接下来,可以去除下绝缘支撑图 案242P的通过多个上孔UH暴露的部分以形成多个下孔LH。之后, 可以通过多个下孔LH湿法蚀刻/去除第一模制图案232P,以暴露出 绝缘图案226P的顶表面。
多个上孔UH和多个下孔LH中的每一个的平面形状不限于图 7A和图7D中所示的平面形状,并且可以被不同的选择。在去除第 一模制图案232P和第二模制图案234P之后,可以暴露出多个下电 极LE2的侧壁。
在示例实施例中,可以使用包括氟化铵(NH4F)、氢氟酸(HF) 和水的蚀刻剂湿法蚀刻/去除第二模制图案234P和第一模制图案 232P,但不限于此。
参照图14F,可以仅在图14E的所得结构的暴露的表面之中的 多个下电极LE2的暴露的表面上选择性地形成导电界面层250。
在示例实施例中,为了形成导电界面层250,可以使用参照图 11、图12和图13A至图13D描述的工艺中的至少一种。在示例实施 例中,导电界面层250可以具有大约
Figure BDA0003594230800000311
至大约
Figure BDA0003594230800000312
的厚度,但不 限于此。
参照图14G,在图14F的所得结构中,可以在导电界面层250 的暴露的表面、下绝缘支撑图案242P和上绝缘支撑图案244P中的 每一个的暴露的表面、以及绝缘图案226P的暴露的表面上形成电介 质膜260(例如,电介质膜260可以形成为覆盖导电界面层250的暴 露的表面、下绝缘支撑图案242P和上绝缘支撑图案244P中的每一 个的暴露的表面、以及绝缘图案226P的暴露的表面)。
可以使用ALD工艺形成电介质膜260。电介质膜260可以包括HfO2、ZrO2、Al2O3、La2O3、Ta2O3、Nb2O5、CeO2、TiO2、GeO2或 它们的组合,但不限于此。
之后,可以在图14G的所得结构上形成上电极UE2以覆盖电介 质膜260。因此,可以通过在本发明构思的范围内做出各种修改和改 变来制造包括图7A至图7D和图8至图10中所示的电容器CP2、 CP2A、CP2B和CP2C中的任意一个的IC装置200、200A、200B和 200C或者包括具有各种结构的电容器的IC装置。
在示例实施例中,可以使用CVD工艺、MOCVD工艺、物理气 相沉积(PVD)工艺或ALD工艺形成上电极UE2。
在根据参照图14A至图14G描述的实施例的制造IC装置的方 法中,当在多个下电极LE2与电介质膜260之间形成导电界面层250、 250A、250B和250C时,可以通过使用ASD工艺仅在多个下电极 LE2的表面上选择性地形成导电界面层250、250A、250B和250C。 为此,在形成导电界面层250、250A、250B和250C之前,可以对其 上不期望地形成导电界面层250、250A、250B和250C的表面执行用 于选择性地抑制沉积的预处理工艺,因此,可以执行用于消除或最小 化与包括金属元素的前体的化学亲和力的稳定工艺。因此,在形成导 电界面层250、250A、250B和250C之后,可以省略用于去除导电界 面层250、250A、250B和250C的不必要部分的附加的蚀刻工艺。因 此,可以消除由附加的蚀刻工艺对多个下电极LE2造成不期望的损 坏的可能性,并且可以简化制造IC装置的工艺。此外,可以抑制(例 如,防止)在多个下电极LE2的与电介质膜260相邻的部分中产生 耗尽层,可以增大电容器CP2、CP2A、CP2B和CP2C的最小电容, 可以抑制泄漏电流的发生,并且可以改善IC装置的量产性和可靠性。
接下来,将描述根据实施例的用于形成具有各种组成的导电界 面层的示例工艺。
<形成示例1>
为了仅在暴露出SiN膜和TiN膜的衬底之上的SiN膜和TiN膜 之中的TiN膜上选择性地形成导电界面层,可以将表面处理材料(例 如,预处理气体)供应到SiN膜和TiN膜上大约3分钟,同时将衬 底加热到大约300℃的温度。之后,可以执行将三乙基铝(TEA, Al(C2H5)3)前体供应到衬底上大约10秒并且执行净化工艺大约30 秒的第一工艺。之后,可以执行供应氧化气体大约20秒并且执行净 化工艺大约30秒的第二工艺。可以重复包括第一工艺和第二工艺的 ASD工艺循环250次,因此,可以仅在SiN膜和TiN膜之中的TiN 膜上选择性地形成包括厚度为大约
Figure BDA0003594230800000331
或更小的氧化铝层的导电界 面层。氧化铝层可以包括诸如Al2O3的氧化铝。
<形成示例2>
除了通过使用三氯化铝(AlCl3)前体代替TEA前体仅在SiN膜 和TiN膜之中的TiN膜上选择性地形成包括厚度为大约
Figure BDA0003594230800000332
或更小 的氧化铝层的导电界面层之外,可以执行与形成示例1中的工艺相同 的工艺。
<形成示例3>
除了通过使用叔丁基亚氨基三(二乙基氨基)铌(TBTDEN, tBuNNb(NEt2)3)前体代替TEA前体仅在SiN膜和TiN膜之中的TiN 膜上选择性地形成包括厚度为大约
Figure BDA0003594230800000333
或更小的NbOx层的导电界面 层之外,可以执行与形成示例1中的工艺相同的工艺。NbOx层可以 包括氧化铌的同素异形体(例如,NbO、NbO2和Nb2O5)。
<形成示例4>
除了通过使用叔丁基亚氨基三(二甲基氨基)铌(TBTDMN, tBuNNb(NMe2)3)前体代替TEA前体仅在SiN膜和TiN膜之中的TiN 膜上选择性地形成包括厚度为大约
Figure BDA0003594230800000334
或更小的NbOx层的导电界面 层之外,可以执行与形成示例1中的工艺相同的工艺。
<形成示例5>
除了通过使用叔丁基亚氨基三(二乙基氨基)钽(TBTDET, tBuNTa(NEt2)3)前体代替TEA前体仅在SiN膜和TiN膜之中的TiN 膜上选择性地形成包括厚度为大约
Figure BDA0003594230800000335
或更小的TaOx层的导电界面 层之外,可以执行与形成示例1中的工艺相同的工艺。TaOx层可以 包括诸如Ta2O5的氧化钽。
<形成示例6>
除了通过使用五二甲基氨基钽(TADMA,Ta(NMe2)5)前体代 替TEA前体仅在SiN膜和TiN膜之中的TiN膜上选择性地形成包括 厚度为大约
Figure BDA0003594230800000341
或更小的TaOx层的导电界面层之外,可以执行与形 成示例1中的工艺相同的工艺。
<形成示例7>
除了通过使用四二甲基氨基钛(TDMAT,Ti(NMe2)4)前体代替 TEA前体仅在SiN膜和TiN膜之中的TiN膜上选择性地形成包括厚 度为大约
Figure BDA0003594230800000342
或更小的TiOx层的导电界面层之外,可以执行与形成 示例1中的工艺相同的工艺。TiOx层可以包括诸如TiO、TiO2、Ti2O、Ti3O、Ti3O5和Ti4O7的氧化钛。
<形成示例8>
除了通过使用三甲氧基(五甲基环戊二烯基)钛((Cp*)Ti(OMe)3) 前体代替TEA前体仅在SiN膜和TiN膜之中的TiN膜上选择性地形 成包括厚度为大约
Figure BDA0003594230800000343
或更小的TiOx层的导电界面层之外,可以执 行与形成示例1中的工艺相同的工艺。
<形成示例9>
除了通过使用TiCl4前体代替TEA前体仅在SiN膜和TiN膜之 中的TiN膜上选择性地形成包括厚度为大约
Figure BDA0003594230800000344
或更小的TiOx层的 导电界面层之外,可以执行与形成示例1中的工艺相同的工艺。
<形成示例10>
可以执行与形成示例1中的工艺相同的工艺,因此,可以仅在 SiN膜和TiN膜之中的TiN膜上选择性地形成包括AlOx层的第一界 面子层。
之后,可以执行供应TDMAT前体大约10秒并且执行净化工艺 大约30秒的第三工艺。之后,可以执行供应氧化气体大约20秒并且 执行净化工艺大约30秒的第四工艺。可以重复包括第三工艺和第四 工艺的ASD工艺循环250次,因此,可以仅在SiN膜和第一界面子层之中的第一界面子层上选择性地形成包括厚度为大约
Figure BDA0003594230800000345
或更小 的TiOx层的第二界面子层。结果,可以仅在SiN膜和TiN膜之中的 TiN膜上选择性地形成包括AlOx层和TiOx层的双层膜的导电界面层。
<形成示例11>
除了首先形成TiOx层并且在TiOx层上形成AlOx层之外,可以 执行与形成示例10中的工艺相似的工艺。因此,可以仅在SiN膜和 TiN膜之中的TiN膜上选择性地形成包括TiOx层和AlOx层的双层膜 的导电界面层。
<形成示例12>
可以执行与形成示例3中的工艺相似的工艺,因此,可以仅在 SiN膜和TiN膜之中的TiN膜上选择性地形成包括NbOx层的第一界 面子层。
之后,可以执行供应TDMAT前体大约10秒并且执行净化工艺 大约30秒的第三工艺。之后,可以执行供应氧化气体大约20秒并且 执行净化工艺大约30秒的第四工艺。可以重复包括第三工艺和第四 工艺的ASD工艺循环250次,因此,可以仅在SiN膜和第一界面子层之中的第一界面子层上选择性地形成包括厚度为大约
Figure BDA0003594230800000351
或更小 的TiOx层的第二界面子层。结果,可以仅在SiN膜和TiN膜之中的 TiN膜上选择性地形成包括NbOx层和TiOx层的双层膜的导电界面层。
<形成示例13>
除了首先形成TiOx层并且在TiOx层上形成NbOx层之外,可以 执行与形成示例12中的工艺相似的工艺。因此,可以仅在SiN膜和 TiN膜之中的TiN膜上选择性地形成包括TiOx层和NbOx层的双层膜 的导电界面层。
<形成示例14>
可以执行与形成示例7中的工艺相似的工艺,因此,可以形成 包括TiOx层的第一界面子层。之后,可以执行供应TBTDET前体大 约10秒并且执行净化工艺大约30秒的第三工艺。之后,可以执行供 应氧化气体大约20秒并且执行净化工艺大约30秒的第四工艺。可以重复包括第三工艺和第四工艺的ASD工艺循环250次,因此,可以 仅在SiN膜和第一界面子层之中的第一界面子层上选择性地形成包 括厚度为大约
Figure BDA0003594230800000352
或更小的TaOx层的第二界面子层。结果,可以仅 在SiN膜和TiN膜之中的TiN膜上选择性地形成包括TiOx层和TaOx层的双层膜的导电界面层。
<形成示例15>
除了首先形成TaOx层并且在TaOx层上形成TiOx层之外,可以 执行与形成示例14中的工艺相似的工艺。因此,可以仅在SiN膜和 TiN膜之中的TiN膜上选择性地形成包括TaOx层和TiOx层的双层膜 的导电界面层。
<形成示例16>
可以执行与形成示例11中的工艺相似的工艺,因此,可以仅在 SiN膜和TiN膜之中的TiN膜上选择性地形成包括TiOx层的第一界 面子层和包括AlOx层的第二界面子层。
之后,可以执行供应TDMAT前体大约10秒并且执行净化工艺 大约30秒的第五工艺。之后,可以执行供应氧化气体大约20秒并且 执行净化工艺大约30秒的第六工艺。可以重复包括第五工艺和第六 工艺的ASD工艺循环250次,因此,可以仅在SiN膜和第二界面子层之中的第二界面子层上选择性地形成包括厚度为大约
Figure BDA0003594230800000361
或更小 的TiOx层的第三界面子层。结果,可以仅在SiN膜和TiN膜之中的 TiN膜上选择性地形成包括顺序地堆叠有TiOx层、AlOx层和TiOx层 的三层膜的导电界面层。
<形成示例17>
除了首先形成包括AlOx层的第一界面子层并且在第一界面子层 上顺序地形成包括TiOx层的第二界面子层和包括AlOx层的第三界面 子层之外,可以执行与形成示例16中的工艺相似的工艺。结果,可 以仅在SiN膜和TiN膜之中的TiN膜上选择性地形成包括顺序地堆 叠有AlOx层、TiOx层和AlOx层的三层的导电界面层。
<形成示例18>
可以执行与形成示例13中的工艺相似的工艺,因此,可以仅在 SiN膜和TiN膜之中的TiN膜上选择性地形成包括TiOx层的第一界 面子层和包括NbOx层的第二界面子层。
之后,可以执行供应TDMAT前体大约10秒并且执行净化工艺 大约30秒的第五工艺。之后,可以执行供应氧化气体大约20秒并且 执行净化工艺大约30秒的第六工艺。可以重复包括第五工艺和第六 工艺的ASD工艺循环250次,因此,可以仅在SiN膜和第二界面子层之中的第二界面子层上选择性地形成包括厚度为大约
Figure BDA0003594230800000371
或更小 的TiOx层的第三界面子层。结果,可以仅在SiN膜和TiN膜之中的 TiN膜上选择性地形成包括顺序地堆叠有TiOx层、NbOx层和TiOx层的三层的导电界面层。
<形成示例19>
除了首先形成包括NbOx层的第一界面子层并且在第一界面子 层上顺序地形成包括TiOx层的第二界面子层和包括NbOx层的第三 界面子层之外,可以执行与形成示例18中的工艺相似的工艺。结果, 可以仅在SiN膜和TiN膜之中的TiN膜上选择性地形成包括顺序地堆叠有NbOx层、TiOx层和NbOx层的三层的导电界面层。
<形成示例20>
可以执行与形成示例14中的工艺相似的工艺,因此,可以仅在 SiN膜和TiN膜之中的TiN膜上选择性地形成包括TiOx层的第一界 面子层和包括TaOx层的第二界面子层。
之后,可以重复已经在形成示例18中描述的包括第五工艺和第 六工艺的ASD工艺循环250次,因此,可以仅在SiN膜和第二界面 子层之中的第二界面子层上选择性地形成包括厚度为大约
Figure BDA0003594230800000372
或更 小的TiOx层的第三界面子层。结果,可以仅在SiN膜和TiN膜之中的TiN膜上选择性地形成包括顺序地堆叠有TiOx层、TaOx层和TiOx层的三层的导电界面层。
<形成示例21>
除了首先形成包括TaOx层的第一界面子层并且在第一界面子层 上顺序地形成包括TiOx层的第二界面子层和包括TaOx层的第三界面 子层之外,可以执行与形成示例20中的工艺相似的工艺。结果,可 以仅在SiN膜和TiN膜之中的TiN膜上选择性地形成包括顺序地堆 叠有TaOx层、TiOx层和TaOx层的三层膜的导电界面层。
尽管已经参照本发明构思的实施例具体示出并描述了本发明构 思,但是将理解,在不脱离所附权利要求的范围的情况下,可以做出 形式和细节上的各种改变。

Claims (20)

1.一种集成电路装置,包括:
下电极,其位于衬底上,所述下电极包括第一金属;
电介质膜,其位于所述下电极上;
导电界面层,其位于所述下电极与所述电介质膜之间,所述导电界面层包括包含至少一种金属元素的金属氧化物膜;以及
上电极,其与所述下电极相对,且所述导电界面层和所述电介质膜位于所述上电极与所述下电极之间。
2.根据权利要求1所述的集成电路装置,
其中,所述导电界面层包括第一界面子层和第二界面子层,
其中,所述第一界面子层位于所述第二界面子层与所述下电极之间,并且
其中,所述第一界面子层和所述第二界面子层分别包括包含不同的金属元素的各自的金属氧化物膜。
3.根据权利要求1所述的集成电路装置,
其中,所述导电界面层包括第一界面子层、第二界面子层和第三界面子层,
其中,所述第一界面子层位于所述第二界面子层与所述下电极之间,
其中,所述第二界面子层位于所述第一界面子层与所述第三界面子层之间,并且
其中,所述第一界面子层、所述第二界面子层和所述第三界面子层分别包括包含不同的金属元素的各自的金属氧化物膜。
4.根据权利要求1所述的集成电路装置,
其中,所述导电界面层包括第一界面子层、第二界面子层和第三界面子层,
其中,所述第一界面子层位于所述第二界面子层与所述下电极之间,
其中,所述第二界面子层位于所述第一界面子层与所述第三界面子层之间,
其中,所述第一界面子层和所述第三界面子层中的每一个包括第一金属元素,并且
其中,所述第二界面子层包括与所述第一金属元素不同的第二金属元素。
5.一种集成电路装置,包括:
衬底,其包括有源区域;
导电区域,其位于所述有源区域上;
电容器,其位于所述导电区域上;以及
绝缘支撑图案,其被构造为支撑所述电容器的一部分,
其中,所述电容器包括:
下电极,其包括第一金属,所述下电极包括与所述绝缘支撑图案接触的部分;
电介质膜,其位于所述下电极和所述绝缘支撑图案上;
导电界面层,其位于所述下电极与所述电介质膜之间,所述导电界面层包括包含至少一种金属元素的金属氧化物膜;以及
上电极,其与所述下电极相对,且所述导电界面层和所述电介质膜位于所述上电极与所述下电极之间,所述上电极包括第二金属。
6.根据权利要求5所述的集成电路装置,
其中,所述导电界面层包括位于所述下电极上的多个界面子层,
其中,所述多个界面子层包括彼此接触的第一界面子层和第二界面子层,
其中,所述第一界面子层位于所述第二界面子层与所述下电极之间,并且
其中,所述第一界面子层和所述第二界面子层分别包括不同的金属元素。
7.根据权利要求5所述的集成电路装置,
其中,所述导电界面层包括位于所述下电极上的至少三个界面子层,并且
其中,所述至少三个界面子层中的两个相邻的界面子层分别包括不同的金属元素。
8.一种集成电路装置,包括:
衬底,其包括有源区域;
多个导电区域,其位于所述有源区域上;
绝缘图案,其在所述多个导电区域上在横向方向上延伸,所述绝缘图案具有与所述多个导电区域竖直地重叠的多个开口;
多个下电极,其经由所述多个开口穿过所述绝缘图案,所述多个下电极连接到所述多个导电区域,并且各自包括第一金属;
绝缘支撑图案,其在在竖直方向上与所述绝缘图案间隔开的位置处在所述横向方向上延伸,所述绝缘支撑图案与所述多个下电极中的每一个的一部分接触以支撑所述多个下电极;
电介质膜,其位于所述多个下电极、所述绝缘图案和所述绝缘支撑图案上;
导电界面层,其位于所述多个下电极与所述电介质膜之间,所述导电界面层包括包含至少一种金属元素的金属氧化物膜;以及
上电极,其与所述多个下电极相对,且所述导电界面层和所述电介质膜位于所述上电极与所述下电极之间,所述上电极包括第二金属。
9.根据权利要求8所述的集成电路装置,
其中,所述导电界面层包括位于所述多个下电极中的每一个的表面上的多个界面子层,并且
其中,所述多个界面子层包括彼此接触的第一界面子层和第二界面子层,
其中,所述第一界面子层位于所述第二界面子层与所述表面之间,并且
其中,所述第一界面子层和所述第二界面子层分别包括不同的金属元素。
10.一种制造集成电路装置的方法,所述方法包括以下步骤:
在衬底上形成绝缘图案;
在所述衬底上形成与所述绝缘图案相邻的电极,所述电极包括金属;
在所述电极的表面上选择性地形成导电界面层,所述导电界面层包括包含至少一种金属元素的金属氧化物膜;以及
形成与所述导电界面层和所述绝缘图案接触的电介质膜。
11.根据权利要求10所述的方法,其中,形成所述导电界面层包括以下步骤:
形成与所述电极的表面接触的第一界面子层,所述第一界面子层包括第一金属元素;以及
形成与所述第一界面子层接触的第二界面子层,所述第二界面子层包括与所述第一金属元素不同的第二金属元素。
12.根据权利要求10所述的方法,其中,形成所述导电界面层包括以下步骤:
通过将用于选择性地抑制沉积的第一预处理气体供应到暴露出所述绝缘图案和所述电极的所得结构上,对所述电极和所述绝缘图案中的所述绝缘图案的表面执行沉积抑制处理;
通过将第一前体供应到已经被处理以抑制沉积的所述绝缘图案以及所述电极,仅在已经被处理以抑制沉积的所述绝缘图案以及所述电极之中的所述电极的表面上选择性地形成包括第一金属元素的所述第一前体的吸附层;以及
通过将第一氧化气体供应到包括所述第一前体的吸附层的所得结构上,从所述第一前体的吸附层形成包括所述第一金属元素的第一金属氧化物膜。
13.根据权利要求12所述的方法,其中,所述第一预处理气体包括H2、N2、Ar、O2、O3、H2O、NH3、含硅有机化合物、含磷有机化合物、含硫有机化合物、含卤素元素有机化合物、含氮有机化合物、含羟基有机化合物、有机氨基硅烷或它们的组合。
14.根据权利要求12所述的方法,其中,所述第一氧化气体包括O2、O3、H2O、NO2、NO、N2O、CO、CO2、HCOOH、CH3COOH、(CH3CO)2O、醇类、过氧化物、氧化硫、等离子体O2、远程等离子体O2、等离子体N2O、等离子体H2O或它们的组合。
15.根据权利要求12所述的方法,在形成所述第一金属氧化物膜之后,还包括以下步骤:通过将用于选择性地抑制沉积的第二预处理气体供应到暴露出所述绝缘图案和所述第一金属氧化物膜的所得结构上,对所述第一金属氧化物膜和所述绝缘图案之中的所述绝缘图案的所述表面执行沉积抑制处理,并且
其中,所述第二预处理气体包括H2、N2、Ar、O2、O3、H2O、NH3、含硅有机化合物、含磷有机化合物、含硫有机化合物、含卤素元素有机化合物、含氮有机化合物、含羟基有机化合物、有机氨基硅烷或它们的组合。
16.根据权利要求12所述的方法,其中,形成所述导电界面层还包括以下步骤:
在形成所述第一金属氧化物膜之后,通过将用于选择性地抑制沉积的第二预处理气体供应到暴露出所述绝缘图案和所述第一金属氧化物膜的所得结构上,对所述第一金属氧化物膜和所述绝缘图案之中的所述绝缘图案的所述表面执行沉积抑制处理;
通过将第二前体供应到已经被处理以抑制沉积的所述绝缘图案以及所述第一金属氧化物膜,仅在已经被处理以抑制沉积的所述绝缘图案以及所述第一金属氧化物膜之中的所述第一金属氧化物膜的表面上选择性地形成包括第二金属元素的所述第二前体的吸附层,其中,所述第二金属元素与所述第一金属元素不同;以及
通过将第二氧化气体供应到形成有所述第二前体的吸附层的所得结构上,从所述第二前体的吸附层形成包括所述第二金属元素的第二金属氧化物膜。
17.根据权利要求10所述的方法,在形成所述导电界面层之后且在形成所述电介质膜之前,还包括以下步骤:通过将后处理气体供应到所述导电界面层使所述导电界面层致密化,
其中,所述后处理气体包括包含H2、N2、Ar、O2、O3、H2O、NH3或它们的组合的材料。
18.一种制造集成电路装置的方法,所述方法包括以下步骤:
在衬底上形成下电极和绝缘支撑图案,所述下电极包括第一金属,所述绝缘支撑图案被构造为支撑所述下电极;
仅在所述绝缘支撑图案和所述下电极之中的所述下电极的表面上选择性地形成导电界面层,所述导电界面层包括包含至少一种金属元素的金属氧化物膜;
通过将后处理气体供应到所述导电界面层来使所述导电界面层致密化;
形成与所述导电界面层和所述绝缘支撑图案接触的电介质膜;以及
形成与所述下电极相对的上电极,且所述导电界面层和所述电介质膜位于所述上电极与所述下电极之间,所述上电极包括第二金属。
19.根据权利要求18所述的方法,
其中,形成所述导电界面层包括形成至少三个界面子层,并且
其中,在所述至少三个界面子层之中,彼此接触的两个界面子层包括不同的各自的金属元素。
20.一种制造集成电路装置的方法,所述方法包括:
在衬底上形成多个下电极和绝缘支撑图案,所述多个下电极包括第一金属,所述绝缘支撑图案被构造为支撑所述多个下电极;
仅在所述绝缘支撑图案和所述多个下电极之中的所述多个下电极的表面上选择性地形成导电界面层,所述导电界面层包括包含至少一种金属元素的金属氧化物膜;
将后处理气体供应到所述导电界面层并且使所述导电界面层致密化;
形成与所述导电界面层和所述绝缘支撑图案接触的电介质膜;以及
形成与所述多个下电极相对的上电极,且所述导电界面层和所述电介质膜位于所述上电极与所述多个下电极之间,所述上电极包括第二金属,
其中,形成所述导电界面层包括以下步骤:
通过将用于选择性地抑制沉积的第一预处理气体供应到所述绝缘支撑图案和所述多个下电极上,对所述多个下电极和所述绝缘支撑图案之中的所述绝缘支撑图案的表面执行沉积抑制处理;
通过将包括第一金属元素的第一前体供应到已经被处理以抑制沉积的所述绝缘支撑图案以及所述多个下电极,仅在已经被处理以抑制沉积的所述绝缘支撑图案以及所述多个下电极之中的所述多个下电极的表面上选择性地形成所述第一前体的吸附层;
通过将第一氧化气体供应到包括所述第一前体的吸附层的所得结构上,从所述第一前体的吸附层形成包括所述第一金属元素的第一金属氧化物膜;以及
通过多次重复所述第一前体的吸附层的选择形成和所述第一金属氧化物膜的形成来形成与所述多个下电极接触的第一界面子层。
CN202210384361.5A 2021-06-24 2022-04-13 集成电路装置及其制造方法 Pending CN115528172A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210082331A KR20230000207A (ko) 2021-06-24 2021-06-24 집적회로 소자 및 그 제조 방법
KR10-2021-0082331 2021-06-24

Publications (1)

Publication Number Publication Date
CN115528172A true CN115528172A (zh) 2022-12-27

Family

ID=84542636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210384361.5A Pending CN115528172A (zh) 2021-06-24 2022-04-13 集成电路装置及其制造方法

Country Status (4)

Country Link
US (1) US20220416010A1 (zh)
KR (1) KR20230000207A (zh)
CN (1) CN115528172A (zh)
TW (1) TW202303762A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164003B2 (en) * 2016-01-14 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. MIM capacitor and method of forming the same
KR20200145871A (ko) * 2019-06-11 2020-12-31 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20230000207A (ko) 2023-01-02
US20220416010A1 (en) 2022-12-29
TW202303762A (zh) 2023-01-16

Similar Documents

Publication Publication Date Title
US11145506B2 (en) Selective passivation and selective deposition
KR102636173B1 (ko) 원자층 증착에 의해 기판 상에 전이 금속 니오븀 질화물막을 형성하기 위한 방법 및 관련 반도체 소자 구조물
KR102104390B1 (ko) GeO2의 원자층 증착
US6551399B1 (en) Fully integrated process for MIM capacitors using atomic layer deposition
US9587307B2 (en) Enhanced deposition of noble metals
US9231047B2 (en) Capacitors and methods with praseodymium oxide insulators
KR20010098415A (ko) 전구체 소스 혼합물, 필름의 침착 방법 및 구조체의 제조방법
JP2022541886A (ja) 準化学量論的金属酸化物薄膜
CN102082171A (zh) 半导体器件的电极以及制造电容器的方法
KR20210012808A (ko) 2종 물질 산화막의 형성 방법, 반도체 소자의 제조 방법, 유전막 형성 방법, 및 반도체 소자
US11967502B2 (en) Methods of forming material layer, semiconductor devices, and methods of manufacturing the same
KR101932588B1 (ko) 반도체 메모리 소자의 커패시터 및 그 제조 방법
US7135422B2 (en) Methods of forming a multi-layered structure using an atomic layer deposition process and methods of forming a capacitor of an integrated circuit device
CN115528172A (zh) 集成电路装置及其制造方法
KR20210047119A (ko) 금속 질화막 제조방법 및 금속 질화막을 포함하는 전자 소자
US20210358745A1 (en) Selective passivation and selective deposition
US20080173917A1 (en) Selective deposition method
US20230105195A1 (en) Integrated circuit device
TWI835328B (zh) 積體電路裝置
US20220282374A1 (en) Methods and systems for forming a layer comprising vanadium and oxygen
TW202402771A (zh) 鈮、釩、鉭成膜組成物及利用其沉積含第v(五)族之膜
CN115547993A (zh) 制造金属-绝缘体-金属(mim)电容器的方法
KR101026477B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination