CN115513299A - 沟槽型晶体管及其形成方法 - Google Patents
沟槽型晶体管及其形成方法 Download PDFInfo
- Publication number
- CN115513299A CN115513299A CN202211409713.4A CN202211409713A CN115513299A CN 115513299 A CN115513299 A CN 115513299A CN 202211409713 A CN202211409713 A CN 202211409713A CN 115513299 A CN115513299 A CN 115513299A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- trench transistor
- trench
- square
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000012216 screening Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 13
- 230000007774 longterm Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 146
- 239000011229 interlayer Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开一种沟槽型晶体管及其形成方法，其中沟槽型晶体管包括：衬底；位于所述衬底内的多个栅极结构，所述栅极结构沿相互垂直的两个方向排列，且相交围成多个方形；位于各个所述方形的至少一个直角内侧的屏蔽区，所述屏蔽区覆盖所在侧的栅极结构的至少部分侧壁，并包裹所覆盖侧壁与栅极结构底部连接处的拐角。本申请能够降低沟槽型晶体管中栅极结构中直角底部的栅介质层附近的电场强度，提高其中栅介质层的长期可靠性，从而提高沟槽型晶体管的可靠性。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种沟槽型晶体管及其形成方法。
背景技术
沟槽型MOS (trench MOS)晶体管作为一种新型垂直结构器件，以高元胞密度、开关损耗低和开关速度快等优势，被广泛应用于半导体器件。
由于沟槽晶体管的栅极结构位于衬底内的沟槽内，在反向工作时，底部和拐角处会聚集有极高的电场强度，长时间工作在高电场下会导致栅介质层发生退化，影响相应半导体器件的可靠性。
发明内容
鉴于此，本申请提供一种沟槽型晶体管及其形成方法，以解决传统沟槽晶体管可靠性差的问题。
本申请提供的一种沟槽型晶体管，包括：
衬底；
位于所述衬底内的多个栅极结构，所述栅极结构沿相互垂直的两个方向排列，且相交围成多个方形；
位于各个所述方形的至少一个直角内侧的屏蔽区，所述屏蔽区覆盖所在侧的栅极结构的至少部分侧壁，并包裹所覆盖侧壁与栅极结构底部连接处的拐角。
可选地，所述屏蔽区位于所述方形的一个直角内侧，且覆盖形成所述直角的两个内侧侧壁。
可选地，所有所述屏蔽区均位于对应的方形中方位相同的直角内侧。
可选地，所述屏蔽区位于所述方形相对的两个直角内侧。
可选地，所述屏蔽区位于所述方形的三个直角内侧。
可选地，所述屏蔽区位于所述方形的四个直角内侧。
可选地，所述方形的各个直角对应的屏蔽区分立。
可选地，各个所述方形内侧直角对应的屏蔽区的尺寸根据屏蔽区的分布确定。
可选地，所述衬底还包括：基底层；自所述基底层表面向上至所述衬底表面依次层叠的漂移层、基区层；位于所述基区层内的栅极结构两侧的源极区；所述栅极结构和所述屏蔽区底部位于所述漂移层内；所述屏蔽区与所述基区层的掺杂类型相同，与所述漂移层的掺杂类型相反。
可选地，所述屏蔽区的掺杂浓度大于所述基区层的掺杂浓度。
可选地，所述沟槽型晶体管还包括：位于所述衬底上的源极连接层，所述源极连接层电连接所述源极区。
可选地，所述源极连接层还电连接所述屏蔽区。
可选地，所述屏蔽区位于所述栅极结构底部的厚度为1-5um。
可选地，所述栅极结构形成于所述衬底内的沟槽内，包括覆盖所述沟槽内壁的栅介质层，以及位于所述栅介质层表面且填充满所述沟槽的栅极。
本申请还提供一种沟槽型晶体管的形成方法，用于形成上述任一种沟槽型晶体管；所述形成方法包括：
提供衬底；
在所述衬底内形成多个分立的屏蔽区；
在所述衬底内形成沿相互垂直的两个方向排列的多个栅极结构，所述栅极结构相交围成多个方形，所述屏蔽区位于所述方形的至少一个直角内侧，所述屏蔽区覆盖所在侧的栅极结构的至少部分侧壁，并包裹所覆盖侧壁与栅极结构底部连接处的拐角。
本申请在栅极结构所围成的方形的至少一个直角内侧设置屏蔽区，屏蔽区覆盖所在侧的栅极结构的至少部分侧壁，并包裹所覆盖侧壁与栅极结构底部连接处的拐角，能够降低栅极结构中直角底部的栅介质层附近的电场强度，提高栅介质层的长期可靠性。
进一步地，各个屏蔽区的布局形式多样，具有较高的灵活性，在提高栅介质层可靠性的同时，占用的沟道区域相对少，对应晶体管依旧能够获得较高的沟道密度和导通能力。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例中沟槽型晶体管的局部立体示意图；
图2是本申请一实施例中沟槽型晶体管的俯视示意图；
图3是本申请一实施例中沟槽型晶体管的剖面示意图；
图4是本申请另一实施例中沟槽型晶体管的局部立体示意图；
图5是本申请另一实施例中沟槽型晶体管的俯视示意图；
图6a、图6b和图6c是本申请另一实施例中沟槽型晶体管的剖面示意图；
图7是本申请另一实施例中沟槽型晶体管的局部立体示意图；
图8是本申请另一实施例中沟槽型晶体管的俯视示意图；
图9a、图9b和图9c是本申请另一实施例中沟槽型晶体管的剖面示意图；
图10是本申请另一实施例中沟槽型晶体管的局部立体示意图；
图11是本申请另一实施例中沟槽型晶体管的俯视示意图；
图12a和图12b是本申请另一实施例中沟槽型晶体管的剖面示意图；
图13a、图13b和图13c是本申请另一实施例中沟槽型晶体管的剖面示意图。
具体实施方式
下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
本申请第一方面提供一种沟槽型晶体管，参考图1至图12b所示，上述沟槽型晶体管包括：衬底100；位于所述衬底100内的多个栅极结构110，所述栅极结构110沿相互垂直的两个方向（如x方向和y方向）排列，且相交围成多个方形；位于各个所述方形的至少一个直角内侧的屏蔽区120，所述屏蔽区120覆盖所在侧的栅极结构110的至少部分侧壁，并包裹所覆盖侧壁与栅极结构110底部连接处的拐角。具体地，如图所示，栅极结构110包括条状结构，衬底100可以包括沿x方向排列的多个条状结构和沿y方向排列的多个条状结构，沿x方向排列的各个条状结构与沿y方向排列的各个条状结构垂直相交，围成多个方形，形成方形网状结构。需要说明的是，本申请各个实施例提供的附图仅大致表征了相关结构的位置关系，未等比、完整、精确地体现沟槽型晶体管内各个结构特征，各个附图所示结构的可能形式均在本申请的保护范围之内。
在一个示例中，所述衬底100包括基底层101和形成于所述基底层101表面的外延层102。
可选地，所述基底层101的材料还可以为单晶Si、单晶Ge、单晶GeSi、GaN等半导体材料，所述外延层102材料可以为其他材料的外延半导体层，例如Si外延层、Ge外延层、GeSi外延层、GaN外延层等。优选地，所述基底层101和所述外延层102的材料相同，有利于形成高质量的外延层102，减少所述外延层102内的缺陷，提高后续形成的沟槽型晶体管的性能。所述基底层101通常为重掺杂，用于作为沟槽型晶体管的漏极区。
可选地，所述外延层102内，根据待形成器件要求，还可以形成有掺杂区域，例如N型或P型掺杂阱。所述掺杂区域可以通过离子注入方式形成，也可以在形成外延层102的外延沉积工艺中，通过原位掺杂工艺形成。该实施例中，所述外延层102表面处形成有一定深度的掺杂形成的基区层1022，以及形成于所述基区层1022内的源极区1023。位于所述基区层1022与基底层101之间的外延层102作为漂移层1021。
所述栅极结构110形成于所述衬底100内的沟槽内，包括覆盖所述沟槽内壁的栅介质层112，以及位于所述栅介质层112表面且填充满所述沟槽的栅极111。所述栅介质层112的材料为常用的栅氧材料，例如氧化硅，还可以是高K介电材料，例如可以包括氧化铪、氧化铝、氧化锆以及氧化镧中的至少一种，可以为单层或多层结构。所述栅极111为导电材料，可以为半导体导电材料，例如多晶硅、掺杂多晶硅等；还可以为金属材料，例如钨、铜、铝、金或银等。
所述栅极111的俯视图形呈方形网状结构，以形成方形元胞结构。如图2所示，各个栅极111整齐地排列成方格状，所述源极区1023位于方格内部。
具体地，所述栅极结构110的底部位于所述漂移层1021内。所述基区层1022靠近所述栅介质层112的区域为晶体管的沟道区域。沟道区域与栅极111之间的栅介质层112的厚度较小，可以降低沟道导通电阻，提高器件性能。
所述屏蔽区120自所述外延层102表面向内部延伸，底部位于所述漂移层1021内，且所述屏蔽区120的底部低于所述栅极结构110的底部，部分位于所述栅极结构110的底部，至少覆盖所在侧的栅极结构110的至少部分侧壁，并包裹所覆盖侧壁与栅极结构110底部连接处的拐角。且所述屏蔽区120与所述基底层101之间还具有部分厚度的漂移层1021。所述屏蔽区120位于所述栅极结构110底部的厚度要足够，以确保对栅极结构110底部有足够的保护。优选地，在一些实施例中，所述屏蔽区120位于所述栅极结构110底部的厚度为1-5um（微米）。优选地，在一些示例中，图示屏蔽区120在所述基区层1022及以下的宽度大于在所述基区层1022以上的宽度，这是因为源极区1023覆盖一部分屏蔽区120的区域，使源极区1023所在区域与后续的源极连接层可以有更好的接触。可选地，屏蔽区120位于方形内部的源极区1023和形成对应方形的栅极结构110之间。
由于所述屏蔽区120位于栅极结构110的内侧壁处，会占用一定的沟道区域。但是，由于本申请中，所述屏蔽区120为多个分立的离散结构，在所述栅极结构110内侧，仅部分沟道区域被所述屏蔽区120占用，大部分区域依旧能够形成沟道区域，以确保所述沟槽型晶体管具备足够的沟道密度，从而确保足够的电流导通能力。
具体地，所述屏蔽区120与所述基区层1022的掺杂类型相同，且所述屏蔽区120的掺杂浓度大于所述基区层1022的掺杂浓度。优选地，所述屏蔽区120的掺杂浓度为所述基区层1022的掺杂浓度的10~103倍。所述屏蔽区120的掺杂类型与所述漂移层1021的掺杂类型相反，两者之间形成耗尽区，降低所述栅极结构110的栅介质层112附近的电场强度，从而可以提高栅介质层112的可靠性。
在一个示例中，所述沟槽型晶体管为N型晶体管，所述基底层101为N型重掺杂，所述漂移层1021为N型掺杂，所述基区层1022为P型掺杂，所述源极区1023为N型重掺杂，所述屏蔽区为P型重掺杂。
在另一个示例中，所述沟槽型晶体管为P型晶体管，所述基底层101为P型重掺杂，所述漂移层1021为P型掺杂，所述基区层1022为N型掺杂，所述源极区1023为P型重掺杂，所述屏蔽区120为N型重掺杂。
在一个实施例中，如图1至图3所示，其中图1为局部立体示意图，图2为俯视示意图，图3为沿图2中割线AA’的剖面示意图。所述屏蔽区120位于方形的一个直角内侧，且覆盖形成该直角的两个内侧侧壁，即屏蔽区120覆盖方形中两个相邻的内侧侧壁。如图3所示，屏蔽区120的深度大于栅极结构110的深度，屏蔽区120包裹其所覆盖的栅极结构110侧面与栅极结构110底部之间的拐角。这里方形中相邻两边设有屏蔽区120，可以对栅极氧化层进行更好的保护，对于相同耐压器件，此布局中的屏蔽区120的厚度和掺杂浓度可以较小。在一些示例中，若要提高器件的耐压性能，可以适当增加屏蔽区120的厚度和掺杂浓度。
在一个示例中，所有的屏蔽区120均位于对应的方形中方位相同的直角内侧，若以y轴正方向为上，x轴正方向为右，如图2所示，各个屏蔽区120均位于对应栅极结构中的左上角内侧。在其他示例中，各个屏蔽区120所对应的直角在对应方形中的方位也可以不同，例如有些屏蔽区120可以位于对应方形中的左上角内侧，有些屏蔽区120可以位于对应方形中的左下角内侧，还有些屏蔽区120可以位于对应方形中的右上角内侧等等。
上述屏蔽区120在对应方形内侧占据的尺寸不能过大，避免影响到对应方形另一未形成屏蔽区120的内侧处的沟道区域。优选地，屏蔽区120的宽度占据该屏蔽区120所垂直的内侧边长（即方形边长）的1/3~2/3。例如参考图2所示，屏蔽区120包括y方向（或者竖直方向）的第一宽度d1和x方向（或者水平方向）的第二宽度d2，第一宽度d1占据方形内侧边长D1的1/3~2/3，第二宽度d2占据方形内侧边长D1的1/3~2/3。
在一个实施例中，如图4至图6c所示，其中图4为局部立体示意图，图5为俯视示意图，图6a为沿图5中割线B1B1’的剖面示意图，图6b为沿图5中割线B2B2’的剖面示意图，图6c为沿图5中割线B3B3’的剖面示意图。所述屏蔽区120位于方形相对的两个直角内侧。各个屏蔽区120覆盖形成对应直角的部分侧面，且包裹所覆盖侧面与栅极结构110底面之间的拐角。本实施例中，屏蔽区120占用的区域少，牺牲较少的沟道区域便可以降低周边栅氧的电场，沟道区域密度大，使对应晶体管具有较强的电流导通能力。
在一个示例中，所有的屏蔽区120均位于对应的方形中方位相同的两个相对直角内侧。若以y轴正方向为上，x轴正方向为右，如图4所示，各个方形中，均是左上和右下这一组对角处设有屏蔽区120。在其他示例中，各个方形中，设置屏蔽区120的对角方位也可以不同，例如有些方形可以是左上和右下这一组对角处设有屏蔽区120，有些方形可以是左下和右上这一组对角处设有屏蔽区120。
在一个实施例中，如图7至图9c所示，其中图7为局部立体示意图，图8为俯视示意图，图9a为沿图8中割线C1C1’的剖面示意图，图9b为沿图8中割线C2C2’的剖面示意图，图9c为沿图8中割线C3C3’的剖面示意图。所述屏蔽区120位于方形的三个直角内侧。各个屏蔽区120覆盖形成对应直角的部分侧面，且包裹所覆盖侧面与栅极结构110底面之间的拐角。本实施例中，各个方形中仅三个直角处设有屏蔽区120，屏蔽区120占用的区域仍然保持相对少，沟道区域密度相对大，能够保证对应晶体管的电流导通能力。
在一个示例中，所有的屏蔽区120均位于对应的方形中方位相同的三个角内侧，即各个方形内，未设屏蔽区120的直角方位相同。若以y轴正方向为上，x轴正方向为右，如图7所示，各个方形内，均是右上角未设屏蔽区120。在其他示例中，各个方形中，未设屏蔽区120的直角方位也可以不同，例如有些方形可以是右上直角未设屏蔽区120，有些方形可以是其他方位的直角处未设屏蔽区120。
在一个实施例中，如图10至图12b所示，其中图10为局部立体示意图，图11为俯视示意图，图12a为沿图11中割线D1D1’的剖面示意图，图12b为沿图11中割线D2D2’的剖面示意图。所述屏蔽区120位于所述方形的四个直角内侧。各个屏蔽区120覆盖形成对应直角的部分侧面，且包裹所覆盖侧面与栅极结构110底面之间的拐角。本实施例中，由于方形中，四个拐角底部栅氧的电场强度最高，在四个直角处内侧均设有屏蔽区120，能够有效降低各个拐角及附近栅氧的电场。
可选地，图4至图12b所示的方形栅极结构110中，各个直角对应的屏蔽区120分立，使屏蔽区120在降低对应拐角及附近栅氧电场的基础上，所占用的区域尽可能少，使对应晶体管中沟道区域密度尽可能大，有利于提高晶体管的电流导通能力。可选地，屏蔽区120在方形内的布局特征可以依据方形元胞的尺寸等因素确定，例如对于方形元胞尺寸较大的沟槽型晶体管，可以采取屏蔽区120面积相对大的布局方式（如在四个直角或者三个直角内侧分别布局屏蔽区120）；对于方形元胞尺寸较小的沟槽型晶体管，可以采用屏蔽区120较少的布局方式（如在两个直角或者一个直角内侧布局屏蔽区120）等等。可选地，对于屏蔽区120所占面积相对小的沟槽型晶体管，屏蔽区120的深度和掺杂浓度可以适当增加，以保证屏蔽区120对栅极氧化层（即栅介质层112）的保护效果。
可选地，图4至图12b所示的栅极结构110中，各个所述方形内侧直角对应的屏蔽区120的尺寸根据屏蔽区120的分布确定。具体地，方形内相邻两个直角内侧都有屏蔽区120时，屏蔽区120的尺寸（这里的尺寸可以为宽度）为方形内侧边长的1/4~1/3，相邻两个直角中只有一个角有屏蔽区时，屏蔽区120的尺寸为方形内侧边长的1/3~2/3。具体地，在图5所示的沟槽型晶体管中，d3表示屏蔽区120的尺寸，D3表示方形内侧边长。
在一个实施例中，参考图13a至图13c所示，所述沟槽型晶体管还包括：位于所述衬底100上的源极连接层200，所述源极连接层200电连接所述源极区1023。图13a与图3的剖面结构示意图的剖面视角相同，图13b与图6c的剖面结构示意图的剖面视角相同，图13c与图9c的剖面结构示意图的剖面视角相同，相同的结构特征不再赘述。
所述源极连接层200与所述栅极111之间，通过层间介质层201隔离。所述外延层102上形成有图形化的层间介质层201，所述层间介质层201覆盖需隔离的区域，暴露出待连接的源极区1023；源极连接层200覆盖所述层间介质层201，以及所述外延层102的暴露表面，所述源极连接层200可以通过对导电材料层进行图形化而形成。
在其他区域，也可以形成栅极连接层，以电连接所述栅极111。所述栅极连接层可以与所述源极连接层200位于相同或不同的金属层。所述栅极连接层与所述源极连接层200之间通过层间介质层隔离。
该实施例中，所述源极连接层200同时还电连接所述屏蔽区120，使得所述屏蔽区120与所述源极连接层200具有相同的电位。无论是N型还是P型的沟槽晶体管，工作过程中，源极连接层200均接低电位，例如接地，所述屏蔽区120也接低电位，能够让更多的电场线终止于所述屏蔽区120，对栅介质层112的电场屏蔽效果更好。且在高频工作状态下，屏蔽区120不会处于动态耗尽状态，不会导致开关速度的降低和比导通电阻的升高，这有利于器件稳定性。
以上沟槽型晶体管，在栅极结构110所围成方形的至少一个直角内侧设置屏蔽区120，通过降低栅极结构110中直角底部的栅介质层112附近的电场强度，提高栅介质层112的长期可靠性。且，各个屏蔽区120的布局形式多样，具有较高的灵活性，在提高栅介质层112可靠性的同时，占用的沟道区域相对少，对应晶体管依旧能够获得较高的沟道密度和导通能力。
本申请在第二方面提供一种沟槽型晶体管的形成方法，用于形成上述任一实施例所述的沟槽型晶体管；所述形成方法包括：提供衬底100；在所述衬底100内形成多个分立的屏蔽区120；在所述衬底100内形成沿相互垂直的两个方向排列的多个栅极结构110，所述栅极结构110相交围成多个方形，所述屏蔽区120位于方形的至少一个直角内侧，所述屏蔽区120覆盖所在侧的栅极结构110的至少部分侧壁，并包裹所覆盖侧壁与栅极结构110底部连接处的拐角。
所述衬底100包括基底层101和形成于所述基底层101表面的外延层102。该实施例中，所述基底层101为SiC层，所述外延层102为SiC外延层。在其他示例中，所述基底层101和所述外延层102还可以采用其他半导体材料，具体如前述实施例中所述。
所述外延层102内，根据待形成器件要求，还可以形成有掺杂区域，例如N型或P型掺杂阱，可以通过离子注入方式形成，也可以在形成外延层102的外延沉积工艺中，通过原位掺杂工艺形成。该实施例中，所述外延层102表面处形成有一定深度的掺杂形成的基区层1022，以及形成于所述基区层1022内的源极区1023。在其他实施例中，也可以再后续形成栅极结构之后，再对所述外延层102进行离子注入，形成所述基区层1022和所述源极区1023。
对所述外延层102进行离子注入，形成离散分布的屏蔽区120；然后再通过刻蚀所述外延层102，在所述外延层102内形成沟槽，然后形成覆盖所述沟槽内壁的栅介质层112，以及形成填充满所述沟槽的栅极111。通过合理设置屏蔽区120的位置，以及栅极结构110的位置，使得屏蔽区120位于栅极结构110所围成的方形内的至少一个直角内侧，覆盖所在侧的栅极结构110的至少部分侧壁，并包裹所覆盖侧壁与栅极结构110底部连接处的拐角。
各部分结构特征可以参考前述实施例中的具体描述，在此不再赘述。
在一个实施例中，还可以在形成所述栅极结构110、源极区1023等外延层102内的结构后，再在所述外延层102上形成源极连接层200（请参考图13a至13c），所述源极连接层200电连接所述源极区1023。所述源极连接层200与所述栅极111之间通过层间介质层201隔离，具体可以首先在所述外延层102表面形成绝缘介质材料层，根据要隔离的区域设置，对所述绝缘介质材料层进行图形化，形成所述层间介质层201；再形成覆盖所述层间介质层201以及所述外延层102表面的导电材料层，并对所述导电材料层进行图形化后，形成所述源极连接层200。所述导电材料层可以采用金属等材料。
可选地，所述层间介质层201还暴露出所述屏蔽区120，使得所述源极连接层200同时电连接所述源极区1023和所述屏蔽区120，以提高所述屏蔽区120的电场屏蔽效果。
上述沟槽型晶体管的形成方法用于形成采用上述任一实施例所述的沟槽型晶体管，具有上述任一实施例所述的沟槽型晶体管的所有有益效果，在此不再赘述。
尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能（例如其在功能上是等价的）的任意组件（除非另外指示），即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。
即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
另外，在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
Claims (15)
1.一种沟槽型晶体管，其特征在于，所述沟槽型晶体管包括：
衬底；
位于所述衬底内的多个栅极结构，所述栅极结构沿相互垂直的两个方向排列，且相交围成多个方形；
位于各个所述方形的至少一个直角内侧的屏蔽区，所述屏蔽区覆盖所在侧的栅极结构的至少部分侧壁，并包裹所覆盖侧壁与栅极结构底部连接处的拐角。
2.根据权利要求1所述的沟槽型晶体管，其特征在于，所述屏蔽区位于所述方形的一个直角内侧，且覆盖形成所述直角的两个内侧侧壁。
3.根据权利要求2所述的沟槽型晶体管，其特征在于，所有所述屏蔽区均位于对应的方形中方位相同的直角内侧。
4.根据权利要求1所述的沟槽型晶体管，其特征在于，所述屏蔽区位于所述方形相对的两个直角内侧。
5.根据权利要求1所述的沟槽型晶体管，其特征在于，所述屏蔽区位于所述方形的三个直角内侧。
6.根据权利要求1所述的沟槽型晶体管，其特征在于，所述屏蔽区位于所述方形的四个直角内侧。
7.根据权利要求4至6任一项所述的沟槽型晶体管，其特征在于，所述方形的各个直角对应的屏蔽区分立。
8.根据权利要求7所述的沟槽型晶体管，其特征在于，各个所述方形内侧直角对应的屏蔽区的尺寸根据屏蔽区的分布确定。
9.根据权利要求1所述的沟槽型晶体管，其特征在于，所述衬底还包括：
基底层；
自所述基底层表面向上至所述衬底表面依次层叠的漂移层、基区层；
位于所述基区层内的栅极结构两侧的源极区；
所述栅极结构和所述屏蔽区底部位于所述漂移层内；
所述屏蔽区与所述基区层的掺杂类型相同，与所述漂移层的掺杂类型相反。
10.根据权利要求9所述的沟槽型晶体管，其特征在于，所述屏蔽区的掺杂浓度大于所述基区层的掺杂浓度。
11.根据权利要求9所述的沟槽型晶体管，其特征在于，所述沟槽型晶体管还包括：位于所述衬底上的源极连接层，所述源极连接层电连接所述源极区。
12.根据权利要求11所述的沟槽型晶体管，其特征在于，所述源极连接层还电连接所述屏蔽区。
13.根据权利要求1所述的沟槽型晶体管，其特征在于，所述屏蔽区位于所述栅极结构底部的厚度为1-5um。
14.根据权利要求1所述的沟槽型晶体管，其特征在于，所述栅极结构形成于所述衬底内的沟槽内，包括覆盖所述沟槽内壁的栅介质层，以及位于所述栅介质层表面且填充满所述沟槽的栅极。
15.一种沟槽型晶体管的形成方法，其特征在于，用于形成权利要求1至14任一项所述的沟槽型晶体管；所述形成方法包括：
提供衬底；
在所述衬底内形成多个分立的屏蔽区；
在所述衬底内形成沿相互垂直的两个方向排列的多个栅极结构，所述栅极结构相交围成多个方形，所述屏蔽区位于所述方形的至少一个直角内侧，所述屏蔽区覆盖所在侧的栅极结构的至少部分侧壁，并包裹所覆盖侧壁与栅极结构底部连接处的拐角。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211409713.4A CN115513299A (zh) | 2022-11-11 | 2022-11-11 | 沟槽型晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211409713.4A CN115513299A (zh) | 2022-11-11 | 2022-11-11 | 沟槽型晶体管及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115513299A true CN115513299A (zh) | 2022-12-23 |
Family
ID=84513923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211409713.4A Pending CN115513299A (zh) | 2022-11-11 | 2022-11-11 | 沟槽型晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115513299A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140159053A1 (en) * | 2012-12-07 | 2014-06-12 | Industrial Technology Research Institute | Sic trench gate transistor with segmented field shielding region and method of fabricating the same |
| CN108735817A (zh) * | 2017-04-24 | 2018-11-02 | 英飞凌科技股份有限公司 | 具有沟槽底部中的偏移的SiC半导体器件 |
| CN110459590A (zh) * | 2018-05-07 | 2019-11-15 | 英飞凌科技股份有限公司 | 碳化硅半导体器件 |
| US20210134960A1 (en) * | 2019-10-31 | 2021-05-06 | Infineon Technologies Ag | Silicon Carbide Device with Trench Gate Structure and Method of Manufacturing |
| CN114864677A (zh) * | 2021-02-04 | 2022-08-05 | 英飞凌科技股份有限公司 | 晶体管器件及其制造方法 |
| WO2022200338A1 (en) * | 2021-03-22 | 2022-09-29 | Hitachi Energy Switzerland Ag | Power semiconductor device |
-
2022
- 2022-11-11 CN CN202211409713.4A patent/CN115513299A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140159053A1 (en) * | 2012-12-07 | 2014-06-12 | Industrial Technology Research Institute | Sic trench gate transistor with segmented field shielding region and method of fabricating the same |
| CN108735817A (zh) * | 2017-04-24 | 2018-11-02 | 英飞凌科技股份有限公司 | 具有沟槽底部中的偏移的SiC半导体器件 |
| CN110459590A (zh) * | 2018-05-07 | 2019-11-15 | 英飞凌科技股份有限公司 | 碳化硅半导体器件 |
| US20210134960A1 (en) * | 2019-10-31 | 2021-05-06 | Infineon Technologies Ag | Silicon Carbide Device with Trench Gate Structure and Method of Manufacturing |
| CN114864677A (zh) * | 2021-02-04 | 2022-08-05 | 英飞凌科技股份有限公司 | 晶体管器件及其制造方法 |
| WO2022200338A1 (en) * | 2021-03-22 | 2022-09-29 | Hitachi Energy Switzerland Ag | Power semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI464885B (zh) | 在金氧半場效電晶體元件中整合肖特基之結構及其方法 | |
| US7800185B2 (en) | Closed trench MOSFET with floating trench rings as termination | |
| US6768167B2 (en) | MIS semiconductor device and the manufacturing method thereof | |
| TWI407568B (zh) | 半導體元件 | |
| JP2008235498A (ja) | 半導体装置 | |
| US20210242342A1 (en) | Semiconductor device and method for manufacturing same | |
| CN115513298A (zh) | 沟槽型晶体管及其形成方法 | |
| CN114784006A (zh) | 半导体结构及其制造方法 | |
| CN112349720B (zh) | 半导体存储装置 | |
| CN110391302B (zh) | 采用屏蔽栅的超结mosfet结构和制作方法 | |
| US10186505B2 (en) | Electrostatic discharge protection device | |
| CN115714142B (zh) | 沟槽栅晶体管及其制备方法 | |
| US6492691B2 (en) | High integration density MOS technology power device structure | |
| CN115799337A (zh) | 沟槽型晶体管及其形成方法 | |
| US20230345694A1 (en) | Semiconductor structure and manufacturing method thereof | |
| US20230124023A1 (en) | Shield gate trench mosfet device and method for manufacturing the same | |
| CN115513299A (zh) | 沟槽型晶体管及其形成方法 | |
| CN112992682A (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| US20230128761A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
| CN116741828A (zh) | 沟渠式栅极晶体管组件 | |
| CN115084273A (zh) | 一种半导体结构及存储器 | |
| JP7188009B2 (ja) | 半導体装置 | |
| US20190245033A1 (en) | Power semiconductor device | |
| CN115132587B (zh) | 一种功率器件及其制备方法 | |
| CN116666437B (zh) | 屏蔽栅mosfet结构、屏蔽栅功率器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221223 |
|
| RJ01 | Rejection of invention patent application after publication |