CN115513134A - 集成电路制作方法以及集成电路装置 - Google Patents

集成电路制作方法以及集成电路装置 Download PDF

Info

Publication number
CN115513134A
CN115513134A CN202211311228.3A CN202211311228A CN115513134A CN 115513134 A CN115513134 A CN 115513134A CN 202211311228 A CN202211311228 A CN 202211311228A CN 115513134 A CN115513134 A CN 115513134A
Authority
CN
China
Prior art keywords
integrated circuit
hardness
plating
bridge
circuit bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211311228.3A
Other languages
English (en)
Inventor
黄腾庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Riyuexin Semiconductor Kunshan Co ltd
Original Assignee
Riyuexin Semiconductor Kunshan Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Riyuexin Semiconductor Kunshan Co ltd filed Critical Riyuexin Semiconductor Kunshan Co ltd
Priority to CN202211311228.3A priority Critical patent/CN115513134A/zh
Publication of CN115513134A publication Critical patent/CN115513134A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/02—Heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本申请提出一种集成电路制作方法和集成电路装置。所述集成电路制作方法包括：在第一工艺条件下，通过第一电镀液以生成具有第一硬度的第一集成电路桥接件；以及在第二工艺条件下，通过所述第一电镀液以生成具有第二硬度的第二集成电路桥接件。所述集成电路装置包括:基底层、第一集成电路桥接件以及第二集成电路桥接件。所述第一集成电路桥接件设置于所述基底层之上。所述第一集成电路桥接件经配置在第一工艺条件下以通过第一电镀液生成以具有第一硬度。所述第二集成电路桥接件设置于所述基底层之上。

Description

集成电路制作方法以及集成电路装置
技术领域
本申请是有关于半导体领域，详细来说，是有关于一种集成电路制作方法以及集成电路装置。
背景技术
在先前技术中，会将基底层放入电镀液中进行电镀以在基底层上生成集成电路桥接件。然而，一种电镀液只能实现某种硬度的集成电路桥接件，因此若想满足不同硬度规格，必须使用及维护多种不同的电镀液，但会造成其生产维护成本增加，且也有可能因使用不同电镀液造成电镀错误导致产品报废。
发明内容
有鉴于此，本申请提出一种集成电路制作方法以及集成电路装置来解决上述问题。
依据本申请的一实施例，提出一种集成电路制作方法。所述集成电路制作方法包括：在第一工艺条件下，通过第一电镀液以生成具有第一硬度的第一集成电路桥接件；以及在第二工艺条件下，通过所述第一电镀液以生成具有第二硬度的第二集成电路桥接件。
依据本申请的一实施例，所述第一工艺条件包括第一电镀温度，所述第二工艺条件包括第二电镀温度。
依据本申请的一实施例，当所述第一电镀温度高于所述第二电镀温度时，所述第一硬度低于所述第二硬度。
依据本申请的一实施例，所述第一工艺条件包括第一电镀电流密度，所述第二工艺条件包括第二电镀电流密度。
依据本申请的一实施例，当所述第一电镀电流密度高于所述第二电镀电流密度时，所述第一硬度高于所述第二硬度。
依据本申请的一实施例，通过所述第一电镀液以生成具有第二硬度的第二集成电路桥接件包括：在所述第一集成电路桥接件上生成所述第二集成电路桥接件。
依据本申请的一实施例，所述第一集成电路桥接件的高度与所述第二集成电路桥接件的高度比0.23:1至4.33:1的范围内。
依据本申请的一实施例，所述第一工艺条件包括第一退火温度，所述第二工艺条件包括第二退火温度。
依据本申请的一实施例，当所述第一退火温度高于所述第二退火温度时，所述第一硬度低于所述第二硬度。
依据本申请的一实施例，提出一种集成电路制作方法。所述集成电路制作方法包括：在不同工艺条件下，通过第一电镀液以生产具有不同硬度的集成电路桥接件
依据本申请的一实施例，提出一种根据上述集成电路制作方法制作的集成电路装置。
依据本申请的一实施例，提出一种集成电路装置。所述集成电路装置包括:基底层、第一集成电路桥接件以及第二集成电路桥接件。所述第一集成电路桥接件设置于所述基底层之上。所述第一集成电路桥接件经配置在第一工艺条件下以通过第一电镀液生成以具有第一硬度。所述第二集成电路桥接件设置于所述基底层之上。所述第二集成电路桥接件经配置以在第二工艺条件下通过所述第一电镀液生成以具有第二硬度。
依据本申请的一实施例，所述第一工艺条件包括第一电镀温度，所述第二工艺条件包括第二电镀温度。
依据本申请的一实施例，当所述第一电镀温度高于所述第二电镀温度时，所述第一硬度低于所述第二硬度。
依据本申请的一实施例，所述第一工艺条件包括第一电镀电流密度，所述第二工艺条件包括第二电镀电流密度。
依据本申请的一实施例，当所述第一电镀电流密度高于所述第二电镀电流密度时，所述第一硬度高于所述第二硬度。
依据本申请的一实施例，所述第二集成电路桥接件设置于所述第一集成电路桥接件之上。
依据本申请的一实施例，所述第一集成电路桥接件的高度与所述第二集成电路桥接件的高度比0.23:1至4.33:1的范围内。
依据本申请的一实施例，所述第一工艺条件包括第一退火温度，所述第二工艺条件包括第二退火温度。
依据本申请的一实施例，当所述第一退火温度高于所述第二退火温度时，所述第一硬度低于所述第二硬度。
依据本申请的一实施例，提出一种集成电路装置。所述集成电路装置包括基底层以及若干集成电路桥接件。所述若干集成电路桥接件设置于所述基底层之上。所述若干集成电路桥接件经配置在不同工艺条件下以通过第一电镀液生成以具有不同硬度
通过本申请提出的集成电路制作方法以及集成电路装置，可以在单一种电镀液中根据不同的工艺条件实现不同硬度的集成电路桥接件，以符合各种工艺规格的需求，借此降低成本，提高适用性。
附图说明
附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：
图1演示先前技术中在基底层上生成集成电路桥接件的流程图。
图2演示依据本申请一实施例的集成电路装置的方块示意图。
图3演示依据本申请一实施例的二次电镀的示意图。
图4演示依据本申请一实施例的集成电路制作方法的方法流程图。
具体实施方式
以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。
再者，在此处使用空间上相对的词汇，譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者，可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外，还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如，旋转90度或处于其他方位)，而这些空间上相对的描述词汇就应该做相应的解释。
虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属技术领域中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随权利要求书所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。
图1演示先前技术中在基底层100上生成集成电路桥接件11的流程图。首先，基底层100在需要生成集成电路桥接件11的位置设置金属垫101，其中金属垫101电性连接至基底层100中的集成电路。接着，在金属垫101上通过溅镀或其他方式铺上导电层102(如钨化钛或金)。接着，在导电层102上沉积一层光敏材料103后，对其进行光刻工艺以在光敏材料103中产生凹槽104并暴露金属垫101的位置。接着，将基底层100放入电镀液中，通过电镀方式在凹槽104中沉积集成电路桥接件11。最后，以蚀刻方式将光敏材料103去除，并且对基底层100进行退火处理，借此完成集成电路桥接件11的生成步骤。
在对基底层100进行电镀时，会使用含有金的电镀液，并且使用钛网作为电镀时的阳极，以基底层100作为电镀时的阴极，以在基底层100生成含有金的集成电路桥接件11。具体地，电镀时的反应式可表示成下方化学式：
2KAu(CN)2+H2O→2KCN+2HCN+O2+2Au
其中金盐KAu(CN)2溶于水中解离出金离子Au+，并在电镀槽通电后金离子Au+获得电子e-还原成金并在基底层100上析出形成金凸块，借此生成集成电路桥接件11。
对生成集成电路桥接件11后的基底层100进行退火是将基底层100加热至高于再结晶温度，再缓慢降温。如此工艺下，集成电路桥接件11上的晶格原子会重新排列，并改变集成电路桥接件11的硬度。
在先前技术中，一种电镀液只能实现某种硬度的集成电路桥接件11，然而，因应客户需求及后段封装形式的不同，对于集成电路桥接件11会有不同硬度规格的需求。因此，必须使用及维护多种不同的电镀液来实现不同硬度的集成电路桥接件11，但会造成其生产维护成本增加，且也有可能因使用不同电镀液造成电镀错误导致产品报废。
本申请提出的集成电路制作方法以及集成电路装置，可以在单一种电镀液中根据不同的工艺条件实现不同硬度的集成电路桥接件，以符合各种工艺规格的需求，借此降低成本，提高适用性。
图2演示依据本申请一实施例的集成电路装置2的方块示意图。在某些实施例中，集成电路装置2包括基底层20、第一集成电路桥接件21以及第二集成电路桥接件22。在某些实施例中，第一集成电路桥接件21以及第二集成电路桥接件22可以通过电镀方式生成。在某些实施例中，电镀液可以如图1实施例所述含有金。
在某些实施例中，第一集成电路桥接件21设置于基底层20之上。在某些实施例中，第一集成电路桥接件21经配置以在第一工艺条件下通过第一电镀液生成以具有第一硬度。在某些实施例中，第二集成电路桥接件22设置于基底层20之上。在某些实施例中，第二集成电路桥接件22经配置以在第二工艺条件下通过所述第一电镀液生成以具有第二硬度。集成电路装置2包括了在单一种电镀液(即第一电镀液)中根据不同的工艺条件所实现的不同硬度的第一集成电路桥接件21和第二集成电路桥接件22。
需说明的是，在某些实施例中，第一集成电路桥接件21以及第二集成电路桥接件22同时设置在同一基底层20之上。在某些实施例中，可以根据设计需求，通过单一种电镀液(即第一电镀液)，在基底层20的第一区域以第一工艺条件生成具有第一硬度的第一集成电路桥接件21，在基底层20的第二区域以第二工艺条件生成具有第二硬度的第二集成电路桥接件22。
然而，在某些实施例中，可以是通过单一种电镀液(即第一电镀液)，在同一基底层20的同一区域，先以第一工艺条件生成具有第一硬度的第一集成电路桥接件21再以第二工艺条件生成具有第二硬度的第二集成电路桥接件22，即，在第一集成电路桥接件21上生成第二集成电路桥接件22。
在某些实施例中，还可以是通过单一种电镀液(即第一电镀液)，在不同的两个基底层20上分别以第一工艺条件和第二工艺条件来实现具有第一硬度的第一集成电路桥接件21以及具有第二硬度的第二集成电路桥接件22。
申请人通过实验发现，在电镀时调整工艺条件(包括但不限于电镀温度、电镀电流密度、退火温度)，可以通过单一种电镀液(即第一电镀液)来实现具有不同硬度的集成电路桥接件。
第一实施例
申请人将电镀电流密度和退火温度的数值设定在固定范围，并调整电镀温度，借此得到不同硬度的集成电路桥接件。在某些实施例中，申请人将电镀电流密度设定为0.4-0.6ASD，退火温度设定为280-300℃，并以下方表1中的电镀温度来做实验来得到不同硬度的集成电路桥接件。
表1
Figure BDA0003907179730000061
从上述实验结果可知，当固定电镀电流密度和退火温度时，电镀温度越高，得到的集成电路桥接件的硬度大致上越低。
第二实施例
申请人将电镀温度和退火温度的数值设定在固定范围，并调整电镀电流密度，借此得到不同硬度的集成电路桥接件。在某些实施例中，申请人将电镀温度设定为40～42℃，退火温度设定为280-300℃，并以下方表2中的电镀电流密度做实验来得到不同硬度的集成电路桥接件。
表2
Figure BDA0003907179730000062
Figure BDA0003907179730000071
从上述实验结果可知，当固定电镀温度和退火温度时，电镀电流密度越高得到的集成电路桥接件的硬度大致上越高。
第三实施例
申请人将电镀温度和电镀电流密度的数值设定在固定范围，并调整退火温度，借此得到不同硬度的集成电路桥接件。在某些实施例中，申请人将电镀温度设定为40～42℃，电镀电流密度设定为0.4-0.6ASD，并以下方表3中的退火温度做实验来得到不同硬度的集成电路桥接件。
表3
Figure BDA0003907179730000072
从上述实验结果可知，当固定电镀温度和电镀电流密度时，退火温度越高得到的集成电路桥接件的硬度大致上越低。
第四实施例
申请人还经实验发现，通过二次电镀堆叠具有第一硬度的第一集成电路桥接件21和具有第二硬度的第二集成电路桥接件22，可以得到不同硬度的集成电路桥接件。
图3演示依据本申请一实施例的二次电镀的示意图。在某些实施例中，通过单一种电镀液(如第一电镀液)，先以第一工艺条件在基底层300上生成第一硬度的第一集成电路桥接件301。接着，通过单一种电镀液(如第一电镀液)，对基底层300进行第二次电镀，以第二工艺条件在第一集成电路桥接件301之上生成具有第二硬度的第二集成电路桥接件302。
在某些实施例中，第一工艺条件包括第一电镀电流密度，第二工艺条件包括第二电镀电流密度。如上述实施例所述，电镀电流密度越高得到的集成电路桥接件的硬度大致上越高。通过调整第一电镀电流密度和第二电镀电流密度的大小，可以得到分别具有第一硬度的第一集成电路桥接件301和具有第二硬度的第二集成电路桥接件302。在某些实施例中，第一集成电路桥接件301具有高度H1，第二集成电路桥接件302具有高度H2。在某些实施例中，通过调整堆叠的第一集成电路桥接件301和第二集成电路桥接件302的高度比例，最终可以得到不同硬度的集成电路桥接件。
申请人将电镀温度和退火温度的数值设定在固定范围，并以低电镀电流密度生成第一集成电路桥接件301，再以高电镀电流密度生成第二集成电路桥接件302，并调整第一集成电路桥接件301的高度H1与第二集成电路桥接件302的高度H2的比例，借此得到不同硬度的集成电路桥接件。在某些实施例中，申请人将电镀温度设定为40～42℃，退火温度设定为280-300℃，以0.1-0.2ASD的电镀电流密度生成第一集成电路桥接件301，再以0.4-0.6ASD的电镀电流密度生成第二集成电路桥接件302，最后实验发现，若是将高度H1与高度H2的比例调整在0.23:1至4.33:1的范围内时，最终生成的集成电路桥接件的硬度会是57.4～83.7Hv。
然而，此并非本申请的一限制。在其他实施例中，也可以先以0.4-0.6ASD的电镀电流密度生成第二集成电路桥接件302，再以0.1-0.2ASD的电镀电流密度生成第一集成电路桥接件301，并调整高度H1与高度H2的比例来生成不同硬度的集成电路桥接件。
最后，依据上述实施例，申请人总结出为符合各种硬度规格时，采取的最优工艺条件并陈列于下方表4中。需说明的是，表4陈列的工艺条件仅为最优解，并非唯一可行方式。
表4
Figure BDA0003907179730000081
如表4所示，通过调整工艺条件，可以在仅用一种单一电镀液的情况下，得到符合各种硬度规格的集成电路桥接件，借此可以降低成本，提高适用性。
图4演示依据本申请一实施例的集成电路制作方法4的方法流程图。倘若大致上可以得到相同的结果，本申请并不限定完全依照图4所示的步骤来执行。在某些实施例中，集成电路制作方法4可以大致归纳如下：
步骤401：在第一工艺条件下，通过第一电镀液以生成具有第一硬度的第一集成电路桥接件；以及
步骤402：在第二工艺条件下，通过所述第一电镀液以生成具有第二硬度的第二集成电路桥接件。
如上所述，第一工艺条件和第二工艺条件可以是电镀温度、电镀电流密度或者退火温度。通过调整电镀温度、电镀电流密度或者退火温度，可以分别得到不同硬度的第一集成电路桥接件以及第二集成电路桥接件。具体地，当固定电镀电流密度和退火温度时，电镀温度越高得到的集成电路桥接件的硬度大致上越低；当固定电镀温度和退火温度时，电镀电流密度越高得到的集成电路桥接件的硬度大致上越高；当固定电镀温度和电镀电流密度时，退火温度越高得到的集成电路桥接件的硬度大致上越低。
另外，第一集成电路桥接件和第二集成电路桥接件可以是分别生成在不同基底层上的集成电路桥接件，或者，第一集成电路桥接件和第二集成电路桥接件可以是生成在同一基底层上不同区域的集成电路桥接件。又或者，第一集成电路桥接件和第二集成电路桥接件可以是生成在同一基底层上相同区域并且第二集成电路桥接件生成在第一集成电路桥接件之上，通过调整第一集成电路桥接件和第二集成电路桥接件的高度比例，例如，将第一集成电路桥接件和第二集成电路桥接件的高度比例调整在0.23:1至4.33:1的范围，来得到不同硬度的集成电路桥接件。
通过本申请提出的集成电路制作方法4，可以在单一种电镀液中根据不同的工艺条件实现不同硬度的集成电路桥接件，以符合各种工艺规格的需求，借此降低成本，提高适用性。
本申请还提出一种由集成电路制作方法4制作的集成电路装置。
如本文中所使用，术语“近似地”、“基本上”、“基本”及“约”用于描述并考虑小变化。当与事件或情况结合使用时，所述术语可指事件或情况精确地发生的例子以及事件或情况极近似地发生的例子。如本文中相对于给定值或范围所使用，术语“约”大体上意味着在给定值或范围的±10％、±5％、±1％或±0.5％内。范围可在本文中表示为自一个端点至另一端点或在两个端点之间。除非另外规定，否则本文中所公开的所有范围包括端点。术语“基本上共面”可指沿同一平面定位的在数微米(μm)内的两个表面，例如，沿着同一平面定位的在10μm内、5μm内、1μm内或0.5μm内。当参考“基本上”相同的数值或特性时，术语可指处于所述值的平均值的±10％、±5％、±1％或±0.5％内的值。
如本文中所使用，术语“近似地”、“基本上”、“基本”和“约”用于描述和解释小的变化。当与事件或情况结合使用时，所述术语可指事件或情况精确地发生的例子以及事件或情况极近似地发生的例子。举例来说，当与数值结合使用时，术语可指小于或等于所述数值的±10％的变化范围，例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％)，那么可认为所述两个数值“基本上”或“约”相同。举例来说，“基本上”平行可以指相对于0°的小于或等于±10°的角度变化范围，例如，小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°，或小于或等于±0.05°。举例来说，“基本上”垂直可以指相对于90°的小于或等于±10°的角度变化范围，例如，小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°，或小于或等于±0.05°。
举例来说，如果两个表面之间的位移等于或小于5μm、等于或小于2μm、等于或小于1μm或等于或小于0.5μm，那么两个表面可以被认为是共面的或基本上共面的。如果表面相对于平面在表面上的任何两个点之间的位移等于或小于5μm、等于或小于2μm、等于或小于1μm或等于或小于0.5μm，那么可以认为表面是平面的或基本上平面的。
如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”和“电导率”是指转移电流的能力。导电材料通常指示对电流流动为极少或零对抗的那些材料。电导率的一个量度是西门子/米(S/m)。通常，导电材料是电导率大于近似地104S/m(例如，至少105S/m或至少106S/m)的一种材料。材料的电导率有时可以随温度而变化。除非另外规定，否则材料的电导率是在室温下测量的。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含复数指示物。在一些实施例的描述中，提供于另一组件“上”或“上方”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。
如本文中所使用，为易于描述可在本文中使用空间相对术语例如“下面”、“下方”、“下部”、“上方”、“上部”、“下部”、“左侧”、“右侧”等描述如图中所说明的一个组件或特征与另一组件或特征的关系。除图中所描绘的定向之外，空间相对术语意图涵盖在使用或操作中的装置的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。应理解，当一组件被称为“连接到”或“耦合到”另一组件时，其可直接连接或耦合到所述另一组件，或可存在中间组件。
前文概述本公开的若干实施例和细节方面的特征。本公开中描述的实施例可容易地用作用于设计或修改其它过程的基础以及用于执行相同或相似目的和/或获得引入本文中的实施例的相同或相似优点的结构。这些等效构造不脱离本公开的精神和范围并且可在不脱离本公开的精神和范围的情况下作出不同变化、替代和改变。

Claims (21)

1.一种集成电路制作方法，其特征在于，包括：在第一工艺条件下，通过第一电镀液以生成具有第一硬度的第一集成电路桥接件；以及
在第二工艺条件下，通过所述第一电镀液以生成具有第二硬度的第二集成电路桥接件。
2.根据权利要求1所述的集成电路制作方法，其特征在于，所述第一工艺条件包括第一电镀温度，所述第二工艺条件包括第二电镀温度。
3.根据权利要求2所述的集成电路制作方法，其特征在于，当所述第一电镀温度高于所述第二电镀温度时，所述第一硬度低于所述第二硬度。
4.根据权利要求1所述的集成电路制作方法，其特征在于，所述第一工艺条件包括第一电镀电流密度，所述第二工艺条件包括第二电镀电流密度。
5.根据权利要求4所述的集成电路制作方法，其特征在于，当所述第一电镀电流密度高于所述第二电镀电流密度时，所述第一硬度高于所述第二硬度。
6.根据权利要求4所述的集成电路制作方法，其特征在于，通过所述第一电镀液以生成具有第二硬度的第二集成电路桥接件包括：
在所述第一集成电路桥接件上生成所述第二集成电路桥接件。
7.根据权利要求6所述的集成电路制作方法，其特征在于，所述第一集成电路桥接件的高度与所述第二集成电路桥接件的高度比0.23:1至4.33:1的范围内。
8.根据权利要求1所述的集成电路制作方法，其特征在于，所述第一工艺条件包括第一退火温度，所述第二工艺条件包括第二退火温度。
9.根据权利要求5所述的集成电路制作方法，其特征在于，当所述第一退火温度高于所述第二退火温度时，所述第一硬度低于所述第二硬度。
10.一种集成电路制作方法，其特征在于，包括：在不同工艺条件下，通过第一电镀液以生产具有不同硬度的集成电路桥接件。
11.一种根据权利要求1-10所述的集成电路制作方法制作的集成电路装置。
12.一种集成电路装置，其特征在于，包括:
基底层；
第一集成电路桥接件，设置于所述基底层之上，所述第一集成电路桥接件经配置在第一工艺条件下以通过第一电镀液生成以具有第一硬度；以及
第二集成电路桥接件，设置于所述基底层之上，所述第二集成电路桥接件经配置以在第二工艺条件下通过所述第一电镀液生成以具有第二硬度。
13.根据权利要求12所述的集成电路装置，其特征在于，所述第一工艺条件包括第一电镀温度，所述第二工艺条件包括第二电镀温度。
14.根据权利要求13所述的集成电路装置，其特征在于，当所述第一电镀温度高于所述第二电镀温度时，所述第一硬度低于所述第二硬度。
15.根据权利要求12所述的集成电路装置，其特征在于，所述第一工艺条件包括第一电镀电流密度，所述第二工艺条件包括第二电镀电流密度。
16.根据权利要求15所述的集成电路装置，其特征在于，当所述第一电镀电流密度高于所述第二电镀电流密度时，所述第一硬度高于所述第二硬度。
17.根据权利要求14所述的集成电路装置，其特征在于，所述第二集成电路桥接件设置于所述第一集成电路桥接件之上。
18.根据权利要求17所述的集成电路装置，其特征在于，所述第一集成电路桥接件的高度与所述第二集成电路桥接件的高度比0.23:1至4.33:1的范围内。
19.根据权利要求12所述的集成电路装置，其特征在于，所述第一工艺条件包括第一退火温度，所述第二工艺条件包括第二退火温度。
20.根据权利要求19所述的集成电路装置，其特征在于，当所述第一退火温度高于所述第二退火温度时，所述第一硬度低于所述第二硬度。
21.一种集成电路装置，其特征在于，包括:
基底层；
若干集成电路桥接件，设置于所述基底层之上，若干集成电路桥接件经配置在不同工艺条件下以通过第一电镀液生成以具有不同硬度。
CN202211311228.3A 2022-10-25 2022-10-25 集成电路制作方法以及集成电路装置 Pending CN115513134A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211311228.3A CN115513134A (zh) 2022-10-25 2022-10-25 集成电路制作方法以及集成电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211311228.3A CN115513134A (zh) 2022-10-25 2022-10-25 集成电路制作方法以及集成电路装置

Publications (1)

Publication Number Publication Date
CN115513134A true CN115513134A (zh) 2022-12-23

Family

ID=84511879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211311228.3A Pending CN115513134A (zh) 2022-10-25 2022-10-25 集成电路制作方法以及集成电路装置

Country Status (1)

Country Link
CN (1) CN115513134A (zh)

Similar Documents

Publication Publication Date Title
CN111463185B (zh) 纳米双晶结构
US7527505B2 (en) Semiconductor device contact resistant to deterioration due to heat and method for manufacturing contact
US20080070057A1 (en) Nickel alloy plated structure
JP6741356B1 (ja) リードフレーム
TWI300978B (en) A plate having a chip embedded therein and the manufacturing method of the same
EP2515326B1 (en) Method for manufacturing semiconductor device using an etchant
TWI521104B (zh) 奈米雙晶鎳金屬層、其製備方法、及包含其之電性連接結構、基板及封裝結構
US20190148325A1 (en) Electronic device and method for manufacturing the same
US20210222311A1 (en) Plating solution and metal composite and method of manufacturing the same
JPS6129021A (ja) 電気接点およびその製造方法
DE102014111533A1 (de) Chipanordnung
KR20190057163A (ko) 시안계 전해 금 도금욕 및 이것을 사용하는 범프 형성 방법
US10213986B2 (en) Electric connection and method of manufacturing the same
CN115513134A (zh) 集成电路制作方法以及集成电路装置
US10329681B2 (en) Copper-silver dual-component metal electroplating solution and electroplating method for semiconductor wire
KR101832988B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
US10914018B2 (en) Porous Cu on Cu surface for semiconductor packages
Kim et al. Electrical waveform mediated through-mask deposition of solder bumps for wafer level packaging
CN218548384U (zh) 集成电路工艺系统
JPH11269587A (ja) 電解析出法による合金及びそれを用いた マイクロアレイコネクター
US12087665B2 (en) Through substrate via structure and manufacturing method thereof, redistribution layer structure and manufacturing method thereof
US9780032B2 (en) Wiring substrate
TW411741B (en) Method to produce a conductive transverse-connection between two wiring-areas on a substrate
CN117497483A (zh) 集成电路制造方法以及集成电路装置
JPH0574778A (ja) バンプおよびその形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination