CN218548384U - 集成电路工艺系统 - Google Patents

Abstract

一种集成电路工艺系统，包括：工艺板、集成电路基板以及挡板单元。所述工艺板经配置以作为所述集成电路工艺系统的第一极。所述集成电路基板经配置以作为所述集成电路工艺系统的第二极。所述挡板单元设置在所述工艺板和所述集成电路基板之间。所述挡板单元包括孔洞结构。

Description

集成电路工艺系统

技术领域

本申请是有关一种装置，详细来说，是有关于一种集成电路工艺系统。

背景技术

在现有技术中，通常会对集成电路基板(例如但不限于WBGA基板)进行镍电镀工艺以实现基板防腐蚀并且有效降低成本。然而，由于电镀基板的表面分布容易不均，常在基板上的边角位置产生较厚的镀层，降低电镀层厚度的均匀性。

实用新型内容

有鉴于此，本申请的目的之一在于提供一种集成电路工艺系统来解决上述问题。

依据本申请的一实施例，提供一种集成电路工艺系统，包括：工艺板、集成电路基板以及挡板单元。所述工艺板经配置以作为所述集成电路工艺系统的第一极。所述集成电路基板经配置以作为所述集成电路工艺系统的第二极。所述挡板单元设置在所述工艺板和所述集成电路基板之间。所述挡板单元包括孔洞结构。

依据本申请的一实施例，所述挡板单元包括第一区及第二区，所述第二区包围所述第一区，所述孔洞结构的孔洞分布在所述第一区的密度大于分布在所述第二区的密度。

依据本申请的一实施例，所述第一区的位置对应所述集成电路基板接收所述金属离子的区域的位置。

依据本申请的一实施例，所述第一区是矩形区域。

依据本申请的一实施例，所述第二区是包围所述矩形区域的环形区域。

依据本申请的一实施例，所述孔洞结构在所述第一区的孔洞呈现矩形孔洞结构。

依据本申请的一实施例，多个所述形孔洞结构在所述第一区呈矩阵排列。

依据本申请的一实施例，所述孔洞结构在所述第一区的孔洞包括多个圆形孔洞结构。

本申请提出的集成电路工艺系统在进行电镀工艺时，通过挡板单元的孔洞结构可以避免过多的金属离子附着于集成电路基板的待加工区域的边角部分，借此减少待加工区域的边角部分的电镀层的厚度，并增加待加工区域的中心部分的电镀层的厚度，借此提高集成电路基板的电镀层的均匀性。

附图说明

附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：

图1演示依据本申请一实施例的集成电路工艺系统的方块示意图。

图2演示依据本申请一实施例的集成电路工艺系统的示意图。

图3演示依据本申请第一实施例的挡板单元的俯视视图。

图4演示依据本申请第二实施例的挡板单元的俯视视图。

图5演示依据本申请第三实施例的挡板单元的俯视视图。

图6演示依据本申请一实施例的集成电路基板的俯视视图。

具体实施方式

以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。

再者，在此处使用空间上相对的词汇，譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者，可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外，还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如，旋转90度或处于其他方位)，而这些空间上相对的描述词汇就应该做相应的解释。

虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属技术领域中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随权利要求书所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。

图1演示依据本申请一实施例的集成电路工艺系统1的方块示意图。在某些实施例中，集成电路工艺系统1经配置以进行电镀工艺。在某些实施例中，集成电路工艺系统1包括工艺板11、集成电路基板12以及挡板单元13。在某些实施例中，工艺板11包括金属离子(例如但不限于镍离子、金离子)。在某些实施例中，工艺板11经配置以作为集成电路工艺系统1的第一极。在某些实施例中，工艺板11作为电镀工艺中的阳极。在某些实施例中，集成电路基板12可以是WBGA基板。在某些实施例中，集成电路基板12经配置以作为集成电路工艺系统1的第二极。在某些实施例中，集成电路基板12作为电镀工艺中的阴极。在某些实施例中，工艺板11向集成电路基板12自提供金属离子(例如但不限于镍离子、金离子)以进行电镀。在某些实施例中，挡板单元13设置在工艺板11和集成电路基板12之间。在某些实施例中，挡板单元13包括孔洞结构。在某些实施例中，挡板单元13经配置以提升集成电路基板12的电镀层的均匀性。

图2演示依据本申请一实施例的集成电路工艺系统2的示意图。在某些实施例中，集成电路工艺系统2经配置以进行电镀工艺。在某些实施例中，集成电路工艺系统2可以用以实现图1实施例的集成电路工艺系统1。在某些实施例中，集成电路工艺系统2包括工艺板21、集成电路基板22以及挡板单元23。在某些实施例中，工艺板21、集成电路基板22以及挡板单元23容纳于电镀槽T2之中，其中电镀槽T2内有电镀液。

在某些实施例中，工艺板21经配置以作为集成电路工艺系统2的第一极。在某些实施例中，工艺板21作为电镀工艺中的阳极。在某些实施例中，工艺板21包括金属离子(例如但不限于镍离子、金离子)。

在某些实施例中，集成电路基板22可以是WBGA基板。在某些实施例中，集成电路基板22经配置以作为集成电路工艺系统2的第二极。在某些实施例中，集成电路基板22作为电镀工艺中的阴极。在某些实施例中，工艺板21向集成电路基板22提供金属离子(例如但不限于镍离子、金离子)以进行电镀。同时参考图2及图6，其中图6演示依据本申请一实施例的集成电路基板22的俯视视图。在某些实施例中，集成电路基板22大致上呈现矩形板状结构。在某些实施例中，集成电路基板22包括矩形区域R22。在某些实施例中，矩形区域R22中包括多个待加工区域221。在某些实施例中，集成电路基板22中除去多个待加工区域221的区域可以使用防焊油墨覆盖。当集成电路工艺系统2对集成电路基板22进行电镀工艺时，工艺板21提供的金属离子(例如但不限于镍离子、金离子)附着在待加工区域221中以对待加工区域221进行电镀。在某些实施例中，待加工区域221是矩形区域。在某些实施例中，多个待加工区域221在集成电路基板22上呈矩阵排列。需说明的是，在实际应用上集成电路工艺系统2可以对多个集成电路基板22同时进行电镀工艺。

在某些实施例中，挡板单元23设置在工艺板21和集成电路基板23之间。在某些实施例中，挡板单元23包括孔洞结构。在某些实施例中，挡板单元23经配置以提升集成电路基板22的电镀层的均匀性。在某些实施例中，挡板单元23的孔洞结构的分布对应集成电路基板22的多个待加工区域221的排列，借此提升集成电路基板22的电镀层的均匀性。

参考图3，图3演示依据本申请第一实施例的挡板单元23的俯视视图。在某些实施例中，挡板单元23大致上是矩形挡板。挡板单元23包括第一区Q1以及第二区Q2。在某些实施例中，第二区Q2包围第一区Q1。在某些实施例中，第一区Q1是虚线标识的矩形区域。在某些实施例中，第一区Q1的矩形区域的面积对应矩形区域R22的面积，换言之，第一区Q1的矩形区域同样可以容纳多个待加工区域221。在某些实施例中，第二区Q2是挡板单元23中除去第一区Q1外的环形区域。在某些实施例中，第二区Q2的环形区域包围第一区Q1的矩形区域。

在某些实施例中，挡板单元23的孔洞结构分布在第一区Q1的密度大于分布在第二区Q2的密度。在图3的实施例中，挡板单元23的孔洞结构分布在第一区Q1的孔洞是一个矩形孔洞H23，同时，第二区Q2不包括任何孔洞。在某些实施例中，矩形孔洞H23的面积与第一区Q1的矩形区域大致相同。换言之，矩形孔洞H23的面积同样对应矩形区域R22。

由于挡板单元23中位于第一区Q1的矩形孔洞H23对应集成电路基板22的矩形区域R22，并且第二区Q2中没有任何孔洞，如此一来，当集成电路工艺系统2进行电镀工艺时，设置于工艺板21和集成电路基板22之间的挡板单元23通过第二区Q2的挡板部分阻挡金属离子(例如但不限于镍离子、金离子)，借此使得金属离子(例如但不限于镍离子、金离子)仅能通过第一区Q1的矩形孔洞H23附着于待加工区域221之上。如此一来，可以避免过多的金属离子(例如但不限于镍离子、金离子)附着于待加工区域221的边角部分，借此减少待加工区域221边角部分的电镀层的厚度，并增加待加工区域22中心部分的电镀层的厚度，提高集成电路基板22的电镀层的均匀性。

参考图4，图4演示依据本申请第二实施例的挡板单元23的俯视视图。在某些实施例中，挡板单元23大致上是矩形挡板。挡板单元23包括第一区Q1’以及第二区Q2’。在某些实施例中，第二区Q2’包围第一区Q1’。在某些实施例中，第一区Q1’是虚线标识的矩形区域。在某些实施例中，第一区Q1’的矩形区域的面积对应矩形区域R22的面积，换言之，第一区Q1’的矩形区域同样可以容纳多个待加工区域221。在某些实施例中，第二区Q2’是挡板单元23中除去第一区Q1’外的环形区域。在某些实施例中，第二区Q2’的环形区域包围第一区Q1’的矩形区域。

在某些实施例中，挡板单元23的孔洞结构分布在第一区Q1’的密度大于分布在第二区Q2’的密度。在图4的实施例中，挡板单元23的孔洞结构分布在第一区Q1’的孔洞是矩阵排列的多个矩形孔洞H23’，同时，第二区Q2’不包括任何孔洞。在某些实施例中，每一个矩形孔洞H23’的位置与面积分别对应一个待加工区域221的位置与面积。

由于挡板单元23中位于第一区Q1’的矩形孔洞H23’各别对应集成电路基板22的待加工区域221，并且第二区Q2’中没有任何孔洞，如此一来，当集成电路工艺系统2进行电镀工艺时，设置于工艺板21和集成电路基板22之间的挡板单元23通过第二区Q2’的挡板部分阻挡金属离子(例如但不限于镍离子、金离子)，借此使得金属离子(例如但不限于镍离子、金离子)仅能通过第一区Q1’的多个矩形孔洞H23’附着于待加工区域221之上。如此一来，可以避免过多的金属离子(例如但不限于镍离子、金离子)附着于待加工区域221的边角部分，借此减少待加工区域221边角部分的电镀层的厚度，并增加待加工区域22中心部分的电镀层的厚度，提高集成电路基板22的电镀层的均匀性。

参考图5，图5演示依据本申请第三实施例的挡板单元23的俯视视图。在某些实施例中，挡板单元23大致上是矩形挡板。挡板单元23包括第一区Q1”以及第二区Q2”。在某些实施例中，第二区Q2”包围第一区Q1”。在某些实施例中，第一区Q1”是虚线标识的矩形区域。在某些实施例中，第一区Q1”的矩形区域的面积对应矩形区域R22的面积，换言之，第一区Q1”的矩形区域同样可以容纳多个待加工区域221。在某些实施例中，第二区Q2”是挡板单元23中除去第一区Q1”外的环形区域。在某些实施例中，第二区Q2”的环形区域包围第一区Q1”的矩形区域。

在某些实施例中，挡板单元23的孔洞结构分布在第一区Q1”的密度大于分布在第二区Q2”的密度。在图5的实施例中，挡板单元23的孔洞结构分布在第一区Q1”和第二区Q2”的孔洞是多个圆形孔洞H23”，其中分布在第一区Q1”内的圆形孔洞H23”的密度大于分布在第二区Q2”内的圆形孔洞H23”。

由于挡板单元23中位于第一区Q1”的圆形孔洞H23”分布的较密集，位于第二区Q2”的圆形孔洞H23”分布的较松散，同时，第一区Q1”的矩形区域对应矩形区域R22，如此一来，当集成电路工艺系统2进行电镀工艺时，通过第二区Q2”的圆形孔洞H23”的金属离子(例如但不限于镍离子、金离子)较少，通过第一区Q1”的圆形孔洞H23”的金属离子(例如但不限于镍离子、金离子)较多。如此一来，可以避免过多的金属离子(例如但不限于镍离子、金离子)附着于待加工区域221的边角部分，借此减少待加工区域221边角部分的电镀层的厚度，并增加待加工区域22中心部分的电镀层的厚度，提高集成电路基板22的电镀层的均匀性。

需说明的是，图5中所示的圆形孔洞H23”的分布态样仅是一种范例说明，在实际应用中，可以根据所需的电镀层厚度调整圆形孔洞H23”在第一区Q1”和第二区Q2”的密度与位置。本领域技术人员应能理解圆形孔洞H23”分布的越密集，通过的金属离子的数量越多，则对应到的待加工区域221的部分的电镀层厚度越厚。相反地，圆形孔洞H23”分布的越松散，金属离子通过的量越少，则对应到的待加工区域221的部分的电镀层厚度越薄。

本领域技术人员应能理解，当集成电路工艺系统2对多个集成电路基板22同时进行电镀工艺时，仅需要同时设置多个挡板单元23在多个集成电路基板22和工艺板21之间，并且使得每个挡板单元的第一区Q1(或第一区Q1’、第一区Q1”)的位置对应到矩形区域R22的位置即可。

申请人通过图5实施例的挡板单元23进行镍离子的电镀工艺后与未使用挡板单元23进行镍离子的电镀工艺后得到的镍层厚度进行比较，并将比较结果陈列于下方表1。

表1

其中，表1中的变化量数值是用标准差除以平均值得到，U％是用差值除以平均值除以2得到。从表1可清楚观察，使用挡板单元23后，三块集成电路基板的最大值和最小值的差值至少减少1.3微米，整体镍层厚度的变化量至少减少3％以上。换言之，使用挡板单元23后，三块集成电路基板的电镀层的均匀性都有明显提升。

如本文中所使用，术语“近似地”、“基本上”、“基本”及“约”用于描述并考虑小变化。当与事件或情况结合使用时，所述术语可指事件或情况精确地发生的例子以及事件或情况极近似地发生的例子。如本文中相对于给定值或范围所使用，术语“约”大体上意味着在给定值或范围的±10％、±5％、±1％或±0.5％内。范围可在本文中表示为自一个端点至另一端点或在两个端点之间。除非另外规定，否则本文中所公开的所有范围包括端点。术语“基本上共面”可指沿同一平面定位的在数微米(μm)内的两个表面，例如，沿着同一平面定位的在10μm内、5μm内、1μm内或0.5μm内。当参考“基本上”相同的数值或特性时，术语可指处于所述值的平均值的±10％、±5％、±1％或±0.5％内的值。

如本文中所使用，术语“近似地”、“基本上”、“基本”和“约”用于描述和解释小的变化。当与事件或情况结合使用时，所述术语可指事件或情况精确地发生的例子以及事件或情况极近似地发生的例子。举例来说，当与数值结合使用时，术语可指小于或等于所述数值的±10％的变化范围，例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％)，那么可认为所述两个数值“基本上”或“约”相同。举例来说，“基本上”平行可以指相对于0°的小于或等于±10°的角度变化范围，例如，小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°，或小于或等于±0.05°。举例来说，“基本上”垂直可以指相对于90°的小于或等于±10°的角度变化范围，例如，小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°，或小于或等于±0.05°。

举例来说，如果两个表面之间的位移等于或小于5μm、等于或小于2μm、等于或小于1μm或等于或小于0.5μm，那么两个表面可以被认为是共面的或基本上共面的。如果表面相对于平面在表面上的任何两个点之间的位移等于或小于5μm、等于或小于2μm、等于或小于1μm或等于或小于0.5μm，那么可以认为表面是平面的或基本上平面的。

如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”和“电导率”是指转移电流的能力。导电材料通常指示对电流流动为极少或零对抗的那些材料。电导率的一个量度是西门子/米(S/m)。通常，导电材料是电导率大于近似地104S/m(例如，至少105S/m或至少106S/m)的一种材料。材料的电导率有时可以随温度而变化。除非另外规定，否则材料的电导率是在室温下测量的。

如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含复数指示物。在一些实施例的描述中，提供于另一组件“上”或“上方”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。

如本文中所使用，为易于描述可在本文中使用空间相对术语例如“下面”、“下方”、“下部”、“上方”、“上部”、“下部”、“左侧”、“右侧”等描述如图中所说明的一个组件或特征与另一组件或特征的关系。除图中所描绘的定向之外，空间相对术语意图涵盖在使用或操作中的装置的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。应理解，当一组件被称为“连接到”或“耦合到”另一组件时，其可直接连接或耦合到所述另一组件，或可存在中间组件。

前文概述本公开的若干实施例和细节方面的特征。本公开中描述的实施例可容易地用作用于设计或修改其它过程的基础以及用于执行相同或相似目的和/或获得引入本文中的实施例的相同或相似优点的结构。这些等效构造不脱离本公开的精神和范围并且可在不脱离本公开的精神和范围的情况下作出不同变化、替代和改变。

Claims (8)

1.一种集成电路工艺系统，其特征在于，包括：

工艺板，经配置以作为所述集成电路工艺系统的第一极；

集成电路基板，经配置以作为所述集成电路工艺系统的第二极；以及

挡板单元，设置在所述工艺板和所述集成电路基板之间，所述挡板单元包括孔洞结构。

2.根据权利要求1所述的集成电路工艺系统，其特征在于，所述挡板单元包括第一区及第二区，所述第二区包围所述第一区，所述孔洞结构的孔洞分布在所述第一区的密度大于分布在所述第二区的密度。

3.根据权利要求2所述的集成电路工艺系统，其特征在于，所述第一区的位置对应所述集成电路基板接收金属离子的区域的位置。

4.根据权利要求3所述的集成电路工艺系统，其特征在于，所述第一区是矩形区域。

5.根据权利要求4所述的集成电路工艺系统，其特征在于，所述第二区是包围所述矩形区域的环形区域。

6.根据权利要求5所述的集成电路工艺系统，其特征在于，所述孔洞结构在所述第一区的孔洞呈现矩形孔洞结构。

7.根据权利要求6所述的集成电路工艺系统，其特征在于，多个所述矩形孔洞结构在所述第一区呈矩阵排列。

8.根据权利要求5所述的集成电路工艺系统，其特征在于，所述孔洞结构在所述第一区的孔洞包括多个圆形孔洞结构。

Images