CN115512748A - 用于补偿由于半圆漏极侧选择栅极引起的擦除速度变化的系统和方法 - Google Patents

用于补偿由于半圆漏极侧选择栅极引起的擦除速度变化的系统和方法 Download PDF

Info

Publication number
CN115512748A
CN115512748A CN202210125059.8A CN202210125059A CN115512748A CN 115512748 A CN115512748 A CN 115512748A CN 202210125059 A CN202210125059 A CN 202210125059A CN 115512748 A CN115512748 A CN 115512748A
Authority
CN
China
Prior art keywords
row
memory
sgd
select gates
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210125059.8A
Other languages
English (en)
Inventor
A·普拉卡什
杨翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of CN115512748A publication Critical patent/CN115512748A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明题为“用于补偿由于半圆漏极侧选择栅极引起的擦除速度变化的系统和方法”。本申请公开了非易失性存储器系统。该存储器系统包括成行的存储器孔FC‑SGD和SC‑SGD，后者可以通过SHE切割操作来形成。SC‑SGD的擦除速度比FC‑SGD的擦除速度慢。为了克服擦除速度差异，SC‑SGD被编程至相比于FC‑SGD更高的Vt。通过将SC‑SGD编程至更高的Vt，擦除速度增加并且与FC‑SGD的擦除速度匹配。此外，将不同的SC‑SGD切割成不同的量，以在SC‑SGD之间产生不同的擦除速度。与切割程度/量较小的SC‑SGD相比，切割程度/量较大的SC‑SGD具有更慢的擦除速度。然而，SC‑SGD之间的验证水平可以不同，以产生具有Vt的SC‑SGD，使得它们的擦除速度彼此匹配并与FC‑SGD匹配。

Description

用于补偿由于半圆漏极侧选择栅极引起的擦除速度变化的系 统和方法
技术领域
本申请涉及利用存储器孔，在该存储器孔中边缘被切割/改变，从而限定半圆存储器孔。具体地，本申请涉及使用不同的阈值电压对全圆(即，未切割/未改变的)存储器孔和半圆存储器孔进行编程。这些不同的阈值电压允许全圆存储器孔和半圆存储器孔实现相似的擦除速度。
背景技术
半圆漏极侧选择栅极(“SC-SGD”)存储器技术提供若干优点，包括减小的管芯尺寸。为了生产SC-SGD，使用蚀刻技术来切割存储器孔，从而赋予它们半圆形形状，并将块或行分成若干串。取决于用于形成SC-SGD的工艺，可能出现某些低效率。例如，如果不正确地切割存储器孔，那么它们可能变得无用，即在擦除操作期间无法使用。另外，虚设孔通常存在于存储器设备中，在行的两个区域之间提供非功能缓冲区。
由于SC-SGD与全圆漏极侧选择栅极(“FC-SGD”)一起形成，因此，块可以包括FC-SGD和SC-SGD两者。然而，FC-SGD和SC-SGD的相应擦除速度是不同的。例如，FC-SGD擦除速度比SC-SGD擦除速度快。在SC-SGD擦除速度太慢的情况下，无法实现SC-SGD存储器技术。就这一点而言，即使当SC-SGD存储器孔功能正常(即，能够存储一些用户数据)时，其他问题诸如相对擦除速度仍然是个问题。
发明内容
本公开的一个方面涉及一种用于对存储器设备进行编程的方法。该方法包括将第一行存储器孔的一个或多个选择栅极编程至第一阈值电压。该第一行存储器孔的该一个或多个选择栅极限定全圆漏极侧选择栅极(FC-SGD)。该方法以基于该第一阈值电压使得该第一行存储器孔的该一个或多个选择栅极具有第一擦除速度而继续。该方法以将第二行存储器孔的一个或多个选择栅极编程至不同于该第一阈值电压的第二阈值电压而继续。该第二行存储器孔的该一个或多个选择栅极限定半圆漏极侧选择栅极(SC-SGD)。该方法以基于该第二阈值电压使得该第二行存储器孔的该一个或多个选择栅极具有第二擦除速度而继续，该第二擦除速度与该第一擦除速度至少相差阈值擦除速度。
在一个实施方案中，该第二擦除速度与该第一擦除速度匹配。
在一个实施方案中，该方法继续进行，对该第一行存储器孔的该一个或多个选择栅极进行编程包括施加第一编程电压。该方法继续进行，对该第二行存储器孔的该一个或多个选择栅极进行编程包括施加大于该第一编程电压的第二编程电压。
在一个实施方案中，在对该第一行的一个或多个选择栅极和该第二行的一个或多个选择栅极进行编程之前，该方法以确定该第二行存储器孔的该一个或多个选择栅极是否限定SC-SGD而继续。该方法以基于预定验证水平对该第二行存储器孔的该一个或多个选择栅极进行编程而继续。
在一个实施方案中，在对该第一行存储器孔的该一个或多个选择栅极和该第二行存储器孔的该一个或多个选择栅极进行编程之前，该方法以向该第一行存储器孔的该一个或多个选择栅极和该第二行存储器孔的该一个或多个选择栅极提供擦除脉冲而继续。该方法以基于该擦除脉冲，确定该第一行存储器孔的该一个或多个选择栅极的第一擦除速度和该第二行存储器孔的该一个或多个选择栅极的第二擦除速度而继续。
在一个实施方案中，当该第一擦除速度快于该第二擦除速度时，该方法以将该第二阈值电压设置为高于该第一阈值电压而继续。
在一个实施方案中，该第一行存储器孔的该一个或多个选择栅极位于该存储器设备的存储器块的第一行中，并且该第二行存储器孔的该一个或多个选择栅极位于该存储器块的第二行中。
根据本公开的另一方面，一种存储器系统包括存储器设备。该存储器系统包括控制器，该控制器操作地耦接到该存储器设备。该控制器被配置为将第一行存储器孔的一个或多个选择栅极编程至第一阈值电压。该第一行存储器孔的该一个或多个选择栅极限定全圆漏极侧选择栅极(FC-SGD)。该控制器被进一步配置为基于该第一阈值电压使得该第一行存储器孔的该一个或多个选择栅极具有第一擦除速度。该控制器被进一步配置为将第二行存储器孔的一个或多个选择栅极编程至不同于该第一阈值电压的第二阈值电压。该第二行存储器孔的该一个或多个选择栅极限定半圆漏极侧选择栅极(SC-SGD)。该控制器被进一步配置为基于该第二阈值电压，使得该第二行存储器孔的该一个或多个选择栅极具有第二擦除速度，该第二擦除速度与该第一擦除速度至少相差阈值擦除速度。
在一个实施方案中，该第二擦除速度与该第一擦除速度匹配。
在一个实施方案中，该控制器被进一步配置为对该第一行存储器孔的该一个或多个选择栅极进行编程包括施加第一编程电压。该控制器被进一步配置为对该第二行存储器孔的该一个或多个选择栅极进行编程包括施加大于该第一编程电压的第二编程电压。
在一个实施方案中，在对该第一行的一个或多个选择栅极和该第二行的一个或多个选择栅极进行编程之前，该控制器被进一步配置为确定该第二行存储器孔的该一个或多个选择栅极是否限定SC-SGD。该控制器被进一步配置为基于预定验证水平对该第二行存储器孔的该一个或多个选择栅极进行编程。
在一个实施方案中，在对该第一行存储器孔的该一个或多个选择栅极和该第二行存储器孔的该一个或多个选择栅极进行编程之前，该控制器被进一步配置为向该第一行存储器孔的该一个或多个选择栅极和该第二行存储器孔的该一个或多个选择栅极提供擦除脉冲。该控制器被进一步配置为基于该擦除脉冲，确定该第一行存储器孔的该一个或多个选择栅极的第一擦除速度和该第二行存储器孔的该一个或多个选择栅极的第二擦除速度。
在一个实施方案中，当该第一擦除速度快于该第二擦除速度时，控制器被进一步配置为将该第二阈值电压设置为高于该第一阈值电压。
在一个实施方案中，该第一行存储器孔的该一个或多个选择栅极位于该存储器设备的存储器块的第一行中，并且该第二行存储器孔的该一个或多个选择栅极位于该存储器块的第二行中。
根据本公开的另一方面，一种非暂态计算机可读存储介质，其被配置为存储指令，该指令在由包括存储器系统的控制器的处理器执行时，使得该存储器系统执行以下步骤：将第一行存储器孔的一个或多个选择栅极编程到第一阈值电压。该第一行存储器孔的该一个或多个选择栅极限定全圆漏极侧选择栅极(FC-SGD)。该指令进一步使得该存储器系统执行以下步骤：基于该第一阈值电压，使得该第一行存储器孔的该一个或多个选择栅极具有第一擦除速度。该指令进一步使得该存储器系统执行以下步骤：将第二行存储器孔的一个或多个选择栅极编程至不同于该第一阈值电压的第二阈值电压。该第二行存储器孔限定半圆漏极侧选择栅极(SC-SGD)。该指令进一步使得该存储器系统：基于该第二阈值电压，使得该第二行存储器孔的该一个或多个选择栅极具有第二擦除速度，该第二擦除速度与该第一擦除速度至少相差阈值擦除速度。
在一个实施方案中，该第二擦除速度与该第一擦除速度匹配。
在一个实施方案中，该指令进一步使得该存储器系统：对该第一行存储器孔的该一个或多个选择栅极进行编程包括施加第一编程电压。该指令进一步使得该存储器系统：对该第二行存储器孔的该一个或多个选择栅极进行编程包括施加大于该第一编程电压的第二编程电压。
在一个实施方案中，在对该第一行的一个或多个选择栅极和该第二行的一个或多个选择栅极进行编程之前，该指令进一步使得该存储器系统：确定该第二行存储器孔的该一个或多个选择栅极是否限定SC-SGD。该指令进一步使得该存储器系统：基于预定验证水平对该第二行存储器孔的该一个或多个选择栅极进行编程。
在一个实施方案中，在对该第一行存储器孔的该一个或多个选择栅极和该第二行存储器孔的该一个或多个选择栅极进行编程之前，该指令进一步使得该存储器系统：向该第一行存储器孔的该一个或多个选择栅极和该第二行存储器孔的该一个或多个选择栅极提供擦除脉冲。该指令进一步使得该存储器系统：基于该擦除脉冲，确定该第一行存储器孔的该一个或多个选择栅极的第一擦除速度和该第二行存储器孔的该一个或多个选择栅极的第二擦除速度。
在一个实施方案中，该指令进一步使得该存储器系统：当该第一擦除速度快于该第二擦除速度时，将该第二阈值电压设置为高于该第一阈值电压。
附图说明
下面参考附图中描绘的示例性实施方案阐述了更详细的描述。应当理解，这些附图仅描绘了本公开的示例性实施方案，因此不应被认为是对其范围的限制，通过使用附图，以添加的特异性和细节描述和解释了本公开，在附图中：
图1A是示例性存储器设备的框图；
图1B是包括编程电路、计数电路和确定电路的示例性控制电路的框图；
图2示出了利用交错存储器串的三种类型的存储器架构的示意图；
图3A示出了NAND串中的示例性浮栅存储器单元的剖视图；
图3B示出了沿着图3A中所示的接触线的剖视图；
图4A和图4B示出了非易失性存储器，其中电荷俘获存储器单元使用非导电介电材料代替导电浮栅以非易失性方式存储电荷；
图5示出了图1的感测块的示例性框图；
图6A是图1的存储器阵列的示例性三维配置中的一组块的透视图；
图6B示出了图6A的块中的一个块的一部分的示例性剖视图；
图6C示出了图6B的叠堆中的存储器孔直径的曲线图；
图6D示出了图6B的叠堆的区域的近距离视图；
图7A示出了具有多个存储器孔的存储器阵列的示意性平面图；
图7B示出了存储器阵列的剖视图；
图8A和图8B示出了没有虚设孔的另选存储器结构；
图9示出了具有存储器孔的存储器阵列的实施方案，其中该存储器孔基于SHE切割操作切割成不同尺寸；
图10示出了根据一些描述的实施方案显示不同存储器孔的SGDT的Vt分布的曲线图；
图11示出了显示SC-SGD与FC-SGD之间的擦除速度匹配的曲线图；并且
图12A和图12B示出了显示从FC-SGD降低到SC-SGD的擦除速度的曲线图。
具体实施方式
以下描述涉及本公开的各种实施方案。尽管这些实施方案中的一个或多个可能是优选的，但所公开的实施方案不应被解释为或以其它方式用作限制本公开的范围，包括权利要求书。此外，本领域的技术人员将会理解，以下描述具有广泛的应用，并且对任何具体实施方案的详细解释仅旨在作为该实施方案的示例，并非旨在暗示本公开的范围(包括权利要求书)限于该特定实施方案。
以下公开内容涉及修改半圆漏极侧选择栅极(“SC-SGD”)存储器技术以增强性能。为了形成SC-SGD，可以采用浅孔蚀刻(“SHE”)操作。该SHE切割可以将块(在存储器中)划分为块内的多个串。虽然SHE可以形成/限定串，但SHE切割可以进一步分离串，即，将串中的边缘存储器孔切割成两半(或大约两个相等的半部)。就这一点而言，SGD和沟道都被分离。
另外，以下公开内容涉及利用SC-SGD和全圆漏极侧选择栅极(“FC-SGD”)，后者包括未切割/未改变的存储器孔。在测量擦除速度时，已表明FC-SGD擦除速度比SC-SGD快。例如，由于顶层SGD或SGDT(用于控制栅极诱生漏极泄漏(“GIDL”)注入，因此充当用于控制擦除速度的旋钮)以及SC-SGD下方的沟道区域减小，因此GIDL注入减少，导致较慢的GIDL擦除速度。这可能导致若干问题。首先，当擦除操作由于SC-SGD擦除时间增加而变得太慢时，存储器块的总体性能降低。另外，即使管理擦除速度，FC-SGD和SC-SGD擦除速度之间的不匹配也会导致不同的擦除水平。例如，为了使擦除验证水平通过，FC-SGD和SC-SGD被擦除的次数比单独的FC-SGD所需的次数更多，以考虑较慢的SC-SGD擦除速度。然而，这导致对FC-SGD进行更深的擦除操作，从而可能导致可靠性问题。
在本公开中，具有SC-SGD的存储器孔尽管根据SHE切割分离，但得到优化。传统的存储器块包括虚设存储器孔，其中SGD和顶层SGD(“SGDT”)下方的沟道经受SHE切割。该虚设存储器孔通常不被使用并且在本质上是“牺牲性的”。因此，存储器设备不使用虚设存储器孔存储数据，并且因此不对其进行编程或读取。然而，该虚设孔占据块内的空间。本公开的实施方案包括其中消除了虚设孔的存储器块。由于这些增强，管芯(其携带块)可以在尺寸上减小，或者另选地可以保持相同的尺寸但具有更多的存储器孔，这两者通常都是期望的。另外，为了克服不同的擦除速度，利用不同的阈值电压(Vt)对FC-SGD和SC-SGD(包括SGDT)进行编程。例如，在一些实施方案中，SC-SGD上的SGDT被编程至较高Vt(与FC-SGD相比)，从而导致SGDT的擦除速度较低。此外，所选择的(较高)Vt被设计成使得SC-SGD上的SGDT的擦除速度与FC-SGD的擦除速度匹配，或者至少相差阈值擦除速度阈值。换句话说，所选择的(较高)Vt被设计成使得在SC-SGD上的SGDT的擦除速度与FC-SGD的擦除速度匹配，或者至少相差阈值擦除速度。
本文示出和描述的其他实施方案包括用于匹配擦除速度的另选方式。例如，如果将SC-SGD存储器孔上的擦除速度限制于通过增加其SGDT的Vt能够可靠达到的程度，则FC-SGD存储器孔上的SGDT可以被编程至较低Vt以将擦除速度与SC-SGD存储器孔匹配。此外，如果SGDT Vt是固定的，使擦除速度可接受地降低，则FC-SGD存储器孔上的SGDT可以被编程至甚至更低的Vt以与SC-SGD存储器孔的擦除速度匹配。此外，在一些实施方案中，可以使用对SC-SGD上的SGDT增加Vt编程和对FC-SGD上的SGDT减小Vt编程的一些组合。
使用SHE切割操作，切割的程度/量/百分比可以变化。因此，SC-SGD上的一些SGDT被切割的程度大于其他SGDT。换句话说，从一些SC-SGD存储器孔去除的材料量可以大于从其他存储器孔的去除量。SC-SGD存储器孔的切割程度与SC-SGD存储器孔的擦除速度成反比。因此，对于比欠偏移SC-SGD存储器孔(即，去除相对较少材料的存储器孔)切割程度更大的过偏移SC-SGD存储器孔(即，去除相对较多的材料)，过偏移SC-SGD存储器孔的擦除速度慢于欠偏移SC-SGD存储器孔的擦除速度。然而，SC-SGD上的不同SGDT的擦除速度可以被编程至不同的Vt。例如，与较少切割的SC-SGD相比，切割程度更大并且因此具有更慢的擦除速度的SC-SGD存储器孔可以被编程至更高的Vt，从而使得SC-SGD存储器孔具有相同的擦除速度，或至少在彼此的阈值擦除速度内，并且也与FC-SGD擦除速度匹配。
应当指出的是，存储器孔具有不同的选择栅极、虚设字线和数据字线。该具体实施方式描述了应用于SGDT的修改。然而，在一些实施方案中，该存储器系统可以不包括SGDT。在这些实施方案中，SGD用作擦除操作的选择栅极，并且针对SGDT所描述的修改可以应用于SGD。
本公开的若干方面可体现为装置、系统、方法或计算机程序过程的形式。因此，本公开的各方面可完全为硬件实施方案或软件实施方案(包括但不限于固件、常驻软件、微代码等)的形式，或可为硬件部件和软件部件的组合，该硬件部件和软件部件一般可统称为“电路”、“模块”、“装置”或“系统”。另外，本公开的各方面可以例如在存储计算机可读程序代码和/或计算机可执行程序代码的一个或多个非暂态计算机可读存储介质中体现的计算机程序过程的形式。
附加地，各种术语在本文中用于指代特定的系统部件。不同的公司可能以不同的名称指代相同或类似的部件，并且该文档并不旨在区分名称不同而不是功能不同的部件。就以下公开内容中描述的各种功能单元被称为“模块”而言，这种表征旨在不过度地限制可能实施机制的范围。例如，“模块”可被实现为包括定制超大规模集成(VLSI)电路或门阵列的硬件电路、或包括逻辑芯片、晶体管或其他分立部件的现成半导体。在另一示例中，模块还可在可编程硬件设备诸如现场可编程门阵列(FPGA)、可编程阵列逻辑部件、可编程逻辑设备等中实现。此外，模块还可至少部分地由各种类型的处理器所执行的软件实现。例如，模块可包括可执行代码段，该可执行代码段构成转换成对象、过程或功能的计算机指令的一个或多个物理或逻辑块。另外，不要求此类模块的可执行部分物理地定位在一起，而是可包括不同指令，该不同指令存储在不同位置中，并且当一起执行时，构成所识别的模块并实现该模块的所述目的。可执行代码可包括仅单个指令或多个指令的集合，以及分布在不同代码段上，或分布在不同程序之间，或分布在若干存储器设备上等。在软件或部分软件模块具体实施中，软件部分可存储在一个或多个计算机可读和/或可执行存储介质上，该存储介质包括但不限于基于电子、磁性、光学、电磁、红外或半导体的系统、装置或设备，或它们的任何合适组合。一般来讲，为了本公开的目的，计算机可读和/或可执行存储介质可以包括能够包含和/或存储用于供指令执行系统、装置、处理器或设备使用或与其结合的程序的任何有形和/或非暂态介质。
类似地，出于本公开的目的，术语“部件”可由任何有形的、物理的和非暂态的设备构成。例如，部件可为硬件逻辑电路的形式，该硬件逻辑电路由定制VLSI电路、门阵列或其他集成电路构成，或由现成半导体构成，该现成半导体包括逻辑芯片、晶体管或其他分立部件，或任何其他合适的机械和/或电子设备。此外，部件也可在可编程硬件设备诸如现场可编程门阵列(FPGA)、可编程阵列逻辑部件、可编程逻辑设备等中实现。此外，部件可由一个或多个硅基集成电路设备(诸如芯片、管芯、管芯平面和封装件)或其他分立电气设备构成，其经由例如印刷电路板(PCB)等的电导体与一个或多个其他部件处于电连通配置。因此，如上所定义的模块在某些实施方案中可体现为或实现为部件，并且在一些情况下，术语模块和部件可互换使用。
在本文使用术语“电路”的情况下，其包括构成允许电流流动的一个或多个导电通路的一个或多个电气和/或电子部件。电路可为闭环配置或开环配置的形式。在闭环配置中，电路部件可为电流提供返回通路。相比之下，在开环配置中，其中的电路部件可被视为形成电路，尽管不包括电流的返回通路。例如，无论集成电路是否接地(作为用于电流的返回通路)，该集成电路都被称为电路。在某些示例性实施方案中，电路可包括一组集成电路、唯一集成电路或集成电路的一部分。例如，电路可包括定制VLSI电路、门阵列、逻辑电路和/或其他形式的集成电路，以及可包括现成半导体诸如逻辑芯片、晶体管或其他分立设备。在另一示例中，电路可以包括一个或多个硅基集成电路设备(诸如芯片、管芯、管芯平面和封装件)或其他分立电气设备，这些设备经由例如印刷电路板(PCB)的电导体与一个或多个其他部件处于电连通配置。电路还可被实现为相对于可编程硬件设备诸如现场可编程门阵列(FPGA)、可编程阵列逻辑部件和/或可编程逻辑设备等的合成电路。在其他示例性实施方案中，电路可包括非集成电气和/或电子部件(具有或不具有集成电路设备)的网络。因此，在某些实施方案中，如上所定义的模块可体现为或实现为电路。
应当理解，本文所公开的示例性实施方案可包括一个或多个微处理器和特定存储的计算机程序指令，该特定存储的计算机程序指令控制一个或多个微处理器以结合某些非处理器电路和其他元件来实现本文所公开的功能中的一些、大多数或全部。另选地，一些或所有功能可由不具有存储的程序指令的状态机实现或者在一个或多个专用集成电路(ASIC)或现场可编程门阵列(FPGA)中实现，其中每个功能或某些功能的一些组合被实现为定制逻辑。也可使用这些方法的组合。此外，下文对“控制器”的引用应被定义为包括单独电路部件、专用集成电路(ASIC)、具有控制软件的微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)和/或具有控制软件的处理器，或它们的组合。
此外，如本文可使用的，术语“程序”、“软件”、“软件应用程序”等是指被设计用于在计算机实现的系统上执行的指令序列。因此，“程序”、“软件”、“应用程序”、“计算机程序”或“软件应用程序”可包括子程序、功能、规程、对象方法、对象具体实施、可执行应用程序、小应用程序、小服务程序、源代码、目标代码、共享库/动态加载库和/或被设计用于在计算机系统上执行的特定指令的其他序列。
另外，在本文中可使用的情况下，术语“耦接”、“耦合”或“联接”旨在表示直接或间接连接。因此，如果第一设备耦接或被耦接至第二设备，则该连接可通过直接连接或通过经由其他设备(或部件)和连接的间接连接来进行。
关于术语诸如“实施方案”、“一个实施方案”、“示例性实施方案”、“特定实施方案”或其他类似术语在本文中的使用，这些术语旨在指示结合该实施方案描述的具体特征、结构、功能、操作或特性存在于本公开的至少一个实施方案中。因此，短语诸如“在一个实施方案中”、“在实施方案中”、“在一实施方案中”等的出现可以但不一定全部是指同一个实施方案，而是指“一个或多个但不是所有实施方案”，除非另有明确说明。此外，术语“包含”、“具有”、“包括”及其变型形式以开放式方式使用，并且因此应被解释为意指“包括但不限于…”，除非另外明确指明。另外，前面带有“包括…”的元件在没有更多限制的情况下不排除在包括该元件的主题过程、方法、系统、物品或装置中存在附加的相同元件。
术语“一”、“一个”和“该”也指“一个或多个”，除非另有明确说明。此外，本文和/或所附权利要求中可使用的短语“A和B中的至少一者”(由此A和B是指示特定对象或属性的变量)指示A或B的选择，或A和B两者的选择，类似于短语“和/或”。在此类短语中存在多于两个变量的情况下，该短语据此被定义为仅包括变量中的一者、变量中的任一者、变量中的任一者的任何组合(或子组合)以及变量中的全部。
此外，在本文中使用的情况下，术语“约”或“大约”适用于所有数值，无论是否明确指示。这些术语通常是指本领域技术人员认为与所引用的值等同(例如，具有相同的功能或结果)的数值范围。在某些情况下，这些术语可包括四舍五入成最近有效数字的数值。
此外，本文中提出的任何枚举的项目列表并不意味着所列出的项目中的任何或所有项目是彼此互相排斥的和/或相互包容的，除非另有明确说明。另外，如本文所用，术语“组”应解释为意指根据设定理论的“一个或多个”，并且在“多组”的情况下，应解释为意指“一个或多个”和/或“多个或更多个”中的复数(多个)，除非另外明确指明。
在下面的详细描述中，参考形成其一部分的附图。已经认识到，前述发明内容仅为示例性的并且不旨在以任何方式进行限制。除了上述例示性方面、示例性实施方案和特征之外，通过参考附图和以下具体实施方式，附加的方面、示例性实施方案和特征将变得显而易见。每个图中的元件的描述可以参考前面的图的元件。相似的参考数字可以指代附图中的相似的元件，包括相似的元件的替代示例性实施方案。
图1A是示例性存储器设备的框图。存储器设备100可包括一个或多个存储器管芯108。存储器管芯108包括存储器单元的存储器结构126，诸如存储器单元的阵列、控制电路110和读取/写入电路128。存储器结构126能够经由行解码器124通过字线寻址，并且能够经由列解码器132通过位线寻址。读取/写入电路128包括多个感测块SB1、感测块SB2、…、SBp(感测电路系统)并允许并行读取或编程存储器单元的页。通常，控制器122包括在与一个或多个存储器管芯108相同的存储器设备100(例如，可移动存储卡)中。命令和数据经由数据总线120在主机140和控制器122之间传输，并且经由线118在控制器和一个或多个存储器管芯108之间传输。
存储器结构126可以是二维的或三维的。存储器结构126可包括一个或多个存储器单元的阵列，该一个或多个存储器单元的阵列包括三维阵列。存储器结构126可包括单片三维存储器结构，其中多个存储器级形成在诸如晶圆的单个基板上方(而不在其中)，没有居间基板。存储器结构126可包括任何类型的非易失性存储器，该非易失性存储器一体地形成在具有设置在硅衬底上方的有源区域的一个或多个物理级的存储器单元阵列中。存储器结构126可在非易失性存储器设备中，该非易失性存储器设备具有与存储器单元的操作相关联的电路，无论相关联的电路是在衬底上方还是在衬底内。
控制电路110与读取/写入电路128协作以在存储器结构126上执行存储器操作，并且包括状态机112、片上地址解码器114和功率控制模块116。状态机112提供存储器操作的芯片级控制。
存储区域113可例如被提供用于编程参数。编程参数可包括编程电压、编程电压偏置、指示存储器单元的位置的位置参数、接触线连接器厚度参数、验证电压等。位置参数可以指示存储器单元在整个NAND串阵列内的位置、存储器单元在特定NAND串组内的位置、存储器单元在特定平面上的位置等。接触线连接器厚度参数可指示接触线连接器、构成接触线连接器的基板或材料等的厚度。
片上地址解码器114提供主机或存储器控制器使用的地址接口与解码器124和132使用的硬件地址之间的地址接口。功率控制模块116控制在存储器操作期间供应到字线和位线的功率和电压。该功率控制模块可包括用于字线、SGS晶体管和SGD晶体管与源极线的驱动器。在一种方法中，感测块可包括位线驱动器。SGS晶体管为在NAND串的源极端处的选择栅极晶体管，并且SGD晶体管为在NAND串漏极端处的选择栅极晶体管。
在一些实施方案中，可组合部件中的一些部件。在各种设计中，除存储器结构126之外的部件中的一个或多个部件(单独或组合)可被认为是至少一个控制电路，该至少一个控制电路被配置为执行本文所述的动作。例如，控制电路可包括控制电路110、状态机112、解码器114/132、功率控制模块116、感测块SBb、感测块SB2、…SBp、读取/写入电路128、控制器122等中的任何一者或它们的组合。
控制电路可包括被配置为对一组存储器单元执行编程和验证操作的编程电路，其中该一组存储器单元包括被分配用于表示多种数据状态中的一种数据状态的存储器单元，以及被分配用于表示多种数据状态中的另一种数据状态的存储器单元；该编程和验证操作包括多个编程和验证迭代；并且在每次编程和验证迭代中，编程电路对一个字线执行编程，之后编程电路将验证信号施加到一个字线。控制电路还可包括计数电路，该计数电路被配置为获得通过用于一种数据状态的验证测试的存储器单元的计数。控制电路还可以包括确定电路，该确定电路被配置为基于计数超过阈值的量来确定多个编程和验证迭代中的特定编程和验证迭代，在该特定编程-验证迭代中，对被分配用于表示另一种数据状态的存储器单元的该另一种数据状态执行验证测试。
例如，图1B是包括编程电路151、计数电路152和确定电路153的示例性控制电路150的框图。
片外控制器122可包括处理器122c、存储设备(存储器)诸如ROM122a和RAM 122b以及纠错码(ECC)引擎245。ECC引擎可以校正当Vth分布的右尾变得太高时引起的多个读取错误。然而，在一些情况下可存在不可校正的错误。本文提供的技术降低了出现不可校正的错误的可能性。
存储器设备122a、122b包括代码，诸如指令集，并且处理器122c可操作来执行该指令集以提供本文所述的功能。另选地或除此之外，处理器122c可从存储器结构126的存储器设备126a访问代码，诸如一个或多个字线中的存储器单元的保留区域。例如，控制器122可使用代码来访问存储器结构126，诸如用于编程操作、读取操作和擦除操作。代码可包括启动代码和控制代码(例如，一组指令)。引导代码是在引导或启动过程中初始化控制器122并使控制器122能够访问存储器结构126的软件。控制器122可使用代码来控制一个或多个存储器结构126。在上电时，处理器122c从ROM 122a或存储设备126a取出引导代码以供执行，并且引导代码初始化系统部件并且将控制代码加载到RAM 122b中。一旦控制代码被加载到RAM 122b中，便由处理器122c执行。控制代码包括执行基本任务的驱动器，基本任务为诸如控制和分配存储器、对指令的处理区分优先次序，以及控制输入和输出端口。
一般来讲，控制代码可包括执行本文所述功能的指令，包括下文进一步讨论的流程图的步骤，并且提供电压波形，包括下文进一步讨论的那些。
在一个实施方案中，主机是计算设备(例如，膝上型计算机、台式计算机、智能电话、平板电脑、数码相机)，其包括一个或多个处理器、一个或多个处理器可读存储设备(RAM、ROM、闪存存储器、硬盘驱动器、固态存储器)，该一个或多个处理器可读存储设备存储用于对一个或多个处理器进行编程以执行本文所述方法的处理器可读代码(例如，软件)。主机还可包括附加系统存储器、一个或多个输入/输出接口和/或与一个或多个处理器通信的一个或多个输入/输出设备。
除NAND闪存存储器之外，还可以使用其他类型的非易失性存储器。
半导体存储器设备包括易失性存储器设备，诸如动态随机存取存储器(“DRAM”)或静态随机存取存储器(“SRAM”)设备，非易失性存储器设备，诸如电阻式随机存取存储器(“ReRAM”)、电可擦除可编程只读存储器(“EEPROM”)、闪存存储器(也可以被认为是EEPROM的子集)、铁电随机存取存储器(“FRAM”)和磁阻随机存取存储器(“MRAM”)，以及能够存储信息的其他半导体元件。每种类型的存储器设备可具有不同的配置。例如，闪存存储器设备可以NAND配置或NOR配置进行配置。
该存储器设备可由无源元件和/或有源元件以任何组合形成。以非限制性示例的方式，无源半导体存储器元件包括ReRAM设备元件，在一些实施方案中，ReRAM设备元件包括电阻率切换存储元件，诸如反熔丝或相变材料，以及可选的转向元件，诸如二极管或晶体管。此外，以非限制性示例的方式，有源半导体存储器元件包括EEPROM和闪存存储器设备元件，在一些实施方案中，该闪存存储器设备元件包括包含电荷存储区的元件，诸如浮栅、导电性纳米颗粒或电荷存储介电材料。
多个存储器元件可被配置为使得它们串联连接或者使得每个元件可被单独访问。以非限制性示例的方式，NAND配置中的闪存存储器设备(NAND存储器)通常包含串联连接的存储器元件。NAND串是包括存储器单元和SG晶体管的一组串联连接的晶体管的示例。
NAND存储器阵列可被配置为使得该阵列由多个存储器串构成，其中串由共享单个位线并作为组被访问的多个存储器元件构成。另选地，可配置存储器元件，使得每个元件可被单独访问，例如NOR存储器阵列。NAND存储器配置和NOR存储器配置为示例，并且可以其他方式配置存储器元件。位于基板内和/或上方的半导体存储器元件可被布置成两个或三个维度，诸如二维存储器结构或三维存储器结构。
在二维存储器结构中，半导体存储器元件被布置在单个平面或单个存储器设备级中。通常，在二维存储器结构中，存储器元件被布置在平面中(例如，在x-y方向平面中)，该平面基本上平行于支撑存储器元件的基板的主表面延伸。基板可为存储器元件的层在其上方或之中形成的晶圆，或者其可为在存储器元件形成后附接到其的承载基板。作为非限制性示例，基板可包括半导体，诸如硅。
存储器元件可被布置在处于有序阵列中(诸如在多个行和/或列中)的单个存储器设备级中。然而，存储器元件可以非常规配置或非正交配置排列。存储器元件可各自具有两个或更多个电极或接触线，诸如位线和字线。
布置三维存储器阵列，使得存储器元件占据多个平面或多个存储器设备级，从而形成三维结构(即在x、y和z方向上，其中z方向基本上垂直，并且x方向和y方向基本上平行于基板的主表面)。
作为非限制性示例，三维存储器结构可被垂直地布置为多个二维存储器设备级的堆叠。作为另一个非限制性示例，三维存储器阵列可被布置为多个垂直列(例如，基本上垂直于基板的主表面延伸的列，即沿y方向)，每列具有多个存储器单元。列可以二维配置例如在x-y平面中布置，从而得到存储器元件的三维布置，其中元件位于多个垂直堆叠的存储器平面上。三维存储器元件的其它配置也可构成三维存储器阵列。
以非限制性示例的方式，在NAND串的三维阵列中，存储器元件可耦接在一起以在单个水平(例如，x-y)存储器设备级内形成NAND串。另选地，存储器元件可耦接在一起以形成横贯多个水平存储器设备级的垂直NAND串。可设想到其它三维配置，其中一些NAND串包含在单个存储器级中的存储器元件，而其它串则包含跨越多个存储器级的存储器元件。三维存储器阵列也可以NOR配置以及ReRAM配置来设计。
通常，在单片三维存储器阵列中，一个或多个存储器设备级在单个基板上方形成。任选地，单片三维存储器阵列还可具有至少部分地在单个基板内的一个或多个存储器层。作为非限制性示例，基板可包括半导体，诸如硅。在单片三维阵列中，构成阵列的每个存储器设备级的层通常形成在阵列的底层存储器设备级的层上。然而，单片三维存储器阵列的相邻存储器设备级的层可被共享或具有在存储器设备级之间的居间层。
然后，可单独形成二维阵列，并且然后封装在一起以形成具有多个存储器层的非单片存储器设备。例如，非单片的堆叠存储器可通过在单独的基板上形成存储器级并且然后将存储器级堆叠在彼此之上而构造。可在堆叠前将基板减薄或从存储器设备级移除，但由于存储器设备级在单独的基板上方初始形成，因此所得的存储器阵列不是单片三维存储器阵列。此外，多个二维存储器阵列或三维存储器阵列(单片或非单片)可在单独的芯片上形成，然后封装在一起以形成堆叠的芯片存储器设备。
图2示出了利用交错存储器串的三种类型的存储器架构的示意图。例如，参考标号201示出了第一示例性存储器架构的示意图，参考标号203示出了第二示例性存储器架构的示意图，并且参考标号205示出了第三示例性存储器架构的示意图。在一些实施方案中，如图所示，存储器架构可包括交错NAND串的阵列。
图2示出了图1的存储器阵列126的示例性二维配置中的存储器单元的块200、210。存储器阵列126可包括许多此类存储器块200、210。每个示例性块200、210包括多个NAND串和相应的位线，例如在块之间共享的BL0、BL1、…。每个NAND串在一端处连接到漏极侧选择栅极(SGD)，并且该漏极选择栅极的控制栅极经由公共SGD线连接。NAND串在其另一端处连接到源极侧选择栅极(SGS)，该源极侧选择栅极继而连接到公共源极线220。十六个字线，例如WL0-WL15，在SGD与SGS之间延伸。在一些情况下，不包含用户数据的虚设字线也可以用于与选择栅极晶体管相邻的存储器阵列中。这种虚设字线可以屏蔽边缘数据字线免受某些边缘效应的影响。
可以在存储器阵列中提供的一种类型的非易失性存储器是浮栅存储器，诸如图3A和图3B所示类型的浮栅存储器。然而，也可以使用其他类型的非易失性存储器。如下文进一步详细讨论的，在图4A和图4B所示的另一示例中，电荷俘获存储器单元使用非导电介电材料代替导电浮栅以非易失性方式存储电荷。由氧化硅、氮化硅和氧化硅(“ONO”)形成的三层电介质在存储器单元沟道上方夹置在导电控制栅极和半导电衬底的表面之间。该单元通过将电子从单元沟道注入氮化物中来编程，其中电子被捕获并存储在有限区域中。然后，该存储的电荷以可检测的方式改变单元的沟道的一部分的阈值电压。通过将热空穴注入氮化物中来擦除单元。可以分裂栅极配置提供类似的单元，其中掺杂多晶硅栅极在存储器单元沟道的一部分上方延伸以形成单独的选择晶体管。
在另一种方法中，使用NROM单元。例如，两个位存储在每个NROM单元中，其中ONO电介质层在源极和漏极扩散部之间的沟道上延伸。用于一个数据位的电荷定位在邻近漏极的介电层中，并且用于另一个数据位的电荷定位在邻近源极的介电层中。通过分别读取电介质内空间上分离的电荷存储区域的二进制状态来获得多状态数据存储。其他类型的非易失性存储器也是已知的。
图3A示出了NAND串中的示例性浮栅存储器单元300、310、320的剖视图。在该附图中，位线或NAND串方向进入页面，并且字线方向从左到右。例如，字线324跨NAND串延伸，该NAND串包括相应的沟道区域306、316和326。存储器单元300包括控制栅极302、浮栅304、隧道氧化物层305和沟道区域306。存储器单元310包括控制栅极312、浮栅314、隧道氧化物层315和沟道区域316。存储器单元320包括控制栅极322、浮栅321、隧道氧化物层325和沟道区域326。存储器单元300、310和320中的每一者在不同的相应NAND串中。还示出了多晶硅层间电介质(IPD)层328。控制栅极302、312、322是字线的一部分。图3B中提供了沿接触线连接器329的剖视图。
控制栅极302、312、322缠绕在浮栅304、314、321周围，从而增加控制栅极302、312、322与浮栅304、314、321之间的表面接触区域。这导致更高的IPD电容，从而导致更高的耦合比，这使得编程和擦除更容易。然而，当NAND存储器设备按比例缩小时，相邻单元300、310和320之间的间距变得更小，因此在两个相邻浮栅304、314、321之间几乎没有空间用于控制栅极302、312、322和IPD层328。
作为另选方案，如图4A和图4B所示，已开发出其中控制栅极402、412、422为平坦或平面的平坦或平面存储器单元400、410、420；即，控制栅极不缠绕在浮栅周围，并且控制栅极与电荷存储层428的唯一接触来自其上方。在这种情况下，具有高浮栅没有优势。相反，浮栅被制造得更薄。此外，浮栅可用于存储电荷，或者薄电荷俘获层可用于俘获电荷。该方法可避免弹道电子传输问题，其中电子可在编程期间在隧穿隧道氧化物之后行进穿过浮栅。
图4A示出了NAND串中的示例性电荷俘获存储器单元400、410、420的剖视图。该视图处于包括平面控制栅极和电荷俘获区域的存储器单元400、410、420的字线方向，作为图1的存储器单元阵列126中的存储器单元400、410、420的二维示例。电荷俘获存储器可用于NOR和NAND闪存存储器装置中。与使用导体诸如掺杂多晶硅来存储电子的浮栅MOSFET技术相比，该技术使用绝缘体诸如SiN膜来存储电子。例如，字线424跨NAND串延伸，该NAND串包括相应的沟道区域406、416、426。字线的部分提供控制栅极402、412、422。IPD层428、电荷俘获层404、414、421、多晶硅层405、415、425以及隧道层409、407、408在字线下方。每个电荷俘获层404、414、421在相应NAND串中连续地延伸。控制栅极的平坦配置可以制得比浮栅更薄。另外，存储器单元可以更靠近地放置在一起。
图4B示出了沿接触线连接器429的图4A的结构的剖视图。NAND串430包括SGS晶体管431、示例性存储器单元400、433…435和SGD晶体管436。SGS晶体管431和SGD晶体管436中的IPD层428中的通路允许控制栅极层402和浮栅层连通。例如，控制栅极层402和浮栅层可以是多晶硅，并且隧道氧化物层可以是氧化硅。IPD层428可以是氮化物(N)和氧化物(O)的叠堆，诸如在N-O-N-O-N配置中。
NAND串可以形成在基板上，该基板包括p型基板区域455、n型阱456和p型阱457。在p型阱中形成N型源极/漏极扩散区域sd1、N型源极/漏极扩散区域sd2、N型源极/漏极扩散区域sd3、N型源极/漏极扩散区域sd4、N型源极/漏极扩散区域sd5、N型源极/漏极扩散区域sd6和N型源极/漏极扩散区域sd7。沟道电压Vch可直接施加到基板的沟道区域。
图5示出了图1的感测块SB1的示例性框图。在一种方法中，感测块包括多个感测电路。每个感测电路与数据锁存器相关联。例如，示例性感测电路550a、551a、552a和553a分别与数据锁存器550b、551b、552b和553b相关联。在一种方法中，可以使用不同的相应感测块来感测不同的位线子集。这允许与感测电路相关联的处理负载被每个感测块中的相应处理器划分和处理。例如，SB1中的感测电路控制器560可以与该组感测电路和锁存器通信。感测电路控制器560可包括预充电电路561，该预充电电路向每个感测电路提供电压以用于设定预充电电压。在一种可能的方法中，可例如经由数据总线和本地总线将电压独立地提供给每个感测电路。在另一种可能的方法中，可将公共电压同时提供给每个感测电路。感测电路控制器560还可包括预充电电路561、存储器562和处理器563。存储器562可存储可由处理器执行以执行本文所述功能的代码。这些功能可包括读取与感测电路550a、551a、552a、553a相关联的锁存器550b、551b、552b、553b，设定锁存器中的位值以及提供用于设定感测电路550a、551a、552a、553a的感测节点中的预充电电平的电压。下文提供了感测电路控制器560与感测电路550a、551a、552a、553a的进一步示例性细节。
在一些实施方案中，存储器单元可包括标记寄存器，该标记寄存器包括存储标记位的一组锁存器。在一些实施方案中，标记寄存器的数量可对应于数据状态的数量。在一些实施方案中，一个或多个标记寄存器可用于控制在验证存储器单元时使用的验证技术的类型。在一些实施方案中，标记位的输出可修改设备的相关联逻辑，例如地址解码电路，使得选择指定的单元块。本体操作(例如，擦除操作等)可使用设置在标记寄存器中的标记、或标记寄存器与地址寄存器的组合来执行，如在隐含寻址中那样，或者另选地通过仅用地址寄存器直接寻址来执行。
图6A为图1的存储器阵列126的示例性三维配置中的一组块600的透视图。在基板上的是存储器单元(存储元件)的示例性块BLK0、BLK1、BLK2、BLK3，以及具有供块BLK0、BLK1、BLK2、BLK3使用的电路的外围区域604。例如，电路可包括可连接至块BLK0、BLK1、BLK2、BLK3的控制栅极层的电压驱动器605。在一种方法中，块BLK0、BLK1、BLK2、BLK3中处于共同高度的控制栅极层被共同驱动。基板601还可承载块BLK0、BLK1、BLK2、BLK3下方的电路，连同一个或多个下部金属层，该一个或多个下部金属层在导电路径中被图案化以承载电路的信号。块BLK0、BLK1、BLK2、BLK3形成在存储器设备的中间区域602中。在存储器设备的上部区域603中，一个或多个上部金属层在导电路径中被图案化以承载电路的信号。每个块BLK0、BLK1、BLK2、BLK3包括存储器单元的叠堆区域，其中叠堆的交替级表示字线。在一种可能的方法中，每个块BLK0、BLK1、BLK2、BLK3具有相对的分层侧，垂直触点从该分层侧向上延伸至上部金属层，以形成与导电路径的连接。虽然示出了四个块BLK0、BLK1、BLK2、BLK3作为示例，但可以使用在x方向和/或y方向上延伸的两个或更多个块。
在一种可能的方法中，在x方向上的平面的长度表示到字线的信号路径在一个或多个上部金属层中延伸的方向(字线或SGD线方向)，以及在y方向上的平面的宽度表示到位线的信号路径在一个或多个上部金属层中延伸的方向(位线方向)。z方向表示存储器设备的高度。
图6B示出了图6A的块BLK0、BLK1、BLK2、BLK3中的一个块的一部分的示例性剖视图。该块包括交替的导电层和电介质层的叠堆610。在该示例中，除了数据字线层(字线)WLL0至数据字线层(字线)WLL10之外，导电层还包括两个SGD层、两个SGS层和四个虚设字线层DWLD0、虚设字线层DWLD1、虚设字线层DWLS0和虚设字线层DWLS1。介电层被标记为DL0至DL19。此外，示出了包括NAND串NS1和NAND串NS2的叠堆610的区域。每个NAND串包含存储器孔618、619，该存储器孔填充有形成与字线相邻的存储器单元的材料。叠堆610的区域622在图6D中更详细地示出，并且在下文进一步详细论述。
叠堆610包括基板611、位于基板611上的绝缘膜612和源极线SL的一部分。NS1在该叠堆的底部614处具有源极端613，并且在叠堆610的顶部616处具有漏极端615。接触线连接器(例如狭缝，诸如金属填充的狭缝)617、620可以跨叠堆610周期性地提供，作为延伸穿过叠堆610的互连器，诸如以将源极线连接到叠堆610上方的特定接触线。接触线连接器617、620可以在形成字线期间使用，并且随后用金属填充。还示出了位线BL0的一部分。导电通孔621将漏极端615连接到BL0。
图6C示出了图6B的叠堆中的存储器孔直径的曲线图。垂直轴线与图6B的叠堆对准，并且示出了存储器孔618和存储器孔619的宽度(wMH)，例如直径。图6A的字线层WLL0-WLL10作为示例重复，并且在叠堆中处于相应的高度z0-z10。在此类存储器设备中，蚀刻穿过叠堆的存储器孔具有非常高的纵横比。例如，约25至30的深度与直径之比是常见的。存储器孔可具有圆形剖面。由于蚀刻工艺，存储器孔的宽度可沿孔的长度变化。通常，存储器孔的直径从其顶部到底部逐渐变小。也就是说，存储器孔为锥形的，在叠堆的底部变窄。在一些情况下，在选择栅极附近的孔的顶部处出现略微变窄，使得存储器孔的直径在从其顶部到底部逐渐变小之前略微变宽。
由于存储器孔宽度的不均匀性，因此包括存储器单元的编程斜率和擦除速度的编程速度可基于存储器单元沿存储器孔的位置(例如，基于存储器单元在堆叠中的高度)而变化。对于较小直径的存储器孔，跨隧道氧化物的电场相对较强，使得编程和擦除速度相对较高。一种方法是限定与存储器孔直径类似(例如，在限定的直径范围内)的相邻字线的组，并且针对组中的每个字线应用优化的验证方案。不同的组可具有不同的优化验证方案。
图6D示出了图6B的叠堆610的区域622的近距离视图。存储器单元在字线层和存储器孔的交叉处形成在堆叠的不同级。在该示例中，SGD晶体管680、681设置在虚设存储器单元682、683以及数据存储器单元MC上方。可例如使用原子层沉积沿着存储器孔630的侧壁(SW)和/或在每个字线层内沉积多个层。例如，每个列(例如，由存储器孔630内的材料形成的柱)可包括电荷俘获层或膜663(诸如SiN或其他氮化物)、隧道层664、多晶硅体或沟道665，以及介电芯666。字线层可包括阻挡氧化物/块高k材料660、金属阻挡层661和导电金属662(诸如钨)作为控制栅极。例如，提供控制栅极690、691、692、693和694。在该示例中，除了金属之外的所有层都在存储器孔630中提供。在其他方法中，层中的一些层可以在控制栅极层中。在不同的存储器孔中类似地形成附加柱。柱可以形成NAND串的柱状有源区域(AA)。
当对数据存储器单元MC进行编程时，电子存储在电荷俘获层663的与存储器单元MC相关联的一部分中。这些电子从沟道665被吸引到电荷俘获层663中，并且穿过隧道层664。存储器单元MC的Vth与存储的电荷量成比例地增加。在擦除操作期间，电子返回到沟道665。
存储器孔630中的每个存储器孔可填充有多个环形层，这些环形层包括阻挡氧化物层、电荷俘获层663、隧道层664和沟道层665。存储器孔630中的每个存储器孔的核心区填充有主体材料，并且多个环形层位于存储器孔630中的每个存储器孔中的核心区和字线之间。
NAND串可被认为具有浮体沟道665，因为沟道665的长度没有形成在基板上。此外，NAND串由彼此上下堆叠的多个字线层提供，并且通过介电层彼此分开。
图7A示出了具有多个存储器孔722和多个虚设孔705的存储器阵列700的示意性平面图，该多个存储器孔可以是如本文所述的垂直存储器单元链，该多个虚设孔不需要一个完整的存储器结构。浅沟槽蚀刻或浅蚀刻特征部(SHE)710延伸穿过多个字线(例如，五个)，但不完全穿过芯片，以将相邻串彼此电隔离。该SHE直接延伸穿过一组对准的虚设孔705，从而防止那些虚设孔705存储数据或以其他方式成为功能性存储器单元。
现在参考图8A和图8B，没有虚设孔。与图7A和图7B的存储器结构700不同，SHE 810位于相邻两行存储器单元825之间的间隙中，并且与存储器孔825重叠，从而形成工作链，该工作链具有蚀刻到该工作存储器链顶部处的至少SGD开关的一侧中的沟槽，这里示出为存储器孔825。这种配置大幅提高了产量和存储器密度，因为所有的存储器孔822、825都是功能性的，即浪费了较少的存储器孔。
与全圆形存储器孔822不同，由SHE 810部分切割的存储器孔825和SGD开关具有半圆形形状，其可以是半圆或可以大于或小于半圆。在一些情况下，存储器孔825和SGD开关可以在SHE 810的一侧上小于半圆，并且在SHE 810的另一侧上大于半圆。
存储器孔822、825与多条位线830(标记为图8A中的位线0-7)连接。为了便于说明，仅示出了八条位线830。位线830在存储器孔上方延伸并且被连接以经由连接点选择存储器孔。每个串区域中的存储器孔也一端连接到SGD开关并且另一端连接到SGS开关。该SHE沟槽810可以被蚀刻到SGD开关的一部分中。
现在参考图9，由于制造操作中的变化和缺陷，SHE可以是非居中地定位在存储器孔的相邻行之间。当发生这种情况时，SHE沟槽的一侧上的半圆形SGD可以在尺寸上大于SHE沟槽的另一侧上的半圆形SGD。包括尺寸较大SGD的存储器孔在下文中被称为“欠偏移SGD”，并且包括尺寸较小SGD的存储器孔在下文中被称为“过偏移存储器孔”。如图所示，每个串具有一行欠偏移半圆形SGD、两行全圆SGD，以及一行过偏移半圆形SGD。相对于串1，行0包括过偏移半圆SGD 925b；行1和2包括全圆SGD 922；并且行3包括欠偏移半圆SGD 925a。
图10示出了根据一些描述的实施方案显示不同存储器孔的SGDT的Vt分布的曲线图1050。应当指出的是，在一些实施方案中，存储器系统可以不包括SGDT。在这些实施方案中，SGD用作擦除操作的选择栅极，并且针对SGDT所描述的修改可以应用于SGD。曲线1052a、1052b和1052c(或曲线图)表示用于存储器孔的经编程Vt的分布。曲线1052a示出了包括FC-SGD的一行存储器孔的Vt分布。曲线1052b示出了包括SC-SGD存储器孔的一行存储器孔的Vt分布，该SC-SGD存储器孔具有通过SHE切割操作从每个存储器孔切除的第一量。曲线1052c示出了包括SC-SGD存储器孔的一行存储器孔的Vt分布，该SC-SGD存储器孔具有通过SHE切割操作从每个存储器孔切除的第二量。该第二量不同于该第一量。此外，该第二量大于该第一量。由于该SHE切割操作，SC-SGD包括相比于FC-SGD更慢的擦除速度。此外，对SC-SGD切割(或从SC-SGD去除的材料)的量与擦除速度成反比。因此，去除相对较多材料的SC-SGD将具有更慢的擦除速度。
如图所示，FC-SGD被编程至最低Vt。例如，曲线1052a的中心点(最高概率)为大约2.7伏(“V”)。此外，曲线1052b和1052c(表示SC-SGD)指示SC-SGD各自被编程至相比于FC-SGD更高的Vt。此外，表示具有相对较高的材料切割量的SC-SGD的曲线1052c指示该SC-SGD相比于具有相对较低的材料切割量的SC-SGD被编程至更高的Vt。例如，曲线1052b的中心点(最高概率)约为4.4V，并且曲线1052c的中心点(最高概率)约为4.8V。已知SC-SGD技术减慢擦除速度，并且因此使得该擦除速度小于FC-SGD的擦除速度。然而，SC-SGD的选定编程电压高于FC-SGD的选定编程电压将使得SC-SGD存储器孔的擦除速度增加，并且与FC-SGD的擦除速度匹配或者至少相差阈值擦除速度。
本发明所公开的电压是示例性的，并且在其他实施方案中可以有所不同。然而，通常，FC-SGD被编程至最低Vt，而SC-SGD被编程至较高Vt，并且进一步地，Vt与SC-SGD的切割程度成比例。虽然图10中所描述的实施方案示出了对SC-SGD的较高编程，但对FC-SGD调整可以被编程至甚至更低的Vt以与SC-SGD的擦除速度匹配。此外，在一些实施方案中，可使用对SC-SGD增加Vt的编程和对FC-SGD减小Vt的编程的一些组合来与FC-SGD和SC-SGD(包括具有不同切割水平的SC-SGD)之间的擦除速度匹配。
图11示出了显示SC-SGD与FC-SGD之间的擦除速度匹配的曲线图1150。曲线图1150示出了中值擦除右尾+3σ(以V为单位)与擦除电压Verase(“VERA”)的关系。在曲线图1150中，表示FC-SGD的曲线1152a被编程至约2.75V。另外，表示由SC-SGD模拟的SGDT的曲线1152b(虚线)被编程至约2.75V。最后，表示由SC-SGD模拟的SGDT的曲线1152c(虚线)被编程至约4.40V。这些电压是示例性的，并且其他电压也是可能的。曲线图1150示出了当两者被编程至相同电压时，FC-SGD的擦除速度高于SC-SGD。然而，通过增加SC-SGD上的电压，漏极与沟道之间的电场增加，从而增加孔注入。SC-SGD从在2.75V下的曲线1152b到在4.40V下的曲线1152c的偏移表明增加Vt使得擦除速度增加，因为增加的负斜率对应于更快的擦除速度。因此，增加的Vt使孔注入操作增加，并且SC-SGD擦除速度可以增加以匹配FC-SGD的擦除速度。
图12A和图12B示出了显示擦除速度从FC-SGD降低到SC-SGD的曲线图1250和1260。该曲线图1250和1260示出了中值擦除右尾+3σ(以V为单位)与擦除电压Verase(“VERA”)的关系。在图12A中的曲线图1250中，曲线1252a、1252b和1252c表示三行FC-SGD存储器孔。当编程至相同Vt时，曲线1252a、1252b和1252c示出了该三行将具有相同或大致相同的擦除速度。
图12B中的曲线图1260示出了曲线1262a、1262b和1252c表示三行SC-SGD存储器孔。此外，三个SC-SGD被切割的程度或量均不同。当编程至相同Vt时，曲线1262a、1262b和1262c示出了该三行将各自具有不同的擦除速度。曲线1262a表示具有最小切割程度/量的行，而曲线1262c表示具有最大切割程度/量的行。曲线1262b表示其切割程度/量介于由曲线1262a表示的行与由曲线1262c表示的行之间的行。在给定VERA处的擦除右尾Vt的减小和负斜率增加对应于更快的擦除速度，并且相应地，曲线1262a表示具有最快擦除速度(以及最小切割量/程度)的SC-SGD行，曲线1262c表示具有最慢擦除速度(以及最大切割量/程度)的SC-SGD行，并且曲线1262b表示在擦除速度和切割量/程度方面均居中的SC-SGD行。
图12B中的曲线1262a、1262b和1262c表示被编程至大致相同Vt的三行。参考图12A和图12B，图12B中的曲线1262a、1262b和1262c可以经历独立编程至不同Vt，使得它们相应的擦除速度可以匹配或大致匹配为相差预定阈值。通过使用独立Vt时，图12B中的曲线1262a、1262b和1262c可以改变以分别与在图12A中的曲线1252a、1252b和1252c匹配。因此，存储器块的多行可被独立地编程至不同的Vt以产生匹配的擦除速度。
有几种方式可以确定用于对各行和各串进行编程的Vt。例如，一旦执行SHE切割操作，就可以确定哪些存储器孔是全圆(FC-SGD)和半圆(SC-SGD)。然后，可以后续确定哪些串和位线在该串中具有包含SC-SGD的存储器孔。这可以通过例如制备的查找表或固定输入输出(I/O)来执行。一旦识别出具有SC-SGD存储器孔的位线或串，就可以施加编程电压。例如，可以将逐个脉冲编程操作施加于FC-SGD和SC-SGD两者上的SGDT，其中每个编程脉冲之后是验证过程，该验证过程包括验证每个存储器孔(“MH”)的SGDT Vt水平是否已超过其预定验证水平。FC-SGD的预定验证水平小于SC-SGD的预定验证水平。逐个脉冲编程操作可以继续进行直到当前Vt水平至少处于预定验证水平为止。预定验证水平也可以包含在查找表中，或者另选地通过有线或无线通信信道提供。如前所述，用于FC-SGD的Vt小于用于SC-SGD的Vt。选择相应的Vt并从而选择预定验证水平以匹配FC-SGD和SC-SGD的擦除速度。此外，可以另外确定存储器孔SC-SGD的切割量/程度。例如，当确定带有SC-SDG的一串存储器孔比另一串存储器孔切割程度更大时，切割成更大程度的串可以被编程(和验证)到更高的Vt与另一串相比。选择相应的Vt以匹配带有SC-SGD的串的擦除速度，并且匹配FC-SGD的擦除速度。而且，在一些实施方案中，调整FC-SGD和SC-SGD(包括对SC-SGD的多个不同切割)的Vt以形成具有类似擦除速度的串(并最终形成块)。另选地，可使用不同的验证水平相继地将FC-SGD和SC-SGD单独编程至不同Vt。
另外，在一些实施方案中，一旦执行SHE切割操作，就可以确定哪些存储器孔是全圆(FC-SGD)和半圆(SC-SGD)。可以通过执行擦除脉冲，对快速位和慢速位进行计数或者对块中的串的擦除速度进行计数，并且存储此信息来进行确定。然后，可以检索此信息并用于确定编程电压。例如，FC-SGD上的SGDT可以被编程至相对低的Vt，而SC-SGD上的SGDT可以基于它们所确定的擦除速度被编程至不同的Vt，其中所确定的擦除速度从所存储的信息中检索。
以上讨论旨在举例说明本发明的原理和各种实施方案。一旦完全了解上述公开内容，许多变型和修改对于本领域技术人员将变得显而易见，并且可在不脱离本公开的范围的情况下采用，仅受限于与所描述的设备的材料和物理原理相关的任何实际限制。旨在将以下权利要求解释为涵盖所有此类变型形式和修改形式。

Claims (20)

1.一种用于编程存储器设备的方法，所述方法包括：
将第一行存储器孔的一个或多个选择栅极编程至第一阈值电压，其中所述第一行存储器孔的所述一个或多个选择栅极限定全圆漏极侧选择栅极(FC-SGD)；
基于所述第一阈值电压，使得所述第一行存储器孔的所述一个或多个选择栅极具有第一擦除速度；
将第二行存储器孔的一个或多个选择栅极编程至不同于所述第一阈值电压的第二阈值电压，其中所述第二行存储器孔的所述一个或多个选择栅极限定半圆漏极侧选择栅极(SC-SGD)；以及
基于所述第二阈值电压，使得所述第二行存储器孔的所述一个或多个选择栅极具有第二擦除速度，所述第二擦除速度与所述第一擦除速度至少相差阈值擦除速度。
2.根据权利要求1所述的方法，其中所述第二擦除速度与所述第一擦除速度匹配。
3.根据权利要求1所述的方法，其中：
对所述第一行存储器孔的所述一个或多个选择栅极进行编程包括施加第一编程电压，并且
对所述第二行存储器孔的所述一个或多个选择栅极进行编程包括施加大于所述第一编程电压的第二编程电压。
4.根据权利要求1所述的方法，进一步包括在对所述第一行的所述一个或多个选择栅极和所述第二行的所述一个或多个选择栅极进行编程之前：
确定所述第二行存储器孔的所述一个或多个选择栅极是否限定所述SC-SGD；以及
基于预定验证水平对所述第二行存储器孔的所述一个或多个选择栅极进行编程。
5.根据权利要求1所述的方法，进一步包括在对所述第一行存储器孔的所述一个或多个选择栅极和所述第二行存储器孔的所述一个或多个选择栅极进行编程之前：
向所述第一行存储器孔的所述一个或多个选择栅极和所述第二行存储器孔的所述一个或多个选择栅极提供擦除脉冲；以及
基于所述擦除脉冲，确定所述第一行存储器孔的所述一个或多个选择栅极的第一擦除速度和所述第二行存储器孔的所述一个或多个选择栅极的第二擦除速度。
6.根据权利要求5所述的方法，进一步包括当所述第一擦除速度快于所述第二擦除速度时，将所述第二阈值电压设置为高于所述第一阈值电压。
7.根据权利要求1所述的方法，其中：
所述第一行存储器孔的所述一个或多个选择栅极位于所述存储器设备的存储器块的第一行中，并且
所述第二行存储器孔的所述一个或多个选择栅极位于所述存储器块的第二行中。
8.一种存储器系统，包括：
存储器设备；以及
控制器，所述控制器操作地耦接到所述存储器设备，所述控制器被配置为：
将第一行存储器孔的一个或多个选择栅极编程至第一阈值电压，其中所述第一行存储器孔限定全圆漏极侧选择栅极(FC-SGD)；
基于所述第一阈值电压，使得所述第一行存储器孔具有第一擦除速度；
将第二行存储器孔的一个或多个选择栅极编程至不同于所述第一阈值电压的第二阈值电压，其中所述第二行存储器孔限定半圆漏极侧选择栅极(SC-SGD)；以及
基于所述第二阈值电压，使得所述第二行存储器孔具有第二擦除速度，所述第二擦除速度与所述第一擦除速度至少相差阈值擦除速度。
9.根据权利要求8所述的存储器系统，其中所述第二擦除速度与所述第一擦除速度匹配。
10.根据权利要求8所述的存储器系统，其中所述控制器被进一步配置为：
对所述第一行存储器孔的所述一个或多个选择栅极进行编程包括施加第一编程电压，并且
对所述第二行存储器孔的所述一个或多个选择栅极进行编程包括施加大于所述第一编程电压的第二编程电压。
11.根据权利要求8所述的存储器系统，其中所述控制器被进一步配置为在对所述第一行和所述第二行进行编程之前：
确定所述第二行存储器孔的所述一个或多个选择栅极是否限定所述SC-SGD；以及
基于预定验证水平对所述第二行存储器孔的所述一个或多个选择栅极进行编程。
12.根据权利要求8所述的存储器系统，其中所述控制器被进一步配置为在对所述第一行和所述第二行进行编程之前：
向所述第一行存储器孔的所述一个或多个选择栅极和所述第二行存储器孔的所述一个或多个选择栅极提供擦除脉冲；以及
基于所述擦除脉冲，确定所述第一行存储器孔的所述一个或多个选择栅极的第一擦除速度和所述第二行存储器孔的所述一个或多个选择栅极的第二擦除速度。
13.根据权利要求12所述的存储器系统，其中所述控制器被进一步配置为当所述第一擦除速度快于所述第二擦除速度时，将所述第二阈值电压设置为高于所述第一阈值电压。
14.根据权利要求8所述的存储器系统，其中：
所述第一行存储器孔的所述一个或多个选择栅极位于所述存储器设备的存储器块的第一行中，并且
所述第二行存储器孔的所述一个或多个选择栅极位于所述存储器块的第二行中。
15.一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质被配置为存储指令，所述指令在由包括存储器系统的控制器的处理器执行时，使得所述存储器系统执行以下步骤：
将第一行存储器孔的一个或多个选择栅极编程至第一阈值电压，其中所述第一行存储器孔限定全圆漏极侧选择栅极(FC-SGD)；基于所述第一阈值电压，使得所述第一行存储器孔具有第一擦除速度；
将第二行存储器孔的一个或多个选择栅极编程至不同于所述第一阈值电压的第二阈值电压，其中所述第二行存储器孔限定半圆漏极侧选择栅极(SC-SGD)；以及
基于所述第二阈值电压，使得所述第二行存储器孔具有第二擦除速度，所述第二擦除速度与所述第一擦除速度至少相差阈值擦除速度。
16.根据权利要求15所述的非暂态计算机可读存储介质，其中所述第二擦除速度与所述第一擦除速度匹配。
17.根据权利要求15所述的非暂态计算机可读存储介质，其中所述指令进一步使得所述存储器系统执行以下步骤：
对所述第一行存储器孔的所述一个或多个选择栅极进行编程包括施加第一编程电压，并且
对所述第二行存储器孔的所述一个或多个选择栅极进行编程包括施加大于所述第一编程电压的第二编程电压。
18.根据权利要求15所述的非暂态计算机可读存储介质，其中所述指令进一步使得所述存储器系统执行以下步骤：在对所述第一行和所述第二行进行编程之前，
确定所述第二行存储器孔的所述一个或多个选择栅极是否限定所述SC-SGD；以及
基于预定验证水平对所述第二行存储器孔的所述一个或多个选择栅极进行编程。
19.根据权利要求18所述的非暂态计算机可读存储介质，其中所述指令进一步使得所述存储器系统执行以下步骤：在对所述第一行和所述第二行进行编程之前，
向所述第一行存储器孔的所述一个或多个选择栅极和所述第二行存储器孔的所述一个或多个选择栅极提供擦除脉冲；以及
基于所述擦除脉冲，确定所述第一行存储器孔的所述一个或多个选择栅极的第一擦除速度和所述第二行存储器孔的所述一个或多个选择栅极的第二擦除速度。
20.根据权利要求19所述的非暂态计算机可读存储介质，其中所述指令进一步使得所述存储器系统执行以下步骤：当所述第一擦除速度快于所述第二擦除速度时，将所述第二阈值电压设置为高于所述第一阈值电压。
CN202210125059.8A 2021-06-23 2022-02-10 用于补偿由于半圆漏极侧选择栅极引起的擦除速度变化的系统和方法 Pending CN115512748A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/355,684 US11545226B1 (en) 2021-06-23 2021-06-23 Systems and methods for compensating for erase speed variations due to semi-circle SGD
US17/355,684 2021-06-23

Publications (1)

Publication Number Publication Date
CN115512748A true CN115512748A (zh) 2022-12-23

Family

ID=84388460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210125059.8A Pending CN115512748A (zh) 2021-06-23 2022-02-10 用于补偿由于半圆漏极侧选择栅极引起的擦除速度变化的系统和方法

Country Status (6)

Country Link
US (1) US11545226B1 (zh)
JP (1) JP7220817B2 (zh)
KR (1) KR20220170735A (zh)
CN (1) CN115512748A (zh)
DE (1) DE102022102622A1 (zh)
TW (1) TW202316437A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11881266B2 (en) * 2022-02-08 2024-01-23 Sandisk Technologies Llc Neighbor bit line coupling enhanced gate-induced drain leakage erase for memory apparatus with on-pitch semi-circle drain side select gate technology

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009146942A (ja) 2007-12-11 2009-07-02 Toshiba Corp 不揮発性半導体記憶装置
US10541038B2 (en) * 2018-06-12 2020-01-21 Sandisk Technologies Llc Subgroup selection for verification
KR102460073B1 (ko) * 2018-12-11 2022-10-28 삼성전자주식회사 채널 홀을 갖는 반도체 소자
US10910076B2 (en) 2019-05-16 2021-02-02 Sandisk Technologies Llc Memory cell mis-shape mitigation

Also Published As

Publication number Publication date
US11545226B1 (en) 2023-01-03
TW202316437A (zh) 2023-04-16
US20220415416A1 (en) 2022-12-29
KR20220170735A (ko) 2022-12-30
DE102022102622A1 (de) 2022-12-29
JP2023003379A (ja) 2023-01-11
JP7220817B2 (ja) 2023-02-10

Similar Documents

Publication Publication Date Title
CN115497545A (zh) 用于调整由于半圆形sgd引起的阈值电压分布的系统和方法
US11894073B2 (en) Proactive refresh of edge data word line for semi-circle drain side select gate
CN113870935A (zh) 使用栅极诱生漏极泄漏生成的空穴预充电方案
JP7220817B2 (ja) 半円ｓｇｄによる消去速度変動を補正するためのシステム及び方法
US11837292B2 (en) String or block or die level dependent source line voltage for neighbor drain side select gate interference compensation
US20230253056A1 (en) Pre-position dummy word line to facilitate write erase capability of memory apparatus
CN115915761A (zh) 具有半圆漏极侧选择栅极的存储器装置中的次级交叉耦合效应及对策
CN115705882A (zh) 通过选择性半圆虚设字线程序进行的半圆漏极侧选择栅极维护
US20230197172A1 (en) Edge word line concurrent programming with verify for memory apparatus with on-pitch semi-circle drain side select gate technology
US20230124371A1 (en) Variable programming voltage step size control during programming of a memory device
CN114596887A (zh) 用于更大范围的操作温度产品的非线性温度补偿
CN113870934A (zh) 编程-验证技术之间的取决于循环的切换
US11783903B2 (en) Proactive edge word line leak detection for memory apparatus with on-pitch semi-circle drain side select gate technology
US11961572B2 (en) Edge word line data retention improvement for memory apparatus with on-pitch semi-circle drain side select gate technology
US20240079061A1 (en) Foggy-fine drain-side select gate re-program for on-pitch semi-circle drain side select gates
US11881266B2 (en) Neighbor bit line coupling enhanced gate-induced drain leakage erase for memory apparatus with on-pitch semi-circle drain side select gate technology
US11887677B2 (en) Quick pass write programming techniques in a memory device
US20230420042A1 (en) Memory device with unique read and/or programming parameters
US20230290419A1 (en) Mlc programming techniques in a memory device
US20230066972A1 (en) Memory programming techniques to reduce power consumption
US20230274785A1 (en) Selective inhibit bitline voltage to cells with worse program disturb
CN115910164A (zh) 用于具有部分漏极侧选择栅极的存储器设备的经改善的编程技术
JP2024052518A (ja) メモリデバイスにおける高性能検証技術
CN116052744A (zh) 自适应半圆选择栅极偏置
JP2024014776A (ja) 独特の記憶容量を有するメモリダイ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination