CN115509290A - 低压差稳压器 - Google Patents

Abstract

一种低压差稳压器包括与绝对温度成比例(PTAT)电路、放大电路和输出电路。所述PTAT电路输出一个电流，并且所述放大电路输出一个或多个电流。所述一个或多个电流由所述放大电路基于与所述PTAT电路的晶体管相关联的集电极‑发射极电压输出。可替换的是，所述一个或多个电流由所述放大电路基于由所述PTAT电路输出的所述电流和与所述PTAT电路的所述晶体管相关联的所述集电极‑发射极电压输出。所述输出电路基于以下中的至少一个产生一个或多个输出电压：与所述PTAT电路的晶体管相关联的基极‑发射极电压和由所述放大电路输出的所述一个或多个电流中的电流。

Description

低压差稳压器

技术领域

本公开大体上涉及电子电路，并且更具体地，涉及一种低压差(LDO)稳压器。

背景技术

LDO稳压器广泛用于芯片上系统(SoC)，用于将输出电压提供到SoC的各种功能电路(例如，模数转换器、电力管理单元等)。基于输出电压，功能电路执行与其相关联的各种功能操作。LDO稳压器可以产生小于阈值的输出电压。阈值对应于0开尔文(即，1.23伏)下的带隙电压。因此，LDO稳压器可用于偏置需要子带隙电压(即，小于1.23伏的电压)的功能电路。

通常，可由LDO稳压器产生的输出电压的最低电压电平受到其中包括的双极晶体管的集电极-发射极饱和电压的限制。例如，可由LDO稳压器产生的输出电压的最低电压电平限制为0.4伏。然而，SoC的功能电路可能需要小于输出电压的最低电压电平的电压来执行与其相关联的功能操作。LDO稳压器无法促进此类功能电路的功能操作的执行。此外，功能电路需要一个或多个电流来执行与其相关联的功能操作。LDO稳压器无法产生此类电流。为了解决这个问题，SoC中包括了各种电流基准电路。此类电流基准电路导致SoC的大小和制造成本增加。另外，SoC的每个功能电路可能需要不同的输出电压来执行与其相关联的功能操作。通常，一个LDO稳压器可以产生单个输出电压。因此，SoC中需要包括多个LDO稳压器，以产生多个输出电压。这导致SoC的大小和制造成本进一步增加。因此，需要一种解决现有LDO稳压器的上述问题的技术解决方案。

发明内容

在本公开的实施例中，公开了一种低压差(LDO)稳压器。所述LDO稳压器可包括与绝对温度成比例(PTAT)电路、放大电路和输出电路。所述PTAT电路可被配置成输出第一电流。所述PTAT电路可包括多个晶体管。所述放大电路可与PTAT电路耦合，并且被配置成输出第二组电流。可基于分别与多个晶体管中的第一晶体管和第二晶体管相关联的第一集电极-发射极电压和第二集电极-发射极电压输出第二组电流。可替换的是，可基于第一电流以及第一集电极-发射极电压和第二集电极-发射极电压输出第二组电流。所述输出电路可被配置成基于以下中的至少一个产生一组输出电压：第二组电流中的第二电流和与第二晶体管相关联的基极-发射极电压。

在本公开的另一实施例中，公开了一种芯片上系统(SoC)。所述SoC可包括LDO稳压器和功能电路。LDO稳压器可另外包括PTAT电路、放大电路和输出电路。所述PTAT电路可被配置成输出第一电流。所述PTAT电路可包括多个晶体管。所述放大电路可与PTAT电路耦合，并且被配置成输出第二组电流。可基于分别与多个晶体管中的第一晶体管和第二晶体管相关联的第一集电极-发射极电压和第二集电极-发射极电压输出第二组电流。可替换的是，可基于第一电流以及第一集电极-发射极电压和第二集电极-发射极电压输出第二组电流。所述输出电路可被配置成基于以下中的至少一个产生一组输出电压：第二组电流中的第二电流和与第二晶体管相关联的基极-发射极电压。另外，所述功能电路可与LDO稳压器耦合，并且被配置成接收一组输出电压，并且执行与其相关联的一个或多个功能操作。

在一些实施例中，第一晶体管和第二晶体管中的每个晶体管具有第一端到第三端。另外，第一晶体管和第二晶体管的第一端可与放大电路耦合。第一晶体管的第一端可被配置成输出第一电流，并且第一晶体管的第二端可与第二晶体管的第二端耦合。第二晶体管的第三端可与接地端耦合。PTAT电路可另外包括可耦合在第一晶体管的第三端与接地端之间的第一电阻器。

在一些实施例中，LDO稳压器可另外包括可耦合在第二晶体管的第二端与接地端之间的分压器。分压器可被配置成输出第一控制电压，使得第一控制电压为与第二晶体管相关联的基极-发射极电压的按比例缩放版本。

在一些实施例中，所述放大电路可包括第一电流镜电路、第一放大器和第二电流镜电路。第一电流镜电路可与第一晶体管和第二晶体管的第一端以及输出电路耦合。另外，第一电流镜电路可被配置成基于电源电压和第一电流输出第二组电流中的第二电流以及第三电流和第四电流。第三电流可等于第一电流，并且第一电流镜电路可另外被配置成将第三电流提供到第二晶体管的第一端。第二电流和第四电流可为第一电流的按比例缩放版本。另外，第一电流镜电路可输出第二电流，使得第二电流从输出电路流入。第一放大器可与第一晶体管和第二晶体管的第一端耦合，并且被配置成分别接收第一集电极-发射极电压和第二集电极-发射极电压，并且产生第二控制电压。第二电流镜电路可与第一放大器和分压器耦合。另外，第二电流镜电路可被配置成基于电源电压和第二控制电压输出第二组电流中的第五电流和第六电流，使得第六电流为第五电流的按比例缩放版本。第二电流镜电路可另外被配置成将第五电流提供到分压器。另外，分压器可基于第五电流输出第一控制电压。

在一些实施例中，LDO稳压器可另外包括可与第一电流镜电路和第二电流镜电路耦合的电流求和电路。所述电流求和电路可被配置成分别接收第四电流和第六电流，并且产生等于第四电流和第六电流的总和的输出电流。

在一些实施例中，输出电路可包括第二放大器和第二电阻器。第二放大器可与分压器耦合，并且被配置成接收第一控制电压和第三控制电压，并且产生一组输出电压中的第一输出电压。第二电阻器可以负反馈配置与第二放大器耦合。第二电阻器可另外与第一电流镜电路耦合，使得由第一电流镜电路输出的第二电流从第二电阻器流入。另外，第二电阻器可被配置成基于第二电流输出第三控制电压并且将所述第三控制电压提供到第二放大器。

在一些实施例中，输出电路可包括第三放大器以及第三电阻器和第四电阻器。第三放大器可与分压器耦合，并且被配置成接收第一控制电压和第四控制电压，并且产生一组输出电压中的第一输出电压。第三电阻器和第四电阻器可分别以负反馈配置和正反馈配置与第三放大器耦合。第三电阻器可另外与第一电流镜电路耦合，使得由第一电流镜电路输出的第二电流从第三电阻器流入。另外，第四电阻器可与分压器耦合，并且被配置成接收第一控制电压。第三电阻器可另外被配置成基于第二电流和第四电阻器两端的压降输出第四控制电压并且将所述第四控制电压提供到第三放大器。

在一些实施例中，第一电流镜电路可另外与分压器耦合，并且被配置成将第四电流提供到分压器。另外，分压器可基于第四电流输出第一控制电压。输出电路可对应于可以负反馈配置耦合并且另外与分压器耦合的第四放大器。第四放大器可被配置成接收第一控制电压，并且产生一组输出电压中的第一输出电压。

在一些实施例中，放大电路可包括第五电阻器和第六电阻器以及电压-电流转换器。第五电阻器和第六电阻器可分别与第一晶体管和第二晶体管的第一端耦合。第五电阻器和第六电阻器可另外被配置成接收以下中的一个：一组输出电压中的第一输出电压和第五控制电压。电压-电流转换器可与第一晶体管和第二晶体管的第一端以及分压器耦合。另外，电压-电流转换器可被配置成接收电源电压以及第一集电极-发射极电压和第二集电极-发射极电压，并且输出第二电流并且将所述第二电流提供到分压器。分压器可基于第二电流输出第一控制电压。

在一些实施例中，输出电路可对应于可与分压器和第二晶体管的第一端耦合的第五放大器。第五放大器可被配置成分别接收第一控制电压和第二集电极-发射极电压，并且产生第一输出电压并且将所述第一输出电压提供到第五电阻器和第六电阻器。

在一些实施例中，输出电路可包括第六放大器和第七电阻器。所述第六放大器可与分压器耦合，并且被配置成接收第一控制电压和第五控制电压，并且产生第一输出电压。所述第七电阻器可以负反馈配置与第六放大器耦合，并且另外与第五电阻器和第六电阻器耦合。所述第七电阻器可另外被配置成输出第五控制电压并且将所述第五控制电压提供到第六放大器以及第五电阻器和第六电阻器。

在一些实施例中，输出电路可包括第七放大器和第八电阻器。第七放大器可与分压器和第二晶体管的第一端耦合。所述第七放大器可被配置成分别接收第一控制电压和第二集电极-发射极电压，并且产生第一输出电压并且将所述第一输出电压提供到第五电阻器和第六电阻器。所述第八电阻器可以正反馈配置与第七放大器耦合，并且另外与分压器耦合。

在一些实施例中，所述放大电路可包括第三电流镜电路、第八放大器和第四电流镜电路。第三电流镜电路可与第一晶体管和第二晶体管的第一端耦合。第三电流镜电路可被配置成基于电源电压、第六控制电压和第一电流输出第二组电流中的第七电流和第八电流。第七电流可等于第一电流，并且第三电流镜电路可另外被配置成将第七电流提供到第二晶体管的第一端。第八电流可为第一电流的按比例缩放版本。第八放大器可与第一晶体管和第二晶体管的第一端以及第三电流镜电路耦合。第八放大器可被配置成接收第一集电极-发射极电压和第二集电极-发射极电压，并且产生第六控制电压并且将所述第六控制电压提供到所述第三电流镜电路。第四电流镜电路可与第三电流镜电路、第一晶体管的第一端、输出电路和分压器耦合。第四电流镜电路可被配置成基于电源电压、第八电流和第一集电极-发射极电压输出所述第二组电流中的第二电流和第九电流。第四电流镜电路可输出第二电流，使得第二电流从输出电路流入。第四电流镜电路可另外被配置成输出第九电流并且将所述第九电流提供到分压器。分压器可基于第九电流输出第一控制电压。

在一些实施例中，输出电路可包括第九放大器和第九电阻器。第九放大器可与分压器耦合，并且被配置成接收第一控制电压和第七控制电压，并且产生一组输出电压中的第一输出电压。第九电阻器可以负反馈配置与第九放大器耦合，并且另外与第四电流镜电路耦合。由第四电流镜电路输出的第二电流可从第九电阻器流入。另外，第九电阻器可被配置成基于第二电流输出第七控制电压并且将所述第七控制电压提供到第九放大器。

在一些实施例中，所述放大电路可包括第十电阻器和第十一电阻器、第十放大器和第五电流镜电路。第十电阻器和第十一电阻器可分别与第一晶体管和第二晶体管的第一端耦合。第十电阻器和第十一电阻器可另外与输出电路耦合，并且被配置成接收一组输出电压中的第一输出电压。第十放大器可与第一晶体管和第二晶体管的第一端耦合，并且被配置成分别接收第一集电极-发射极电压和第二集电极-发射极电压，并且产生第八控制电压。第五电流镜电路可与第十放大器耦合。另外，第五电流镜电路可被配置成基于电源电压、第八控制电压和与第二晶体管相关联的基极-发射极电压输出第二电流。第五电流镜电路可另外与输出电路耦合，并且被配置成将第二电流提供到输出电路。

在一些实施例中，输出电路可包括第十一放大器和第十二电阻器。所述第十一放大器可与第二晶体管的第一端耦合，并且被配置成接收第二集电极-发射极电压和第九控制电压，并且产生一组输出电压中的第一输出电压。第十二电阻器可耦合在第五电流镜电路与接地端之间，并且另外与第十一放大器耦合。另外，第十二电阻器可被配置成接收第二电流，并且基于第二电流输出第九控制电压并且将所述第九控制电压提供到第十一放大器。

在一些实施例中，输出电路可包括第十二放大器和第十三电阻器。第十二放大器可与第二晶体管的第一端耦合，并且被配置成接收第二集电极-发射极电压和第十控制电压，并且产生一组输出电压中的第一输出电压和第二输出电压。第十三电阻器可以正反馈配置与第十二放大器耦合，并且另外与第五电流镜电路耦合。第十三电阻器可被配置成接收第二输出电压和第二电流，并且输出第十控制电压并且将所述第十控制电压提供到第十二放大器。

在一些实施例中，所述放大电路可包括第六电流镜电路、第十三放大器和第七电流镜电路。第六电流镜电路可与第一晶体管和第二晶体管的第一端以及输出电路耦合。第六电流镜电路可被配置成基于电源电压和第一电流输出第二组电流中的第二电流和第十电流。第十电流可等于第一电流，并且第六电流镜电路可另外被配置成将第十电流提供到第二晶体管的第一端。第二电流可为第一电流的按比例缩放版本。另外，第六电流镜电路可输出第二电流，使得第二电流从输出电路流入。第十三放大器可与第一晶体管和第二晶体管的第一端耦合，并且被配置成分别接收第一集电极-发射极电压和第二集电极-发射极电压，并且产生第十一控制电压。第七电流镜电路可与第十三放大器耦合。第七电流镜电路可被配置成基于电源电压、第十一控制电压和与第二晶体管相关联的基极-发射极电压输出第二组电流中的第十一电流。另外，第七电流镜电路可与输出电路耦合，并且被配置成将第十一电流提供到输出电路。

在一些实施例中，输出电路可包括第十四放大器、第十四电阻器和第十五电阻器。第十四放大器可与第六电流镜电路和第七电流镜电路耦合，并且被配置成接收第十二控制电压和第十三控制电压，并且产生一组输出电压中的第一输出电压和第二输出电压。第十四电阻器可以负反馈配置与第十四放大器耦合，并且另外与第六电流镜电路耦合。由第六电流镜电路输出的第二电流可从第十四电阻器流入。另外，第十四电阻器可被配置成基于第二电流和第一输出电压输出第十二控制电压并且将所述第十二控制电压提供到第十四放大器。第十五电阻器可以正反馈配置与第十四放大器耦合，并且另外与第七电流镜电路耦合。第十五电阻器可被配置成接收第二输出电压和第十一电流，并且输出第十三控制电压并且将所述第十三控制电压提供到第十四放大器。

本公开的各种实施例公开了一种LDO稳压器。所述LDO稳压器可包括PTAT电路、放大电路和输出电路。PTAT电路可输出电流。另外，放大电路可基于与PTAT电路的晶体管相关联的集电极-发射极电压输出一组输出电流。可替换的是，放大电路可基于由PTAT电路输出的电流和与PTAT电路的晶体管相关联的集电极-发射极电压输出一组电流。输出电路可包括放大器，所述放大器可基于以下中的至少一个产生一个或多个输出电压：由放大电路输出的一组电流中的电流和与PTAT电路的晶体管相关联的基极-发射极电压。LDO稳压器可另外包括可产生输出电流的电流求和电路。可将一个或多个输出电压和输出电流提供到功能电路以用于促进功能电路的各种功能操作的执行。

由本公开的LDO稳压器产生的输出电压的最低电压电平受到与输出电路的放大器的晶体管相关联的漏极-源极饱和电压的限制。另一方面，由常规LDO稳压器产生的输出电压的最低电压电平受到其中包括的晶体管的集电极-发射极电压的限制。晶体管的漏极-源极饱和电压显著小于晶体管的集电极-发射极电压。结果，由本公开的LDO稳压器产生的输出电压的最低电压电平显著小于由常规LDO稳压器产生的输出电压的最低电压电平。本公开的LDO稳压器可另外产生输出电流并且将所述输出电流提供到功能电路。此外，LDO稳压器可以通过利用单个PTAT电路同时输出多个输出电压。因此，消除了在本公开的SoC中包括电流基准电路和多个LDO稳压器的需要。因此，包括本公开的LDO稳压器的SoC的大小和制造成本显著小于包括多个常规LDO稳压器和电流基准电路的SoC的大小和制造成本。

附图说明

当结合附图阅读时，将更好地理解本公开的优选实施例的以下详细描述。本公开借助于例子示出并且不受附图的限制，在附图中，相同标记指示类似元件。

图1示出根据本公开实施例的芯片上系统(SoC)的示意性框图；

图2示出根据本公开的实施例的图1的SoC的低压差(LDO)稳压器的示意性电路图；

图3示出根据本公开的另一实施例的图1的SoC的LDO稳压器的示意性电路图；

图4示出根据本公开的又一实施例的图1的SoC的LDO稳压器的示意性电路图；

图5示出根据本公开的又一实施例的图1的SoC的LDO稳压器的示意性电路图；

图6示出根据本公开的又一实施例的图1的SoC的LDO稳压器的示意性电路图；

图7示出根据本公开的又一实施例的图1的SoC的LDO稳压器的示意性电路图；

图8示出根据本公开的又一实施例的图1的SoC的LDO稳压器的示意性电路图；

图9示出根据本公开的又一实施例的图1的SoC的LDO稳压器的示意性电路图；

图10示出根据本公开的又一实施例的图1的SoC的LDO稳压器的示意性电路图；

图11示出根据本公开的又一实施例的图1的SoC的LDO稳压器的示意性电路图；

图12示出根据本公开的又一实施例的图1的SoC的LDO稳压器的示意性电路图；

图13示出根据本公开的又一实施例的图1的SoC的LDO稳压器的示意性电路图；

图14示出根据本公开的又一实施例的图1的SoC的LDO稳压器的示意性电路图；

图15示出根据本公开的又一实施例的图1的SoC的LDO稳压器的示意性电路图；

图16示出根据本公开的又一实施例的图1的SoC的LDO稳压器的示意性电路图；并且

图17示出根据本公开的又一实施例的图1的SoC的LDO稳压器的示意性电路图。

具体实施方式

附图的具体实施方式意图作为本公开的当前优选实施例的描述，并且并不意图表示其中可以实践本公开的唯一形式。应理解相同或等效功能可以通过意图涵盖于本公开的精神和范围内的不同实施例来实现。

图1示出根据本公开的实施例的芯片上系统(SoC)100的示意性框图。SoC 100可包括可被配置成产生电源电压VDD的电源102。在例子中，电源电压VDD等于1伏。另外，SoC 100可包括低压差LDO稳压器104和功能电路106。SoC 100可包括在例如汽车装置、网络装置等各种装置中。

LDO稳压器104可耦合在电源102与接地端之间。另外，LDO稳压器104可与功能电路106耦合。LDO稳压器104可被配置成从电源102接收电源电压VDD，并且产生第一输出电压Vout1。另外，LDO稳压器104可被配置成将第一输出电压Vout1提供到功能电路106。在实施例中，第一输出电压Vout1小于阈值(未示出)。阈值对应于0开尔文(k)(即，1.23V)下的带隙电压。结合图2-17详细解释LDO稳压器104。

功能电路106可耦合在LDO稳压器104与接地端之间。功能电路106可包括可被配置成执行一个或多个操作的合适电路系统。例如，功能电路106可被配置成接收第一输出电压Vout1，并且执行与其相关联的一个或多个功能操作。功能电路106的例子可包括模数转换器、电力管理单元等。

尽管图1描述了LDO稳压器104产生一个输出电压(即，第一输出电压Vout1)，但本公开的范围不限于此。在各种其它实施例中，LDO稳压器104可另外被配置成产生第二输出电压Vout2并且将所述第二输出电压Vout2提供到功能电路106。在图4和15中示出LDO稳压器104的此配置。功能电路106可因此基于第一输出电压Vout1和第二输出电压Vout2执行一个或多个功能操作。可替换的是，LDO稳压器104可另外被配置成产生输出电流Iout，并且将输出电流Iout提供到功能电路106。在图2、3和5中示出LDO稳压器104的此配置。功能电路106可因此基于第一输出电压Vout1和输出电流Iout执行一个或多个功能操作。此外，LDO稳压器104可另外被配置成产生除第一输出电压Vout1之外的第二输出电压Vout2和输出电流Iout并且将所述第二输出电压Vout2和所述输出电流Iout提供到功能电路106。在图4中示出LDO稳压器104的此配置。功能电路106可因此基于第一输出电压Vout1和第二输出电压Vout2以及输出电流Iout执行一个或多个功能操作。

图2示出根据本公开的实施例的LDO稳压器104的示意性电路图。LDO稳压器104可包括第一与绝对温度成比例(PTAT)电路202、第一放大电路204、第一分压器206、第一输出电路208和电流求和电路210。图2的LDO稳压器104可被配置成产生第一输出电压Vout1和输出电流Iout并且将所述第一输出电压Vout1和所述输出电流Iout提供到功能电路106。

第一PTAT电路202可耦合在第一放大电路204与接地端之间，并且另外与第一分压器206耦合。第一PTAT电路202可被配置成输出第一电流I1。可输出第一电流I1，使得第一电流I1从第一放大电路204流入。第一PTAT电路202可包括第一晶体管T1和第二晶体管T2以及第一电阻器R1。

第一晶体管T1和第二晶体管T2中的每一个具有第一端到第三端。第一晶体管T1和第二晶体管T2的第一端可与第一放大电路204耦合。第一晶体管T1的第一端可被配置成输出第一电流I1。另外，第二晶体管T2的第一端可被配置成从第一放大电路204接收第二电流I2。第一晶体管T1的第二端可与第二晶体管T2的第二端耦合。另外，第二晶体管T2的第三端可与接地端耦合。第一电阻器R1具有可分别与第一晶体管T1的第三端和接地端耦合的第一端和第二端。

第一晶体管T1和第二晶体管T2与第一电阻器R1组合可由此输出第一电流I1。在实施例中，第一晶体管T1和第二晶体管T2为NPN晶体管，并且第一晶体管T1和第二晶体管T2的第一端到第三端分别对应于集电极端、基极端和发射极端。然而，对于本领域的技术人员来说将显而易见的是，本公开的范围不限于第一晶体管T1和第二晶体管T2为NPN晶体管。在各种其它实施例中，在不脱离本公开的范围的情况下，第一晶体管T1和第二晶体管T2可为PNP晶体管、NMOS晶体管等。另外，第一晶体管T1的大小可大于第二晶体管T2的大小。在例子中，第一晶体管T1的大小为第二晶体管T2的大小的‘8’倍。

由于第一晶体管T1和第二晶体管T2的第二端和第三端对应于基极端和发射极端，因此对于本领域的技术人员来说将显而易见的是，可在第一晶体管T1和第二晶体管T2的第二端与第三端之间的接合点处产生基极-发射极电压。例如，可在第一晶体管T1的第二端与第三端之间的接合点处产生第一基极-发射极电压Vbe1。类似地，可在第二晶体管T2的第二端与第三端之间的接合点处产生第二基极-发射极电压Vbe2。在此情境下，第一电流I1可等于第一基极-发射极电压Vbe1与第二基极-发射极电压Vbe2之间的差(即，ΔVbe)与第一电阻器R1的电阻值的比率。另外，由于第一晶体管T1和第二晶体管T2的第一端和第三端对应于集电极端和发射极端，因此可在第一晶体管T1和第二晶体管T2的第一端与第三端之间的接合点处产生集电极-发射极电压。例如，可分别在第一晶体管T1和第二晶体管T2的第一端与第三端之间的接合点处产生第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。

对于本领域的技术人员来说将显而易见的是，本公开的范围不限于包括两个晶体管和一个电阻器的第一PTAT电路202。在各种其它实施例中，在不脱离本公开的范围的情况下，第一PTAT电路202可包括额外电阻器，所述额外电阻器具有与第一电阻器R1的第二端和第二晶体管T2的第三端耦合的第一端以及与接地端耦合的第二端。

第一放大电路204可与电源102、第一PTAT电路202(即，第一晶体管T1和第二晶体管T2的第一端)、第一分压器206、第一输出电路208以及电流求和电路210耦合。第一放大电路204可被配置成从电源102接收电源电压VDD。另外，第一放大电路204可与第一PTAT电路202(即，第一晶体管T1的第一端)耦合，使得第一电流I1从第一放大电路204流入。第一放大电路204可另外被配置成从第一PTAT电路202(即，分别为第一晶体管T1和第二晶体管T2的第一端)接收第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。基于电源电压VDD、第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2以及第一电流I1，第一放大电路204可另外被配置成输出第二电流I2和第三电流到第六电流I3-I6。第二电流到第六电流I2-I6可共同地被称为“第一组电流I2-I6”。

第一放大电路204可被配置成将第二电流I2提供(即，供应(source))到第一PTAT电路202(即，第二晶体管T2的第一端)，并且将第三电流I3提供到电流求和电路210。另外，第一放大电路204输出第四电流I4，使得第四电流I4从第一输出电路208流入。第一放大电路204可另外被配置成分别将第五电流I5和第六电流I6提供(即，供应)到第一分压器206和电流求和电路210。第一放大电路204可包括第一电流镜电路212、第一放大器214和第二电流镜电路216。

第一电流镜电路212可与电源102、第一PTAT电路202(即，第一晶体管T1和第二晶体管T2的第一端)、第一输出电路208和电流求和电路210耦合。第一电流镜电路212可包括可被配置成执行一个或多个操作的合适电路系统。例如，第一电流镜电路212可被配置成从电源102接收电源电压VDD。另外，第一电流镜电路212可与第一晶体管T1的第一端耦合，使得由第一晶体管T1的第一端输出的第一电流I1从第一电流镜电路212流入。基于电源电压VDD和第一电流I1，第一电流镜电路212可另外被配置成输出第二电流到第四电流I2-I4。第二电流I2可等于第一电流I1，并且第三电流I3和第四电流I4可为第一电流I1的按比例缩放版本。第一电流镜电路212可另外被配置成将第二电流I2提供(即，供应)到第一PTAT电路202(即，第二晶体管T2的第一端)，并且将所述第三电流I3提供到电流求和电路210。另外，第一电流镜电路212可输出第四电流I4，使得第四电流I4从第一输出电路208流入。

第一放大器214可与第一PTAT电路202(即，第一晶体管T1和第二晶体管T2的第一端)耦合。第一放大器214可包括可被配置成执行一个或多个操作的合适电路系统。例如，第一放大器214可被配置成从第一PTAT电路202(即，分别为第一晶体管T1和第二晶体管T2的第一端)接收第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。在实施例中，第一放大器214分别在其正输入端和负输入端处接收第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。基于第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2，第一放大器214可另外被配置成产生第一控制电压VC1。第一控制电压VC1可大于第一集电极-发射极电压Vce1与第二集电极-发射极电压Vce2之间的差。

尽管图1示出了放大器(即，第一放大器214)产生第一控制电压VC1，但对于本领域的技术人员来说将显而易见的是本公开的范围不限于此。在各种其它实施例中，在不偏离本公开的范围的情况下，可利用晶体管来产生第一控制电压VC1。

第二电流镜电路216可与电源102、第一放大器214、第一分压器206和电流求和电路210耦合。第二电流镜电路216可包括可被配置成执行一个或多个操作的合适电路系统。例如，第二电流镜电路216可被配置成从电源102接收电源电压VDD并且从第一放大器214接收第一控制电压VC1。基于第一控制电压VC1和电源电压VDD，第二电流镜电路216可另外被配置成输出第五电流I5和第六电流I6。第六电流I6可为第五电流I5的按比例缩放版本。第二电流镜电路216可另外被配置成分别将第五电流I5和第六电流I6提供(即，供应)到第一分压器206和电流求和电路210。在实施例中，LDO稳压器104所需的电源电压VDD的最小值等于第二电流镜电路216中包括的晶体管(未示出)的第二基极-发射极电压Vbe2和漏极-源极饱和电压的总和。

第一分压器206可耦合在第一PTAT电路202(即，第二晶体管T2的第二端)与接地端之间。另外，第一分压器206可与第二电流镜电路216和第一输出电路208耦合。第一分压器206可被配置成从第二晶体管T2的第二端接收与第二晶体管T2相关联的第二基极-发射极电压Vbe2。另外，第一分压器206可被配置成从第二电流镜电路216接收第五电流I5。第五电流I5可对应于与第一分压器206相关联的偏置电流。基于第二基极-发射极电压Vbe2和第五电流I5，第一分压器206可另外被配置成输出第二控制电压VC2。第二控制电压VC2可为第二基极-发射极电压Vbe2的按比例缩放版本。第一分压器206可另外被配置成将第二控制电压VC2提供到第一输出电路208。第一分压器206可包括各自具有第一端和第二端的第二电阻器R2和第三电阻器R3。

第二电阻器R2的第一端可与第一PTAT电路202(即，第二晶体管T2的第二端)和第二电流镜电路216耦合。第二电阻器R2的第一端可被配置成从第二晶体管T2的第二端接收第二基极-发射极电压Vbe2，并且从第二电流镜电路216接收第五电流I5。第二电阻器R2的第二端可与第一输出电路208耦合。第二电阻器R2的第二端可被配置成输出第二控制电压VC2并且将所述第二控制电压VC2提供到第一输出电路208。第三电阻器R3的第一端可与第二电阻器R2的第二端耦合，并且第三电阻器R3的第二端可与接地端耦合。

尽管示出了单个电阻器(即，第三电阻器R3)耦合在第二电阻器R2与接地端之间，但对于本领域的技术人员来说将显而易见的是本公开的范围不限于此。在各种其它实施例中，在不脱离本公开的范围的情况下，串联的两个或更多个电阻器可耦合在第二电阻器R2与接地端之间。在此情境下，串联的两个或更多个电阻器的总电阻值等于第三电阻器R3的电阻值。另外，第二控制电压VC2可在串联的两个或更多个电阻器的任何中间端处输出。

第一输出电路208可与第一放大电路204(即，第一电流镜电路212)、第一分压器206(即，第二电阻器R2的第二端)和功能电路106耦合。第一输出电路208可被配置成从第一分压器206接收第二控制电压VC2。另外，第一输出电路208可与第一电流镜电路212耦合，使得由第一电流镜电路212输出的第四电流I4从第一输出电路208流入。基于第四电流I4和第二控制电压VC2，第一输出电路208可另外被配置成产生第一输出电压Vout1，并且将第一输出电压Vout1提供到功能电路106。第一输出电路208可包括第二放大器218和第四电阻器R4。

第二放大器218可与第一分压器206(即，第二电阻器R2的第二端)和功能电路106耦合。第二放大器218可包括可被配置成执行一个或多个操作的合适电路系统。例如，第二放大器218可被配置成从第一分压器206(即，第二电阻器R2的第二端)接收第二控制电压VC2。另外，第二放大器218可被配置成接收第三控制电压VC3。在实施例中，第二放大器218分别在其正输入端和负输入端处接收第二控制电压VC2和第三控制电压VC3。基于第二控制电压VC2和第三控制电压VC3，第二放大器218可另外被配置成产生第一输出电压Vout1，并且将第一输出电压Vout1提供到功能电路106。第一输出电压Vout1可大于第二控制电压VC2与第三控制电压VC3之间的差。

第四电阻器R4具有可与第二放大器218(即，第二放大器218的输出端)耦合的第一端。第四电阻器R4的第一端可另外被配置成从第二放大器218接收第一输出电压Vout1。第四电阻器R4另外具有可与第一放大电路204(即，第一电流镜电路212)和第二放大器218(即，第二放大器218的负输入端)耦合的第二端。因此，第四电阻器R4可以负反馈配置与第二放大器218耦合。第四电阻器R4的第二端可与第一电流镜电路212耦合，使得由第一电流镜电路212输出的第四电流I4从第四电阻器R4的第二端流入。第四电阻器R4的第二端可另外被配置成基于第四电流I4和第一输出电压Vout1输出第三控制电压VC3并且将所述第三控制电压VC3提供到第二放大器218(即，第二放大器218的负输入端)。第三控制电压VC3可等于第一输出电压Vout1与第四电阻器R4两端的压降之间的差。

电流求和电路210可与第一放大电路204(即，第一电流镜电路212和第二电流镜电路216)和功能电路106耦合。电流求和电路210可包括可被配置成执行一个或多个操作的合适电路系统。例如，电流求和电路210可被配置成分别从第一电流镜电路212和第二电流镜电路216接收第三电流I3和第六电流I6。电流求和电路210可另外被配置成产生等于第三电流I3和第六电流I6的总和的输出电流Iout。电流求和电路210可另外被配置成将输出电流Iout提供到功能电路106。

第二基极-发射极电压Vbe2具有负温度系数。第五电流I5等于第二基极-发射极电压Vbe2与第二电阻器R2和第三电阻器R3的电阻值的总和的比率。因此，第五电流I5具有负温度系数。第六电流I6为第五电流I5的按比例缩放版本。因此，第六电流I6具有负温度系数。此外，第一基极-发射极电压Vbe1与第二基极-发射极电压Vbe2之间的差(即，ΔVbe)具有正温度系数。因此，第一电流I1以及第三电流I3具有正温度系数。因此，基于与第三电流I3和第六电流I6相关联的缩放因子，可产生与温度无关的输出电流Iout。

如图2所示，第一输出电压Vout1等于第三控制电压VC3与第四电阻器R4两端的压降的总和。第二放大器218以负反馈配置(即，第二放大器218和第四电阻器R4形成负反馈回路)耦合。因此，第二放大器218将第二控制电压VC2和第三控制电压VC3驱动为相等的。另外，第二控制电压VC2为第二基极-发射极电压Vbe2的按比例缩放版本。因此，第三控制电压VC3为第二基极-发射极电压Vbe2的按比例缩放版本。可基于第一基极-发射极电压Vbe1与第二基极-发射极电压Vbe2之间的差(即，ΔVbe)和第一电阻器R1的电阻值确定第一电流I1。另外，第四电流I4为第一电流I1的按比例缩放版本。为了继续进行论述，假设第四电流I4为第一电流I1的“k1”倍，其中“k1”为第一缩放因子。在一个例子中，第一缩放因子“k1”小于一。因此，由第一输出电路208产生的第一输出电压Vout1可如以下等式(1)所示来确定：

其中，

等于第三控制电压VC3，并且

等于第四电阻器R4两端的压降。

第一基极-发射极电压Vbe1与第二基极-发射极电压Vbe2之间的差(即，ΔVbe)具有正温度系数，而第二基极-发射极电压Vbe2具有负温度系数。因此，基于第一电阻器到第四电阻器R1-R4的电阻值，可输出与温度无关的第一输出电压Vout1。可基于包括在第二放大器218中的晶体管(未示出)的漏极-源极饱和电压确定第一输出电压Vout1的最低电压电平。对于本领域的技术人员来说将显而易见的是，包括在第二放大器218中的晶体管的漏极-源极饱和电压小于第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。

图3示出根据本公开的另一实施例的LDO稳压器104的示意性电路图。LDO稳压器104可包括第一PTAT电路202、第一放大电路204、第一分压器206、电流求和电路210和第二输出电路302。图3的LDO稳压器104可被配置成产生第一输出电压Vout1和输出电流Iout并且将所述第一输出电压Vout1和所述输出电流Iout提供到功能电路106。

第一PTAT电路202、第一放大电路204、第一分压器206和电流求和电路210的结构和功能性与图2中所描述的保持相同。图2的LDO稳压器104与图3的LDO稳压器104之间的区别在于，图2的LDO稳压器104中的第一输出电路208被图3的LDO稳压器104中的第二输出电路302替换。

第二输出电路302可与第一放大电路204(即，第一电流镜电路212)、第一分压器206(即，第二电阻器R2的第二端)和功能电路106耦合。第二输出电路302可被配置成从第一分压器206(即，第二电阻器R2的第二端)接收第二控制电压VC2。另外，第二输出电路302可与第一电流镜电路212耦合，使得第四电流I4从第二输出电路302流入。基于第二控制电压VC2和第四电流I4，第二输出电路302可另外被配置成产生第一输出电压Vout1并且将第一输出电压Vout1提供到功能电路106。第二输出电路302可包括第三放大器304以及第五电阻器R5和第六电阻器R6。

第三放大器304可与第一分压器206(即，第二电阻器R2的第二端)和功能电路106耦合。第三放大器304可包括可被配置成执行一个或多个操作的合适电路系统。例如，第三放大器304可被配置成从第一分压器206(即，第二电阻器R2的第二端)接收第二控制电压VC2。另外，第三放大器304可被配置成接收第四控制电压VC4。在实施例中，第三放大器304分别在其正输入端和负输入端处接收第二控制电压VC2和第四控制电压VC4。基于第二控制电压VC2和第四控制电压VC4，第三放大器304可另外被配置成产生第一输出电压Vout1。第一输出电压Vout1可大于第二控制电压VC2与第四控制电压VC4之间的差。第三放大器304可另外被配置成将第一输出电压Vout1提供到功能电路106。

第五电阻器R5具有可与第三放大器304(即，第三放大器304的输出端)耦合的第一端。第五电阻器R5的第一端可被配置成从第三放大器304接收第一输出电压Vout1。第五电阻器R5另外具有可与第一放大电路204(即，第一电流镜电路212)和第三放大器304(即，第三放大器304的负端)耦合的第二端。因此，第五电阻器R5可以负反馈配置与第三放大器304耦合。第五电阻器R5的第二端可与第一电流镜电路212耦合，使得由第一电流镜电路212输出的第四电流I4从第五电阻器R5的第二端流入。第五电阻器R5的第二端可被配置成基于第一输出电压Vout1和第四电流I4输出第四控制电压VC4并且将所述第四控制电压VC4提供到第三放大器304(即，第三放大器304的负端)。

第六电阻器R6具有可与第三放大器304(即，第三放大器304的输出端)耦合的第一端。第六电阻器R6的第一端可被配置成从第三放大器304接收第一输出电压Vout1。第六电阻器R6另外具有可与第三放大器304(即，第三放大器304的正端)和第一分压器206(即，第二电阻器R2的第二端)耦合的第二端。因此，第六电阻器R6可以正反馈配置与第三放大器304耦合。第六电阻器R6的第二端可被配置成从第一分压器206(即，第二电阻器R2的第二端)接收第二控制电压VC2。第五电阻器R5的第二端可基于第六电阻器R6两端的压降进一步输出第四控制电压VC4。

由第二输出电路302产生的第一输出电压Vout1可如以下等式(2)所示来确定：

其中，

等于第四控制电压VC4，并且

等于第五电阻器R5两端的压降。

以正反馈配置耦合第六电阻器R6与第二输出电路302中的第三放大器304用于调整与第五电阻器R5两端的压降相关联的系数。例如，归因于第六电阻器R6，与第五电阻器R5两端的压降相关联的系数减小，由此减小第一输出电压Vout1。

第一基极-发射极电压Vbe1与第二基极-发射极电压Vbe2之间的差(即，ΔVbe)具有正温度系数，而第二基极-发射极电压Vbe2具有负温度系数。因此，基于第一电阻器到第三电阻器R1-R3的电阻值以及第五电阻器R5和第六电阻器R6的电阻值，可输出与温度无关的第一输出电压Vout1。可基于包括在第三放大器304中的晶体管(未示出)的漏极-源极饱和电压确定第一输出电压Vout1的最低电压电平。对于本领域的技术人员来说将显而易见的是，包括在第三放大器304中的晶体管的漏极-源极饱和电压小于第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。

图4示出根据本公开的又一实施例的LDO稳压器104的示意性电路图。LDO稳压器104可包括第一PTAT电路202、第一放大电路204、电流求和电路210、第三输出电路402和第七电阻器R7。图4的LDO稳压器104可被配置成产生第一输出电压Vout1和第二输出电压Vout2以及输出电流Iout，并且将所述第一输出电压Vout1和所述第二输出电压Vout2以及所述输出电流Iout提供到功能电路106。

第一PTAT电路202、第一放大电路204和电流求和电路210的结构和功能性与图2所描述的保持相同。图2的LDO稳压器104与图4的LDO稳压器104之间的区别在于，图2的LDO稳压器104中的第一输出电路208被图4的LDO稳压器104中的第三输出电路402替换。图2的LDO稳压器104与图4的LDO稳压器104之间的另一区别是，图4的LDO稳压器104中不存在第一分压器206。另外，图4的LDO稳压器104中的第二电流镜电路216可被配置成输出额外电流(即，第七电流I7)。第二电流镜电路216可与第二晶体管T2的第二端和第三输出电路402耦合。第七电流I7可为第五电流I5的按比例缩放版本，并且可基于电源电压VDD、第一控制电压VC1和第二基极-发射极电压Vbe2输出。为了继续进行论述，假设第七电流I7为第五电流I5的“k2”倍，其中“k2”为第二缩放因子。在一个例子中，第二缩放因子“k2”小于一。第二电流镜电路216可另外被配置成将第七电流I7提供(即，供应)到第三输出电路402。

第七电阻器R7具有第一端和第二端。第七电阻器R7的第一端可与第一PTAT电路202(即，第二晶体管T2的第二端)和第二电流镜电路216耦合。第七电阻器R7的第一端可被配置成从第二晶体管T2的第二端接收与第二晶体管T2相关联的第二基极-发射极电压Vbe2。另外，第七电阻器R7的第一端可被配置成从第二电流镜电路216接收第五电流I5。第七电阻器R7另外具有可与接地端耦合的第二端。在此情境下，第五电流I5可等于第二基极-发射极电压Vbe2与第七电阻器R7的电阻值的比率。

第三输出电路402可与第一放大电路204(即，第一电流镜电路212和第二电流镜电路216)和功能电路106耦合。第三输出电路402可与第一电流镜电路212耦合，使得第四电流I4从第三输出电路402流入。第三输出电路402可另外被配置成从第二电流镜电路216接收第七电流I7。另外，基于第四电流I4和第七电流I7，第三输出电路402可被配置成输出第一输出电压Vout1和第二输出电压Vout2并且将所述第一输出电压Vout1和所述第二输出电压Vout2提供到功能电路106。在此情境下，功能电路106可对应于模数转换器。第三输出电路402可包括第四放大器404以及第八电阻器R8和第九电阻器R9。

第四放大器404可与功能电路106耦合。第四放大器404可包括可被配置成执行一个或多个操作的合适电路系统。例如，第四放大器404可被配置成接收第五控制电压VC5和第六控制电压VC6。在实施例中，第四放大器404分别在其负输入端和正输入端处接收第五控制电压VC5和第六控制电压VC6。基于第五控制电压VC5和第六控制电压VC6，第四放大器404可另外被配置成产生第一输出电压Vout1和第二输出电压Vout2。第一输出电压Vout1可大于第二输出电压Vout2。另外，第一输出电压Vout1与第二输出电压Vout2之间的差可大于第五控制电压VC5与第六控制电压VC6之间的差。第四放大器404可另外被配置成将第一输出电压Vout1和第二输出电压Vout2提供到功能电路106。在实施例中，第四放大器404分别借助于其正输出端和负输出端提供第一输出电压Vout1和第二输出电压Vout2。

尽管描述了第四放大器404的正输出端和负输出端分别将第一输出电压Vout1和第二输出电压Vout2提供到功能电路106，但是对于本领域的技术人员来说将显而易见的是本公开的范围不限于此。在各种其它实施例中，在不脱离本公开的范围的情况下，第四放大器404的正输出端和负输出端可分别提供第二输出电压Vout2和第一输出电压Vout1。在此情境下，第四电流I4和第七电流I7的电流方向反转(即，第四电流I4被供应到第三输出电路402，并且第七电流I7被供应到第三输出电路402)。

第八电阻器R8具有可与第四放大器404(即，第四放大器404的正输出端)耦合的第一端。第八电阻器R8的第一端可被配置成从第四放大器404(即，第四放大器404的正输出端)接收第一输出电压Vout1。第八电阻器R8另外具有第二端，所述第二端可与第一放大电路204(即，第一电流镜电路212)和第四放大器404(即，第四放大器404的负输入端)耦合。因此，第八电阻器R8可以负反馈配置与第四放大器404耦合。另外，第八电阻器R8的第二端可与第一电流镜电路212耦合，使得由第一电流镜电路212输出的第四电流I4从第八电阻器R8的第二端流入。第八电阻器R8的第二端可另外被配置成基于第四电流I4和第一输出电压Vout1输出第五控制电压VC5并且将所述第五控制电压VC5提供到第四放大器404(即，第四放大器404的负输入端)。第五控制电压VC5可等于第一输出电压Vout1与第八电阻器R8两端的压降之间的差。

第九电阻器R9具有可与第四放大器404(即，第四放大器404的负输出端)耦合的第一端。第九电阻器R9的第一端可被配置成从第四放大器404接收第二输出电压Vout2。第九电阻器R9另外具有可与第一放大电路204(即，第二电流镜电路216)和第四放大器404(即，第四放大器404的正输入端)耦合的第二端。因此，第九电阻器R9可以正反馈配置与第四放大器404耦合。另外，第九电阻器R9的第二端可被配置成从第二电流镜电路216接收第七电流I7。第九电阻器R9的第二端可另外被配置成基于第七电流I7和第二输出电压Vout2输出第六控制电压VC6并且将所述第六控制电压VC6提供到第四放大器404(即，第四放大器404的正输入端)。第六控制电压VC6可等于第二输出电压Vout2与第九电阻器R9两端的压降之间的差。在当前优选的实施例中，第八电阻器R8和第九电阻器R9的电阻值相等。

第一输出电压Vout1与由第三输出电路402产生的第二输出电压Vout2之间的差可如以下等式(3)所示来确定：

其中，

等于第九电阻器R9两端的压降，并且

等于第八电阻器R8两端的压降。

第八电阻器R8和第九电阻器R9中的每一个可以是可变电阻器。因此，可通过调整第八电阻器R8和第九电阻器R9的电阻值来调整第一输出电压Vout1和第二输出电压Vout2。另外，可使用第七电阻器到第九电阻器R7-R9调整与第八电阻器R8和第九电阻器R9两端的压降以及第二基极-发射极电压Vbe2相关联的系数。随着与第八电阻器R8和第九电阻器R9两端的压降以及第二基极-发射极电压Vbe2相关联的系数减小，第一输出电压Vout1和第二输出电压Vout2之间的差减小。

第一基极-发射极电压Vbe1与第二基极-发射极电压Vbe2之间的差(即，ΔVbe)具有正温度系数，而第二基极-发射极电压Vbe2具有负温度系数。因此，基于第一电阻器R1、第七电阻器R7和第八电阻器R8的电阻值，第一输出电压Vout1与第二输出电压Vout2之间的差可以是与温度无关的。可基于包括在第四放大器404中的晶体管(未示出)的漏极-源极饱和电压确定第一输出电压Vout1与第二输出电压Vout2之间的差的最低电压电平。对于本领域的技术人员来说将显而易见的是，包括在第四放大器404中的晶体管的漏极-源极饱和电压小于第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。

图5示出根据本公开的又一实施例的LDO稳压器104的示意性电路图。LDO稳压器104可包括第一PTAT电路202、第一放大电路204、第二分压器502和第四输出电路504。图5的LDO稳压器104可被配置成产生第一输出电压Vout1和输出电流Iout并且将所述第一输出电压Vout1和所述输出电流Iout提供到功能电路106。

第一PTAT电路202的结构和功能性与图2所描述的保持相同。图2的LDO稳压器104与图5的LDO稳压器104之间的区别在于，图2的LDO稳压器104中的第一分压器206和第一输出电路208分别被图5的LDO稳压器104中的第二分压器502和第四输出电路504替换。图2的LDO稳压器104与图5的LDO稳压器104之间的另一区别是，图5的LDO稳压器104中不存在电流求和电路210。

图5的LDO稳压器104的第一放大电路204可与第一PTAT电路202(即，第一晶体管T1的第一端)耦合，使得第一电流I1从所述第一放大电路204流入。第一放大电路204可另外被配置成从第一PTAT电路202(即，分别为第一晶体管T1和第二晶体管T2的第一端)接收第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。基于第一电流I1、电源电压VDD以及第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2，第一放大电路204可另外被配置成输出第二电流I2、第三电流I3、第五电流I5和第六电流I6。图5的LDO稳压器104的第一放大电路204并不像图2的LDO稳压器104那样输出第四电流I4。第一放大电路204(即，第一电流镜电路212)可另外被配置成将第三电流I3提供(即，供应)到第二分压器502。第三电流I3为第一电流I1的按比例缩放版本。为了继续进行论述，假设第三电流I3为第一电流I1的“k3”倍，其中“k3”为第三缩放因子。在一个例子中，第三缩放因子“k3”小于一。另外，图5的LDO稳压器104的第一放大电路204(即，第二电流镜电路216)可与功能电路106耦合。图5的LDO稳压器104的第一放大电路204(即，第二电流镜电路216)可另外被配置成将第六电流I6作为输出电流Iout提供到功能电路106。第六电流I6为第五电流I5的按比例缩放版本(即，具有负温度系数的电流)。因此，输出电流Iout可为温度相关的(即，输出电流Iout具有负温度系数)。

第二分压器502可耦合在第一PTAT电路202(即，第二晶体管T2的第二端)与接地端之间。另外，第二分压器502可与第一电流镜电路212和第二电流镜电路216以及第四输出电路504耦合。第二分压器502可被配置成从第二晶体管T2的第二端接收与第二晶体管T2相关联的第二基极-发射极电压Vbe2。另外，第二分压器502可被配置成分别从第一电流镜电路212和第二电流镜电路216接收第三电流I3和第五电流I5。基于第二基极-发射极电压Vbe2以及第三电流I3和第五电流I5，第二分压器502可另外被配置成输出第七控制电压VC7。在实施例中，第七控制电压VC7为第二基极-发射极电压Vbe2的按比例缩放版本。第二分压器502可另外被配置成将第七控制电压VC7提供到第四输出电路504。第二分压器502可包括各自具有第一端和第二端的第十电阻器R10和第十一电阻器R11。

第十电阻器R10的第一端可与第一PTAT电路202(即，第二晶体管T2的第二端)和第二电流镜电路216耦合。第十电阻器R10的第一端可被配置成从第二晶体管T2的第二端接收第二基极-发射极电压Vbe2，并且从第二电流镜电路216接收第五电流I5。第十电阻器R10的第二端可与第一电流镜电路212和第四输出电路504耦合。第十电阻器R10的第二端可被配置成从第一电流镜电路212接收第三电流I3。另外，第十电阻器R10的第二端可被配置成输出第七控制电压VC7并且将所述第七控制电压VC7提供到第四输出电路504。第十一电阻器R11的第一端可与第十电阻器R10的第二端耦合，并且第十一电阻器R11的第二端可与接地端耦合。

尽管示出了单个电阻器(即，第十一电阻器R11)耦合在第十电阻器R10与接地端之间，但对于本领域的技术人员来说将显而易见的是本公开的范围不限于此。在各种其它实施例中，在不脱离本公开的范围的情况下，串联的两个或更多个电阻器可耦合在第十电阻器R10与接地端之间。在此情境下，串联的两个或更多个电阻器的总电阻值等于第十一电阻器R11的电阻值。另外，第七控制电压VC7可在串联的两个或更多个电阻器的任何中间端处输出。

第四输出电路504可与第二分压器502(即，第十电阻器R10的第二端)和功能电路106耦合。第四输出电路504可被配置成从第二分压器502接收第七控制电压VC7。另外，第四输出电路504可被配置成基于第七控制电压VC7产生第一输出电压Vout1，并且将第一输出电压Vout1提供到功能电路106。在当前优选的实施例中，第四输出电路504对应于第五放大器506。

第五放大器506可以负反馈配置耦合。另外，第五放大器506可与第二分压器502(即，第十电阻器R10的第二端)耦合。第五放大器506可包括可被配置成执行一个或多个操作的合适电路系统。例如，第五放大器506可被配置成从第二分压器502(即，第十电阻器R10的第二端)接收第七控制电压VC7。第五放大器506可在其正输入端处接收第七控制电压VC7。由于第五放大器506可以负反馈配置耦合，第五放大器506可另外被配置成在其负输入端处接收第一输出电压Vout1。基于第七控制电压VC7，第五放大器506可另外被配置成产生第一输出电压Vout1。第五放大器506可另外被配置成将第一输出电压Vout1提供到功能电路106。

由第四输出电路504产生的第一输出电压Vout1可如以下等式(4)所示来确定：

第一基极-发射极电压Vbe1与第二基极-发射极电压Vbe2之间的差(即，ΔVbe)具有正温度系数，而第二基极-发射极电压Vbe2具有负温度系数。因此，基于第一电阻器R1、第十电阻器R10和第十一电阻器R11的电阻值，可输出与温度无关的第一输出电压Vout1。可基于包括在第五放大器506中的晶体管(未示出)的漏极-源极饱和电压确定第一输出电压Vout1的最低电压电平。对于本领域的技术人员来说将显而易见的是，包括在第五放大器506中的晶体管的漏极-源极饱和电压小于第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。

图6示出根据本公开的又一实施例的LDO稳压器104的示意性电路图。LDO稳压器104可包括第一PTAT电路202、第二放大电路602、第一分压器206和第五输出电路604。图6的LDO稳压器104可被配置成产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。

第一PTAT电路202和第一分压器206的结构和功能性与图2所描述的保持相同。图2的LDO稳压器104与图6的LDO稳压器104之间的区别在于，图2的LDO稳压器104中的第一放大电路204和第一输出电路208分别被图6的LDO稳压器104中的第二放大电路602和第五输出电路604替换。图2的LDO稳压器104与图6的LDO稳压器104之间的另一区别是，图6的LDO稳压器104中不存在电流求和电路210。

第二放大电路602可与电源102、第一PTAT电路202(即，第一晶体管T1和第二晶体管T2的第一端)、第一分压器206和第五输出电路604耦合。第二放大电路602可被配置成从电源102接收电源电压VDD。另外，第二放大电路602可与第一PTAT电路202(即，第一晶体管T1的第一端)耦合，使得第一电流I1从第二放大电路602流入。第二放大电路602可另外被配置成从第一PTAT电路202(即，分别为第一晶体管T1和第二晶体管T2的第一端)接收第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。基于电源电压VDD、第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2以及第一电流I1，第二放大电路602可另外被配置成输出第八电流到第十电流I8-I10。第八电流到第十电流I8-I10可共同地被称为“第二组电流I8O-I10”。第八电流I8可等于第一电流I1。可基于第二基极-发射极电压Vbe2输出第九电流I9。另外，第十电流I10可为第九电流I9的按比例缩放版本。

第二放大电路602可另外被配置成将第八电流I8提供(即，供应)到第二晶体管T2的第一端。第二放大电路602可另外被配置成将第九电流I9提供(即，供应)到第一分压器206。第一分压器206基于第九电流I9而不是图2的LDO稳压器104中的第五电流I5输出第二控制电压VC2。第二放大电路602可输出第十电流I10，使得第十电流I10从第五输出电路604流入。第二放大电路602可包括第六放大器606以及第三电流镜电路608和第四电流镜电路610。

第六放大器606可与第三电流镜电路608和第一PTAT电路202(即，第一晶体管T1和第二晶体管T2的第一端)耦合。第六放大器606可包括可被配置成执行一个或多个操作的合适电路系统。例如，第六放大器606可被配置成从第一PTAT电路202(即，分别为第一晶体管T1和第二晶体管T2的第一端)接收第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。在实施例中，第六放大器606在其正输入端和负输入端处分别接收第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。基于第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2，第六放大器606可另外被配置成产生第八控制电压VC8。第八控制电压VC8可大于第一集电极-发射极电压Vce1与第二集电极-发射极电压Vce2之间的差。第六放大器606可另外被配置成将第八控制电压VC8提供到第三电流镜电路608。

第三电流镜电路608可与电源102、第一PTAT电路202(即，第一晶体管T1和第二晶体管T2的第一端)、第六放大器606和第四电流镜电路610耦合。第三电流镜电路608可包括可被配置成执行一个或多个操作的合适电路系统。例如，第三电流镜电路608可被配置成从电源102接收电源电压VDD，并且从第六放大器606接收第八控制电压VC8。另外，第三电流镜电路608可与第一PTAT电路202(即，第一晶体管T1的第一端)耦合，使得第一电流I1从第三电流镜电路608流入。基于电源电压VDD、第八控制电压VC8和第一电流I1，第三电流镜电路608可另外被配置成输出第八电流I8和第十一电流I11。第八电流I8可等于第一电流I1，并且第十一电流I11可为第一电流I1的按比例缩放版本。第三电流镜电路608可另外被配置成分别将第八电流I8和第十一电流I11提供(即，供应)到第二晶体管T2的第一端和第四电流镜电路610。

第四电流镜电路610可与电源102、第一PTAT电路202(即，第一晶体管T1的第一端)、第三电流镜电路608、第一分压器206和第五输出电路604耦合。第四电流镜电路610可包括可被配置成执行一个或多个操作的合适电路系统。例如，第四电流镜电路610可被配置成从电源102接收电源电压VDD，并且从第一PTAT电路202(即，从第一晶体管T1的第一端)接收第一集电极-发射极电压Vce1。另外，第四电流镜电路610可被配置成从第三电流镜电路608接收第十一电流I11。基于第十一电流I11、电源电压VDD和第一集电极-发射极电压Vce1，第四电流镜电路610可另外被配置成输出第九电流I9和第十电流I10。第四电流镜电路610可另外被配置成将第九电流I9提供(即，供应)到第一分压器206。另外，第四电流镜电路610可输出第十电流I10，使得第十电流I10从第五输出电路604流入。因此，基于第二基极-发射极电压Vbe2进一步输出第九电流I9。由于第十电流I10为第九电流I9的按比例缩放版本，因此可另外基于第二基极-发射极电压Vbe2输出第十电流I10。

第五输出电路604可与第二放大电路602(即，第四电流镜电路610)、第一分压器206(即，第二电阻器R2的第二端)和功能电路106耦合。第五输出电路604可被配置成从第一分压器206接收第二控制电压VC2。另外，第五输出电路604可与第四电流镜电路610耦合，使得由第四电流镜电路610输出的第十电流I10从第五输出电路604流入。基于第十电流I10和第二控制电压VC2，第五输出电路604可另外被配置成产生第一输出电压Vout1。第五输出电路604可另外被配置成将第一输出电压Vout1提供到功能电路106。第五输出电路604可包括第七放大器612和第十二电阻器R12。

第七放大器612可与第一分压器206(即，第二电阻器R2的第二端)和功能电路106耦合。第七放大器612可包括可被配置成执行一个或多个操作的合适电路系统。例如，第七放大器612可被配置成从第一分压器206(即，第二电阻器R2的第二端)接收第二控制电压VC2。另外，第七放大器612可被配置成接收第九控制电压VC9。在实施例中，第七放大器612分别在其正输入端和负输入端处接收第二控制电压VC2和第九控制电压VC9。基于第二控制电压VC2和第九控制电压VC9，第七放大器612可另外被配置成产生第一输出电压Vout1，并且将第一输出电压Vout1提供到功能电路106。

第十二电阻器R12具有可与第七放大器612(即，第七放大器612的输出端)耦合的第一端。第十二电阻器R12的第一端可另外被配置成从第七放大器612接收第一输出电压Vout1。第十二电阻器R12另外具有可与第二放大电路602(即，第四电流镜电路610)和第七放大器612(即，第七放大器612的负输入端)耦合的第二端。因此，第十二电阻器R12可以负反馈配置与第七放大器612耦合。第十二电阻器R12的第二端可与第四电流镜电路610耦合，使得由第四电流镜电路610输出的第十电流I10从第十二电阻器R12的第二端流入。第十二电阻器R12的第二端可另外被配置成基于第十电流I10和第一输出电压Vout1输出第九控制电压VC9并且将所述第九控制电压VC9提供到第七放大器612(即，第七放大器612的负输入端)。

由第五输出电路604产生的第一输出电压Vout1可如下文在等式(5)所示来确定：

其中，

等于第十二电阻器R12两端的压降。

第一基极-发射极电压Vbe1与第二基极-发射极电压Vbe2之间的差(即，ΔVbe)具有正温度系数，而第二基极-发射极电压Vbe2具有负温度系数。因此，基于第一电阻器到第三电阻器R1-R3的电阻值和第十二电阻器R12的电阻值，可输出与温度无关的第一输出电压Vout1。可基于包括在第七放大器612中的晶体管(未示出)的漏极-源极饱和电压确定第一输出电压Vout1的最低电压电平。对于本领域的技术人员来说将显而易见的是，包括在第七放大器612中的晶体管的漏极-源极饱和电压小于第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。

图7示出根据本公开的又一实施例的LDO稳压器104的示意性电路图。LDO稳压器104可包括第一PTAT电路202、第三放大电路702、第三分压器704和第六输出电路706。图7的LDO稳压器104可被配置成产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。第一PTAT电路202的结构和功能性与图2所描述的保持相同。

第三放大电路702可与电源102、第一PTAT电路202(即，第一晶体管T1和第二晶体管T2的第一端和第二端)、第三分压器704和第六输出电路706耦合。第三放大电路702可被配置成从电源102接收电源电压VDD。另外，第三放大电路702可与第一PTAT电路202(即，第一晶体管T1的第一端)耦合，使得第一电流I1从第三放大电路702流入。第三放大电路702可另外被配置成从第一PTAT电路202(即，分别为第一晶体管T1和第二晶体管T2的第一端和第二端)接收第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。基于电源电压VDD、第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2以及第一电流I1，第三放大电路702可另外被配置成输出第十二电流I12和第十三电流I13。第十二电流I12和第十三电流I13可共同地被称为“第三组电流I12和I13”。第十二电流I12和第十三电流I13可等于第一电流I1。

第三放大电路702可另外被配置成将第十二电流I12提供(即，供应)到第二晶体管T2的第一端。第三放大电路702可输出第十三电流I13，使得第十三电流I13从第六输出电路706流入。第三放大电路702可包括第八放大器708以及第五电流镜电路710和第六电流镜电路712。

第八放大器708可与第五电流镜电路710和第一PTAT电路202(即，第一晶体管T1和第二晶体管T2的第一端)耦合。第八放大器708可包括可被配置成执行一个或多个操作的合适电路系统。例如，第八放大器708可被配置成从第一PTAT电路202(即，分别为第一晶体管T1和第二晶体管T2的第一端)接收第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。在实施例中，第八放大器708在其正输入端和负输入端处分别接收第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。基于第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2，第八放大器708可另外被配置成产生第十控制电压VC10。第十控制电压VC10可大于第一集电极-发射极电压Vce1与第二集电极-发射极电压Vce2之间的差。第八放大器708可另外被配置成将第十控制电压VC10提供到第五电流镜电路710。

第五电流镜电路710可与电源102、第一PTAT电路202(即，第一晶体管T1和第二晶体管T2的第一端)、第八放大器708和第六电流镜电路712耦合。第五电流镜电路710可包括可被配置成执行一个或多个操作的合适电路系统。例如，第五电流镜电路710可被配置成从电源102接收电源电压VDD，并且从第八放大器708接收第十控制电压VC10。另外，第五电流镜电路710可与第一PTAT电路202(即，第一晶体管T1的第一端)耦合，使得第一电流I1从第五电流镜电路710流入。基于电源电压VDD、第十控制电压VC10和第一电流I1，第五电流镜电路710可另外被配置成输出第十二电流I12和第十四电流I14。第十二电流I12和第十四电流I14可等于第一电流I1。第五电流镜电路710可另外被配置成分别将第十二电流I12和第十四电流I14提供(即，供应)到第二晶体管T2的第一端和第六电流镜电路712。

第六电流镜电路712可与电源102、第五电流镜电路710和第六输出电路706耦合。第六电流镜电路712可包括可被配置成执行一个或多个操作的合适电路系统。例如，第六电流镜电路712可被配置成从电源102接收电源电压VDD，并且从第五电流镜电路710接收第十四电流I14。基于第十四电流I14和电源电压VDD，第六电流镜电路712可另外被配置成输出第十三电流I13。第十三电流I13可等于第十四电流I14。第六电流镜电路712输出第十三电流I13，使得第十三电流I13从第六输出电路706流入。

第三放大电路702可另外包括各自具有第一端和第二端的第十三电阻器R13和第十四电阻器R14。第十三电阻器R13和第十四电阻器R14的第一端可分别与第二晶体管T2和第一晶体管T1的第一端耦合。第十三电阻器R13和第十四电阻器R14的第一端可被配置成分别接收第二集电极-发射极电压Vce2和第一集电极-发射极电压Vce1。第十三电阻器R13和第十四电阻器R14的第二端可与第三分压器704和第二晶体管T2的第二端耦合。在当前优选的实施例中，第十三电阻器R13和第十四电阻器R14的电阻值相等。

第三分压器704可包括具有第一端和第二端的第十五电阻器R15和第十六电阻器R16。第十五电阻器R15的第一端可与第二晶体管T2的第二端和第十三电阻器R13和第十四电阻器R14的第二端耦合。第十五电阻器R15的第一端可被配置成从第二晶体管T2的第二端接收第二基极-发射极电压Vbe2。第十五电阻器R15的第一端可另外被配置成分别从第十三电阻器R13和第十四电阻器R14的第二端接收第二集电极-发射极电压Vce2和第一集电极-发射极电压Vce1的按比例缩放版本。第十五电阻器R15的第二端可另外与第六输出电路706耦合。第十五电阻器R15的第二端可另外被配置成输出第十一控制电压VC11并且将所述第十一控制电压VC11提供到第六输出电路706。基于第二基极-发射极电压Vbe2和第十三电阻器R13和第十四电阻器R14的电阻值(即，第十三电阻器R13和第十四电阻器R14两端的压降)，输出第十一控制电压VC11。第十六电阻器R16的第一端可与第十五电阻器R15的第二端和第六输出电路706耦合。另外，第十六电阻器R16的第二端可与接地端耦合。

第六输出电路706可与第三分压器704(即，第十五电阻器R15的第二端)、第三放大电路702(即，第六电流镜电路712)和功能电路106耦合。第六输出电路706可被配置成从第三分压器704接收第十一控制电压VC11。另外，第六输出电路706可与第六电流镜电路712耦合，使得第十三电流I13从第六输出电路706流入。基于第十三电流I13和第十一控制电压VC11，第六输出电路706可另外被配置成产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。第六输出电路706可包括第九放大器714和第十七电阻器R17。

第九放大器714可与第三分压器704(即，第十五电阻器R15的第二端)和功能电路106耦合。第九放大器714可包括可被配置成执行一个或多个操作的合适电路系统。例如，第九放大器714可被配置成从第三分压器704接收第十一控制电压VC11。另外，第九放大器714可被配置成接收第十二控制电压VC12。在实施例中，第九放大器714分别在其正输入端和负输入端处接收第十一控制电压VC11和第十二控制电压VC12。基于第十一控制电压VC11和第十二控制电压VC12，第九放大器714可另外被配置成产生第一输出电压Vout1，并且将第一输出电压Vout1提供到功能电路106。

第十七电阻器R17具有可与第九放大器714(即，第九放大器714的输出端)耦合的第一端。第十七电阻器R17的第一端可另外被配置成从第九放大器714接收第一输出电压Vout1。第十七电阻器R17另外具有可与第六电流镜电路712和第九放大器714(即，第九放大器714的负输入端)耦合的第二端。第十七电阻器R17可因此以负反馈配置与第九放大器714耦合。第十七电阻器R17的第二端可与第六电流镜电路712耦合，使得由第六电流镜电路712输出的第十三电流I13从第十七电阻器R17的第二端流入。第十七电阻器R17的第二端可另外被配置成基于第十三电流I13和第一输出电压Vout1输出第十二控制电压VC12并且将所述第十二控制电压VC12提供到第九放大器714(即，第九放大器714的负输入端)。如图7所示，第一输出电压Vout1等于第十二控制电压VC12与第十七电阻器R17两端的压降的总和。

由第六输出电路706产生的第一输出电压Vout1可如以下等式(6)所示来确定：

其中，

等于第十二控制电压VC12，并且

等于第十七电阻器R17两端的压降。

第一基极-发射极电压Vbe1与第二基极-发射极电压Vbe2之间的差(即，ΔVbe)具有正温度系数，而第二基极-发射极电压Vbe2具有负温度系数。因此，基于第一电阻器R1的电阻值和第十五电阻器到第十七电阻器R15-R17的电阻值，可输出与温度无关的第一输出电压Vout1。图7的LDO稳压器104所需的电源电压VDD的最小值等于第六电流镜电路712中包括的晶体管(未示出)的第二基极-发射极电压Vbe2的按比例缩放版本和漏极-源极饱和电压的总和。缩放因子等于“(1+0.5*R13/(R15+R16))”。另外，可基于第九放大器714中包括的晶体管(未示出)的漏极-源极饱和电压确定第一输出电压Vout1的最低电压电平。对于本领域的技术人员来说将显而易见的是，包括在第九放大器714中的晶体管的漏极-源极饱和电压小于第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。

图8示出根据本公开的又一实施例的LDO稳压器104的示意性电路图。LDO稳压器104可包括第一PTAT电路202、第四放大电路802、第一分压器206和第七输出电路804。图8的LDO稳压器104可被配置成产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。

第一PTAT电路202和第一分压器206的结构和功能性与图2的LDO稳压器104中所描述的保持相同。图2的LDO稳压器104与图8的LDO稳压器104之间的区别在于，图2的LDO稳压器104中的第一放大电路204和第一输出电路208分别被图8的LDO稳压器104中的第四放大电路802和第七输出电路804替换。图2的LDO稳压器104与图8的LDO稳压器104之间的另一区别是，图8的LDO稳压器104中不存在电流求和电路210。

第四放大电路802可与电源102、第一PTAT电路202(即，第一晶体管T1和第二晶体管T2的第一端)、第一分压器206和第七输出电路804耦合。第四放大电路802可被配置成从电源102接收电源电压VDD，从第一PTAT电路202接收第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2(即，分别为第一晶体管T1和第二晶体管T2的第一端)。第四放大电路802可被配置成从第七输出电路804接收第一输出电压Vout1。另外，第四放大电路802可与第一PTAT电路202(即，第一晶体管T1的第一端)耦合，使得由第一晶体管T1的第一端输出的第一电流I1从第四放大电路802流入。基于电源电压VDD、第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2以及第一输出电压Vout1，第四放大电路802可另外被配置成输出第十五电流I15。第四放大电路802可另外被配置成将第十五电流I15提供(即，供应)到第一分压器206。第一分压器206可被配置成基于第二基极-发射极电压Vbe2和第十五电流I15输出第二控制电压VC2。第四放大电路802可包括电压-电流转换器806以及第十八电阻器R18和第十九电阻器R19。

电压-电流转换器806可与第一PTAT电路202(即，第一晶体管T1和第二晶体管T2的第一端)、电源102和第一分压器206耦合。电压-电流转换器806可包括可被配置成执行一个或多个操作的合适电路系统。例如，电压-电流转换器806可被配置成从第一PTAT电路202(即，分别为第一晶体管T1和第二晶体管T2的第一端)接收第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。另外，电压-电流转换器806可被配置成从电源102接收电源电压VDD。基于第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2以及电源电压VDD，电压-电流转换器806可另外被配置成产生第十五电流I15。可基于第一集电极-发射极电压Vce1与第二集电极-发射极电压Vce2之间的差产生第十五电流I15。电压-电流转换器806可另外被配置成将第十五电流I15提供(即，供应)到第一分压器206(即，第二电阻器R2的第一端)。

第十八电阻器R18具有第一端和第二端。第十八电阻器R18的第一端可与第七输出电路804耦合。第十八电阻器R18的第一端可被配置成从第七输出电路804接收第一输出电压Vout1。第十八电阻器R18的第二端可与第一PTAT电路202(即，第一晶体管T1的第一端)和电压-电流转换器806耦合。第十八电阻器R18的第二端可被配置成从第一晶体管T1的第一端接收第一集电极-发射极电压Vce1。另外，第十八电阻器R18的第二端可与第一晶体管T1的第一端耦合，使得第一电流I1从第十八电阻器R18的第二端流入。

第十九电阻器R19具有第一端和第二端。第十九电阻器R19的第一端可与第七输出电路804和第十八电阻器R18的第一端耦合。第十九电阻器R19的第一端可被配置成从第七输出电路804接收第一输出电压Vout1。第十九电阻器R19的第二端可与第一PTAT电路202(即，第二晶体管T2的第一端)和电压-电流转换器806耦合。第十九电阻器R19的第二端可被配置成接收第二集电极-发射极电压Vce2。在当前优选的实施例中，第十九电阻器R19的电阻值等于第十八电阻器R18的电阻值。

第七输出电路804可与第四放大电路802(即，第十八电阻器R18和第十九电阻器R19的第一端)和第一分压器206(即，第二电阻器R2的第二端)耦合。另外，第七输出电路804可与第一PTAT电路202(即，第二晶体管T2的第一端)和功能电路106耦合。第七输出电路804可被配置成从第一分压器206(即，第二电阻器R2的第二端)接收第二控制电压VC2，并且从第一PTAT电路202(即，第二晶体管T2的第一端)接收第二集电极-发射极电压Vce2。基于第二控制电压VC2和第二集电极-发射极电压Vce2，第七输出电路804可另外被配置成产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。第七输出电路804可另外被配置成将第一输出电压Vout1提供到第四放大电路802(即，第十八电阻器R18和第十九电阻器R19的第一端)。在当前优选的实施例中，第七输出电路804对应于第十放大器808。

第十放大器808可与第四放大电路802(即，第十八电阻器R18和第十九电阻器R19的第一端)和第一分压器206(即，第二电阻器R2的第二端)耦合。另外，第十放大器808可与第一PTAT电路202(即，第二晶体管T2的第一端)和功能电路106耦合。第十放大器808可包括可被配置成执行一个或多个操作的合适电路系统。例如，第十放大器808可被配置成从第一分压器206(即，第二电阻器R2的第二端)接收第二控制电压VC2，并且从第一PTAT电路202(即，第二晶体管T2的第一端)接收第二集电极-发射极电压Vce2。在实施例中，第十放大器808分别在其正输入端和负输入端处接收第二控制电压VC2和第二集电极-发射极电压Vce2。基于第二控制电压VC2和第二集电极-发射极电压Vce2，第十放大器808可另外被配置成产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。第十放大器808可另外被配置成将第一输出电压Vout1提供到第四放大电路802(即，第十八电阻器R18和第十九电阻器R19的第一端)。第一输出电压Vout1可大于第二控制电压VC2与第二集电极-发射极电压Vce2之间的差。由第七输出电路804产生的第一输出电压Vout1可如以下等式(7)所示来确定：

其中，

等于第十八电阻器R18两端的压降。

第一基极-发射极电压Vbe1与第二基极-发射极电压Vbe2之间的差(即，ΔVbe)具有正温度系数，而第二基极-发射极电压Vbe2具有负温度系数。因此，基于第一电阻器R1、第二电阻器R2、第三电阻器R3和第十八电阻器R18的电阻值，可输出与温度无关的第一输出电压Vout1。可基于包括在第十放大器808中的晶体管(未示出)的漏极-源极饱和电压确定第一输出电压Vout1的最低电压电平。

图9示出根据本公开的又一实施例的LDO稳压器104的示意性电路图。LDO稳压器104可包括第一PTAT电路202、第四放大电路802、第一分压器206和第八输出电路902。图8的LDO稳压器104可被配置成产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。

第四放大电路802、第一PTAT电路202和第一分压器206的结构和功能性与图8所描述的保持相同。图8的LDO稳压器104和图9的LDO稳压器104之间的区别在于，图8的LDO稳压器104中的第七输出电路804被图9的LDO稳压器104中的第八输出电路902替换。

第八输出电路902可与第四放大电路802(即，第十八电阻器R18和第十九电阻器R19的第一端)和第一分压器206(即，第二电阻器R2的第二端)耦合。另外，第八输出电路902可与第一PTAT电路202(即，第二晶体管T2的第一端)和功能电路106耦合。第八输出电路902可被配置成从第一分压器206(即，第二电阻器R2的第二端)接收第二控制电压VC2，并且从第一PTAT电路202(即，第二晶体管T2的第一端)接收第二集电极-发射极电压Vce2。基于第二控制电压VC2和第二集电极-发射极电压Vce2，第八输出电路902可另外被配置成产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。第八输出电路902可另外被配置成将第一输出电压Vout1提供到第四放大电路802(即，第十八电阻器R18和第十九电阻器R19的第一端)。第八输出电路902可包括第十一放大器904和第二十电阻器R20。

第十一放大器904可与第一分压器206(即，第二电阻器R2的第二端)和第一PTAT电路202(即，第二晶体管T2的第一端)耦合。第十一放大器904可包括可被配置成执行一个或多个操作的合适电路系统。例如，第十一放大器904可被配置成从第一分压器206(即，第二电阻器R2的第二端)接收第二控制电压VC2。另外，第十一放大器904可被配置成从第一PTAT电路202(即，第二晶体管T2的第一端)接收第二集电极-发射极电压Vce2。在实施例中，第十一放大器904分别在其正输入端和负输入端处接收第二控制电压VC2和第二集电极-发射极电压Vce2。基于第二控制电压VC2和第二集电极-发射极电压Vce2，第十一放大器904可另外被配置成产生第一输出电压Vout1。第一输出电压Vout1可大于第二控制电压VC2与第二集电极-发射极电压Vce2之间的差。第十一放大器904可另外与第四放大电路802(即，第十八电阻器R18和第十九电阻器R19的第一端)和功能电路106耦合。第十一放大器904可另外被配置成将第一输出电压Vout1提供到功能电路106和第四放大电路802(即，第十八电阻器R18和第十九电阻器R19的第一端)。

第二十电阻器R20具有可与第十一放大器904(即，第十一放大器904的输出端)耦合的第一端。第二十电阻器R20的第一端可另外被配置成从第十一放大器904接收第一输出电压Vout1。第二十电阻器R20另外具有可与第一分压器206(即，第二电阻器R2的第二端)和第十一放大器904(即，第十一放大器904的正输入端)耦合的第二端。第二十电阻器R20可因此以正反馈配置与第十一放大器904耦合。第二十电阻器R20的第二端可被配置成接收第二控制电压VC2。另外，由第八输出电路902产生的第一输出电压Vout1可如以下等式(8)所示来确定：

第一基极-发射极电压Vbe1与第二基极-发射极电压Vbe2之间的差(即，ΔVbe)具有正温度系数，而第二基极-发射极电压Vbe2具有负温度系数。因此，基于第一电阻器R1、第二电阻器R2、第三电阻器R3和第十八电阻器R18的电阻值和第二十电阻器R20的电阻值，可产生与温度无关的第一输出电压Vout1。可基于第十一放大器904中包括的晶体管(未示出)的漏极-源极饱和电压确定第一输出电压Vout1的最低电压电平。

图10示出根据本公开的又一实施例的LDO稳压器104的示意性电路图。LDO稳压器104可包括第一PTAT电路202、第四放大电路802、第一分压器206和第九输出电路1002。图10的LDO稳压器104可被配置成产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。

第一PTAT电路202、第四放大电路802和第一分压器206的结构和功能性与图8所描述的保持相同。图8的LDO稳压器104与图10的LDO稳压器104之间的区别在于，图8的LDO稳压器104中的第七输出电路804被图10的LDO稳压器104中的第九输出电路1002替换。

第九输出电路1002可与第四放大电路802(即，第十八电阻器R18和第十九电阻器R19的第一端)、第一分压器206(即，第二电阻器R2的第二端)和功能电路106耦合。第九输出电路1002可被配置成从第一分压器206(即，第二电阻器R2的第二端)接收第二控制电压VC2。另外，第九输出电路1002可被配置成输出第十三控制电压VC13。基于第二控制电压VC2和第十三控制电压VC13，第九输出电路1002可另外被配置成产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。第九输出电路1002可另外被配置成将第十三控制电压VC13提供到第四放大电路802(即，第十八电阻器R18和第十九电阻器R19的第一端)。第九输出电路1002可包括第十二放大器1004和第二十一电阻器R21。

第十二放大器1004可与第一分压器206(即，第二电阻器R2的第二端)、第二十一电阻器R21和功能电路106耦合。第十二放大器1004可包括可被配置成执行一个或多个操作的合适电路系统。例如，第十二放大器1004可被配置成从第一分压器206(即，第二电阻器R2的第二端)接收第二控制电压VC2。另外，第十二放大器1004可被配置成从第二十一电阻器R21接收第十三控制电压VC13。在实施例中，第十二放大器1004分别在其正输入端和负输入端处接收第二控制电压VC2和第十三控制电压VC13。基于第二控制电压VC2和第十三控制电压VC13，第十二放大器1004可另外被配置成产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。第一输出电压Vout1可大于第二控制电压VC2与第十三控制电压VC13之间的差。

第二十一电阻器R21具有可与第十二放大器1004(即，第十二放大器1004的输出端)耦合的第一端。第二十一电阻器R21的第一端可另外被配置成从第十二放大器1004接收第一输出电压Vout1。第二十一电阻器R21另外具有可与第四放大电路802(即，第十八电阻器R18和第十九电阻器R19的第一端)和第十二放大器1004(即，第十二放大器1004的负输入端)耦合的第二端。第二十一电阻器R21可因此以负反馈配置与第十二放大器1004耦合。第二十一电阻器R21的第二端可被配置成输出第十三控制电压VC13并且将所述第十三控制电压VC13提供到第四放大电路802(即，第十八电阻器R18和第十九电阻器R19的第一端)和第十二放大器1004(即，第十二放大器1004的负输入端)。第十三控制电压VC13可等于第一输出电压Vout1与第二十一电阻器R21两端的压降之间的差。由第九输出电路1002产生的第一输出电压Vout1可如以下等式(9)所示来确定：

其中，

等于第十三控制电压VC13，并且

等于第二十一电阻器R21两端的压降。

第一基极-发射极电压Vbe1与第二基极-发射极电压Vbe2之间的差(即，ΔVbe)具有正温度系数，而第二基极-发射极电压Vbe2具有负温度系数。因此，基于第一电阻器R1、第二电阻器R2、第三电阻器R3和第十八电阻器R18的电阻值以及第二十一电阻器R21的电阻值，可输出与温度无关的第一输出电压Vout1。可基于包括在第十二放大器1004中的晶体管(未示出)的漏极-源极饱和电压确定第一输出电压Vout1的最低电压电平。

图11示出根据本公开的又一实施例的LDO稳压器104的示意性电路图。LDO稳压器104可包括第一PTAT电路202、第四放大电路802、第四分压器1102和第十输出电路1104。图11的LDO稳压器104可被配置成产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。

第四放大电路802和第一PTAT电路202的结构和功能性与图8所描述的保持相同。图8的LDO稳压器104与图11的LDO稳压器104之间的区别在于，图8的LDO稳压器104中的第一分压器206和第七输出电路804分别被图11的LDO稳压器104中的第四分压器1102和第十输出电路1104替换。

第四分压器1102可耦合在第一PTAT电路202(即，第二晶体管T2的第二端)与接地端之间。另外，第四分压器1102可与第四放大电路802(即，电压-电流转换器806)和第十输出电路1104耦合。第四分压器1102可被配置成从第二晶体管T2的第二端接收与第二晶体管T2相关联的第二基极-发射极电压Vbe2。另外，第四分压器1102可被配置成从电压-电流转换器806接收第十五电流I15。基于第二基极-发射极电压Vbe2和第十五电流I15，第四分压器1102可另外被配置成输出第十四控制电压VC14。在实施例中，第二基极-发射极电压Vbe2为第十四控制电压VC14的按比例缩放版本。第四分压器1102可另外被配置成将第十四控制电压VC14提供到第十输出电路1104。第四分压器1102可包括各自具有第一端和第二端的第二十二电阻器R22和第二十三电阻器R23。

第二十二电阻器R22的第一端可与第四放大电路802(即，电压-电流转换器806)和第十输出电路1104耦合。第二十二电阻器R22的第一端可被配置成从第四放大电路802(即，电压-电流转换器806)接收第十五电流I15。另外，第二十二电阻器R22的第一端可被配置成输出第十四控制电压VC14并且将所述第十四控制电压VC14提供到第十输出电路1104。第二十二电阻器R22的第二端可与第一PTAT电路202(即，第二晶体管T2的第二端)耦合。第二十二电阻器R22的第二端可被配置成从第一PTAT电路202接收与第二晶体管T2相关联的第二基极-发射极电压Vbe2。因此基于第十五电流I15和第二基极-发射极电压Vbe2输出第十四控制电压VC14。第二十三电阻器R23的第一端可与第二十二电阻器R22的第二端耦合。另外，第二十三电阻器R23的第二端可与接地端耦合。

尽管示出了单个电阻器(即，第二十三电阻器R23)耦合在第二十二电阻器R22与接地端之间，但对于本领域的技术人员来说将显而易见的是本公开的范围不限于此。在各种其它实施例中，在不脱离本公开的范围的情况下，串联的两个或更多个电阻器可耦合在第二十二电阻器R22与接地端之间。在此情境下，串联的两个或更多个电阻器的总电阻值等于第二十三电阻器R23的电阻值。

第十输出电路1104可与第四放大电路802(即，第十八电阻器R18和第十九电阻器R19的第一端)和第四分压器1102(即，第二十二电阻器R22的第一端)耦合。另外，第十输出电路1104可与第一PTAT电路202(即，第二晶体管T2的第一端)和功能电路106耦合。第十输出电路1104可被配置成从第四分压器1102(即，第二十二电阻器R22的第一端)接收第十四控制电压VC14。另外，第十输出电路1104可被配置成从第一PTAT电路202(即，第二晶体管T2的第一端)接收第二集电极-发射极电压Vce2。基于第十四控制电压VC14和第二集电极-发射极电压Vce2，第十输出电路1104可另外被配置成产生第一输出电压Vout1。第十输出电路1104可另外被配置成将第一输出电压Vout1提供到功能电路106和第四放大电路802(即，第十八电阻器R18和第十九电阻器R19的第一端)。在当前优选的实施例中，第十输出电路1104可对应于第十三放大器1106。

第十三放大器1106可与第四分压器1102(即，第二十二电阻器R22的第一端)和第一PTAT电路202(即，第二晶体管T2的第一端)耦合。另外，第十三放大器1106可与第四放大电路802(即，第十八电阻器R18和第十九电阻器R19的第一端)和功能电路106耦合。第十三放大器1106可包括可被配置成执行一个或多个操作的合适电路系统。例如，第十三放大器1106可被配置成从第四分压器1102(即，第二十二电阻器R22的第一端)接收第十四控制电压VC14。另外，第十三放大器1106可被配置成从第一PTAT电路202(即，第二晶体管T2的第一端)接收第二集电极-发射极电压Vce2。在实施例中，第十三放大器1106分别在其正输入端和负输入端处接收第十四控制电压VC14和第二集电极-发射极电压Vce2。基于第十四控制电压VC14和第二集电极-发射极电压Vce2，第十三放大器1106可另外被配置成产生第一输出电压Vout1。另外，第十三放大器1106可被配置成将第一输出电压Vout1提供到功能电路106和第四放大电路802(即，第十八电阻器R18和第十九电阻器R19的第一端)。第一输出电压Vout1可大于第十四控制电压VC14与第二集电极-发射极电压Vce2之间的差。由第十输出电路1104产生的第一输出电压Vout1可如以下等式(10)所示来确定：

其中，

等于第十四控制电压VC14。

第一基极-发射极电压Vbe1与第二基极-发射极电压Vbe2之间的差(即，ΔVbe)具有正温度系数，而第二基极-发射极电压Vbe2具有负温度系数。因此，基于第一电阻器R1和第十八电阻器R18的电阻值以及第二十二电阻器R22和第二十三电阻器R23的电阻值，可产生与温度无关的第一输出电压Vout1。可基于包括在第十三放大器1106中的晶体管(未示出)的漏极-源极饱和电压确定第一输出电压Vout1的最低电压电平。

尽管图11示出了第四放大电路802包括电压-电流转换器806以输出第十五电流I15，对于本领域的技术人员来说将显而易见的是本公开的范围不限于此。在各种其它实施例中，在不脱离本公开的范围的情况下，电压-电流转换器806可由电阻器(未示出)替换。在此情境下，电阻器可耦合在第一晶体管T1的第一端与第二晶体管T2的第二端之间。另外，第十三放大器1106的负端可与第一晶体管T1的第一端耦合，并且第四分压器1102可与第二晶体管T2的第一端耦合。

图12示出根据本公开的又一实施例的LDO稳压器104的示意性电路图。LDO稳压器104可包括第一PTAT电路202、第五放大电路1202、第五分压器1204和第十一输出电路1206。图12的LDO稳压器104可被配置为产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。

第一PTAT电路202的结构和功能性与图8所描述的保持相同。图8的LDO稳压器104与图12的LDO稳压器104之间的区别在于，图8的LDO稳压器104中的第四放大电路802、第一分压器206和第七输出电路804分别被图12的LDO稳压器104中的第五放大电路1202、第五分压器1204和第十一输出电路1206替换。

第五放大电路1202可与电源102、第一PTAT电路202(即，第一晶体管T1和第二晶体管T2的第一端)、第五分压器1204和第十一输出电路1206耦合。第五放大电路1202可被配置成从电源102接收电源电压VDD，并且从第一PTAT电路202(即，分别为第一晶体管T1和第二晶体管T2的第一端)接收第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。另外，第五放大电路1202可被配置成从第十一输出电路1206接收第一输出电压Vout1。第五放大电路1202可与第一晶体管T1的第一端耦合，使得由第一晶体管T1的第一端输出的第一电流I1从第五放大电路1202流入。基于电源电压VDD和第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2，第五放大电路1202可另外被配置成输出第十五电流I15。第五放大电路1202可包括电压-电流转换器806、第十八电阻器R18和第十九电阻器R19以及第二十四电阻器R24和第二十五电阻器R25。

电压-电流转换器806以及第十八电阻器R18和第十九电阻器R19的功能性与图8所描述的保持相同。在图12的LDO稳压器104中，第十五电流I15的一部分(在下文被称为“第十六电流I16”)被提供(即，供应)到第五分压器1204。

第二十四电阻器R24具有第一端和第二端。第二十四电阻器R24的第一端可与电压-电流转换器806和第一PTAT电路202(即，第一晶体管T1的第一端)耦合。第二十四电阻器R24的第一端可被配置成从第一PTAT电路202(即，第一晶体管T1的第一端)接收第一集电极-发射极电压Vce1。第二十四电阻器R24的第二端可与第一PTAT电路202(即，第一晶体管T1和第二晶体管T2的第二端)和第五分压器1204耦合。

第二十五电阻器R25具有第一端和第二端。第二十五电阻器R25的第一端可与电压-电流转换器806和第五分压器1204耦合。第二十五电阻器R25的第一端可被配置成从电压-电流转换器806接收第十五电流I15的另一部分(在下文被称为“第十七电流I17”)。换句话说，第十五电流I15可等于第十六电流I16和第十七电流I17的总和。第二十五电阻器R25的第二端可与第一PTAT电路202(即，第二晶体管T2的第一端)和第十一输出电路1206耦合。第二十五电阻器R25的第二端可被配置成接收第二集电极-发射极电压Vce2。在实施例中，第二十四电阻器R24和第二十五电阻器R25的电阻值相等。

第五分压器1204可与第一PTAT电路202(即，第二晶体管T2的第二端)和接地端耦合。另外，第五分压器1204可与第五放大电路1202(即，电压-电流转换器806)、第二十五电阻器R25的第一端和第十一输出电路1206耦合。第五分压器1204可被配置成从第二晶体管T2的第二端接收与第二晶体管T2相关联的第二基极-发射极电压Vbe2。另外，第五分压器1204可被配置成从电压-电流转换器806和第二十五电阻器R25的第一端接收第十六电流I16。基于第二基极-发射极电压Vbe2和第十六电流I16，第五分压器1204可另外被配置成输出第十五控制电压VC15。在实施例中，第十五控制电压VC15为第二基极-发射极电压Vbe2的按比例缩放版本。第五分压器1204可另外被配置成将第十五控制电压VC15提供到第十一输出电路1206。第五分压器1204可包括各自具有第一端和第二端的第二十六电阻器R26和第二十七电阻器R27。

第二十六电阻器R26的第一端可与第一PTAT电路202(即，第二晶体管T2的第二端)、第五放大电路1202(即，电压-电流转换器806)和第二十五电阻器R25的第一端耦合。第二十六电阻器R26的第一端可被配置成从第二晶体管T2的第二端接收第二基极-发射极电压Vbe2，并且从电压-电流转换器806和第二十五电阻器R25的第一端接收第十六电流I16。第二十六电阻器R26的第二端可与第十一输出电路1206耦合。第二十六电阻器R26的第二端可被配置成输出第十五控制电压VC15并且将所述第十五控制电压VC15提供到第十一输出电路1206。第二十七电阻器R27的第一端可与第二十六电阻器R26的第二端耦合，并且第二十七电阻器R27的第二端可与接地端耦合。

尽管示出了单个电阻器(即，第二十七电阻器R27)耦合在第二十六电阻器R26与接地端之间，但对于本领域的技术人员来说将显而易见的是本公开的范围不限于此。在各种其它实施例中，在不脱离本公开的范围的情况下，串联的两个或更多个电阻器可耦合在第二十六电阻器R26与接地端之间。在此情境下，串联的两个或更多个电阻器的总电阻值等于第二十七电阻器R27的电阻值。另外，第十五控制电压VC15可在串联的两个或更多个电阻器的任何中间端处输出。

第十一输出电路1206可与第五放大电路1202(即，第十八电阻器R18和第十九电阻器R19的第一端)和第五分压器1204(即，第二十六电阻器R26的第二端)耦合。另外，第十一输出电路1206可与第一PTAT电路202(即，第二晶体管T2的第一端)和功能电路106耦合。第十一输出电路1206可被配置成从第五分压器1204(即，第二十六电阻器R26的第二端)接收第十五控制电压VC15。另外，第十一输出电路1206可被配置成从第一PTAT电路202(即，第二晶体管T2的第一端)接收第二集电极-发射极电压Vce2。基于第二集电极-发射极电压Vce2和第十五控制电压VC15，第十一输出电路1206可另外被配置成产生第一输出电压Vout1。第十一输出电路1206可另外被配置成将第一输出电压Vout1提供到功能电路106和第五放大电路1202(即，第十八电阻器R18和第十九电阻器R19的第一端)。在当前优选的实施例中，第十一输出电路1206对应于第十四放大器1208。

第十四放大器1208可与第五分压器1204(即，第二十六电阻器R26的第二端)和第一PTAT电路202(即，第二晶体管T2的第一端)耦合。另外，第十四放大器1208可与第五放大电路1202(即，第十八电阻器R18和第十九电阻器R19的第一端)和功能电路106耦合。第十四放大器1208可包括可被配置成执行一个或多个操作的合适电路系统。例如，第十四放大器1208可被配置成从第五分压器1204(即，第二十六电阻器R26的第二端)接收第十五控制电压VC15。另外，第十四放大器1208可被配置成从第一PTAT电路202(即，第二晶体管T2的第一端)接收第二集电极-发射极电压Vce2。在实施例中，第十四放大器1208在其正输入端和负输入端处分别接收第十五控制电压VC15和第二集电极-发射极电压Vce2。

基于第十五控制电压VC15和第二集电极-发射极电压Vce2，第十四放大器1208可另外被配置成产生第一输出电压Vout1。另外，第十四放大器1208可被配置成将第一输出电压Vout1提供到功能电路106和第五放大电路1202(即，第十八电阻器R18和第十九电阻器R19的第一端)。第一输出电压Vout1可大于第十五控制电压VC15与第二集电极-发射极电压Vce2之间的差。由第十一输出电路1206产生的第一输出电压Vout1可如以下等式(11)所示来确定：

其中，

等于第十五控制电压VC15。

第一基极-发射极电压Vbe1与第二基极-发射极电压Vbe2之间的差(即，ΔVbe)具有正温度系数，而第二基极-发射极电压Vbe2具有负温度系数。因此，基于第一电阻器R1、第十八电阻器R18和第二十五电阻器到第二十七电阻器R25-R27的电阻值，可产生与温度无关的第一输出电压Vout1。可基于包括在第十四放大器1208中的晶体管(未示出)的漏极-源极饱和电压确定第一输出电压Vout1的最低电压电平。

图13示出根据本公开的又一实施例的LDO稳压器104的示意性电路图。LDO稳压器104可包括第一PTAT电路202、第六放大电路1302、第一分压器206和第十二输出电路1304。图13的LDO稳压器104可被配置成产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。

第一PTAT电路202和第一分压器206的结构和功能性与图8所描述的保持相同。图8的LDO稳压器104与图13的LDO稳压器104之间的区别在于，图8的LDO稳压器104中的第四放大电路802和第七输出电路804分别被图13的LDO稳压器104中的第六放大电路1302和第十二输出电路1304替换。

第六放大电路1302可与电源102、第一PTAT电路202(即，第一晶体管T1和第二晶体管T2的第一端)、第一分压器206和第十二输出电路1304耦合。第六放大电路1302可被配置成从电源102接收电源电压VDD。另外，第六放大电路1302可被配置成从第一PTAT电路202(即，分别为第一晶体管T1和第二晶体管T2的第一端)接收第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2，并且从第十二输出电路1304接收第一输出电压Vout1。第六放大电路1302可与第一晶体管T1的第一端耦合，使得第一电流I1从第六放大电路1302流入。基于电源电压VDD和第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2，第六放大电路1302可另外被配置成输出第十五电流I15。第六放大电路1302可另外被配置成将第十五电流I15提供(即，供应)到第一分压器206。第六放大电路1302可包括电压-电流转换器806、第十八电阻器R18和第十九电阻器R19，以及第二十八电阻器R28和第二十九电阻器R29。

电压-电流转换器806以及第十八电阻器R18和第十九电阻器R19的功能性与图8所描述的保持相同。第二十八电阻器R28具有第一端和第二端。第二十八电阻器R28的第一端可与电压-电流转换器806和第一PTAT电路202(即，第一晶体管T1的第一端)耦合。第二十八电阻器R28的第一端可被配置成从第一PTAT电路202(即，从第一晶体管T1的第一端)接收第一集电极-发射极电压Vce1。第二十八电阻器R28的第二端可与接地端耦合。

第二十九电阻器R29具有第一端和第二端。第二十九电阻器R29的第一端可与电压-电流转换器806和第一PTAT电路202(即，第二晶体管T2的第一端)耦合。第二十九电阻器R29的第一端可被配置成从第一PTAT电路202(即，从第二晶体管T2的第一端)接收第二集电极-发射极电压Vce2。另外，第二十九电阻器R29的第二端可与接地端耦合。在实施例中，第二十八电阻器R28和第二十九电阻器R29的电阻值相等。

第十二输出电路1304可与第六放大电路1302(即，第十八电阻器R18和第十九电阻器R19的第一端)、第一分压器206、第一PTAT电路202(即，第二晶体管T2的第一端)和功能电路106耦合。第十二输出电路1304可被配置成从第一分压器206(即，第二电阻器R2的第二端)接收第二控制电压VC2。另外，第十二输出电路1304可被配置成从第一PTAT电路202(即，第二晶体管T2的第一端)接收第二集电极-发射极电压Vce2。基于第二集电极-发射极电压Vce2和第二控制电压VC2，第十二输出电路1304可另外被配置成产生第一输出电压Vout1。另外，第十二输出电路1304可另外被配置成将第一输出电压Vout1提供到功能电路106和第六放大电路1302(即，第十八电阻器R18和第十九电阻器R19的第一端)。在当前优选的实施例中，第十二输出电路1304对应于第十五放大器1306。

第十五放大器1306可与第一分压器206(即，第二电阻器R2的第二端)和第一PTAT电路202(即，第二晶体管T2的第一端)耦合。另外，第十五放大器1306可与第六放大电路1302(即，第十八电阻器R18和第十九电阻器R19的第一端)和功能电路106耦合。第十五放大器1306可包括可被配置成执行一个或多个操作的合适电路系统。例如，第十五放大器1306可被配置成从第一分压器206(即，第二电阻器R2的第二端)接收第二控制电压VC2。另外，第十五放大器1306可被配置成从第一PTAT电路202(即，第二晶体管T2的第一端)接收第二集电极-发射极电压Vce2。在实施例中，第十五放大器1306分别在其正输入端和负输入端处接收第二控制电压VC2和第二集电极-发射极电压Vce2。基于第二控制电压VC2和第二集电极-发射极电压Vce2，第十五放大器1306可另外被配置成产生第一输出电压Vout1。另外，第十五放大器1306可被配置成将第一输出电压Vout1提供到功能电路106和第六放大电路1302(即，第十八电阻器R18和第十九电阻器R19的第一端)。第一输出电压Vout1可大于第二控制电压VC2与第二集电极-发射极电压Vce2之间的差。由第十二输出电路1304产生的第一输出电压Vout1可如以下等式(12)所示来确定：

其中，

等于第二控制电压VC2。

第一基极-发射极电压Vbe1与第二基极-发射极电压Vbe2之间的差(即，ΔVbe)具有正温度系数，而第二基极-发射极电压Vbe2具有负温度系数。因此，基于第一电阻器R1、第二电阻器R2、第三电阻器R3、第十八电阻器R18和第二十八电阻器R28的电阻值，可产生与温度无关的第一输出电压Vout1。可基于包括在第十五放大器1306中的晶体管(未示出)的漏极-源极饱和电压确定第一输出电压Vout1的最低电压电平。

图14示出根据本公开的又一实施例的LDO稳压器104的示意性电路图。LDO稳压器104可包括第一PTAT电路202、第七放大电路1402、第三十电阻器R30和第十三输出电路1404。图14的LDO稳压器104可被配置成产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。

第一PTAT电路202的结构和功能性与图2所描述的保持相同。图2的LDO稳压器104与图14的LDO稳压器104之间的区别在于，图2的LDO稳压器104中的第一放大电路204和第一输出电路208分别被图14的LDO稳压器104中的第七放大电路1402和第十三输出电路1404替换。另外，图14的LDO稳压器104中不存在第一分压器206。

第七放大电路1402可与电源102、第一PTAT电路202(即，第一晶体管T1和第二晶体管T2的第一端)、第三十电阻器R30和第十三输出电路1404耦合。第七放大电路1402可被配置成从电源102接收电源电压VDD。另外，第七放大电路1402可与第一晶体管T1的第一端耦合，使得第一电流I1可从第七放大电路1402流入。第七放大电路1402可另外被配置成从第一PTAT电路202接收第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2，并且从第十三输出电路1404接收第一输出电压Vout1。基于第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2、第一输出电压Vout1和电源电压VDD，第七放大电路1402可另外被配置成输出第十八电流I18和第十九电流I19。第十八电流I18和第十九电流I19可共同地被称为“第四组电流I18和I19”。第七放大电路1402可另外被配置成将第十八电流I18提供(即，供应)到第三十电阻器R30，并且将第十九电流I19提供到第十三输出电路1404。第七放大电路1402可包括第十六放大器1406、第三十一电阻器R31和第三十二电阻器R32以及第七电流镜电路1408。

第三十一电阻器R31具有第一端和第二端。第三十一电阻器R31的第一端可与第十三输出电路1404耦合。第三十一电阻器R31的第一端可被配置成从第十三输出电路1404接收第一输出电压Vout1。第三十一电阻器R31的第二端可与第一PTAT电路202(即，第一晶体管T1的第一端)和第十六放大器1406耦合。

第三十二电阻器R32具有第一端和第二端。第三十二电阻器R32的第一端可与第十三输出电路1404和第三十一电阻器R31的第一端耦合。第三十二电阻器R32的第一端可被配置成从第十三输出电路1404接收第一输出电压Vout1。第三十二电阻器R32的第二端可与第一PTAT电路202(即，第二晶体管T2的第一端)和第十六放大器1406耦合。在当前优选的实施例中，第三十一电阻器R31的电阻值等于第三十二电阻器R32的电阻值。

第十六放大器1406可与第一PTAT电路202(即，第一晶体管T1和第二晶体管T2的第一端)耦合。第十六放大器1406可包括可被配置成执行一个或多个操作的合适电路系统。例如，第十六放大器1406可被配置成从第一PTAT电路202(即，分别为第一晶体管T1和第二晶体管T2的第一端)接收第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。在实施例中，第十六放大器1406分别在其正输入端和负输入端处接收第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2。基于第一集电极-发射极电压Vce1和第二集电极-发射极电压Vce2，第十六放大器1406可另外被配置成产生第十六控制电压VC16。第十六控制电压VC16可大于第一集电极-发射极电压Vce1与第二集电极-发射极电压Vce2之间的差。

第七电流镜电路1408可与电源102、第十六放大器1406、第三十电阻器R30和第十三输出电路1404耦合。第七电流镜电路1408可包括可被配置成执行一个或多个操作的合适电路系统。例如，第七电流镜电路1408可被配置成从电源102接收电源电压VDD并且从第十六放大器1406接收第十六控制电压VC16。基于第十六控制电压VC16和电源电压VDD，第七电流镜电路1408可被配置成输出第十八电流I18和第十九电流I19。第十九电流I19可为第十八电流I18的按比例缩放版本。为了继续进行论述，假设第十九电流I19为第十八电流I18的“k4”倍，其中“k4”为第四缩放因子。在一个例子中，第四缩放因子“k4”小于一。第七电流镜电路1408可另外被配置成分别将第十八电流I18和第十九电流I19提供(即，供应)到第三十电阻器R30和第十三输出电路1404。

第三十电阻器R30具有第一端和第二端。第三十电阻器R30的第一端可与第一PTAT电路202(即，第二晶体管T2的第二端)和第七放大电路1402(即，第七电流镜电路1408)耦合。第三十电阻器R30的第一端可被配置成从第一PTAT电路202(即，第二晶体管T2的第二端)接收第二基极-发射极电压Vbe2，并且从第七放大电路1402(即，第七电流镜电路1408)接收第十八电流I18。第三十电阻器R30的第二端可与接地端耦合。因此，基于第二基极-发射极电压Vbe2进一步输出第十八电流I18。由于第十九电流I19为第十八电流I18的按比例缩放版本，因此基于第二基极-发射极电压Vbe2进一步输出第十九电流I19。

第十三输出电路1404可与第七放大电路1402(即，第三十一电阻器R31和第三十二电阻器R32以及第七电流镜电路1408的第一端)耦合。另外，第十三输出电路1404可与第一PTAT电路202(即，第二晶体管T2的第一端)和功能电路106耦合。第十三输出电路1404可被配置成从第七电流镜电路1408接收第十九电流I19。另外，第十三输出电路1404可被配置成从第一PTAT电路202(即，第二晶体管T2的第一端)接收第二集电极-发射极电压Vce2。基于第二集电极-发射极电压Vce2和第十九电流I19，第十三输出电路1404可另外被配置成产生第一输出电压Vout1。另外，第十三输出电路1404可被配置成将第一输出电压Vout1提供到功能电路106和第七放大电路1402(即，第三十一电阻器R31和第三十二R32的第一端)。第十三输出电路1404可包括第十七放大器1410和第三十三电阻器R33。

第十七放大器1410可与第一PTAT电路202(即，第二晶体管T2的第一端)、第七放大电路1402(即，第三十一电阻器R31和第三十二电阻器R32的第一端以及第七电流镜电路1408)以及功能电路106耦合。第十七放大器1410可包括可被配置成执行一个或多个操作的合适电路系统。例如，第十七放大器1410可被配置成接收第十七控制电压VC17。另外，第十七放大器1410可被配置成从第一PTAT电路202(即，第二晶体管T2的第一端)接收第二集电极-发射极电压Vce2。在实施例中，第十七放大器1410分别在其正输入端和负输入端处接收第十七控制电压VC17和第二集电极-发射极电压Vce2。

基于第十七控制电压VC17和第二集电极-发射极电压Vce2，第十七放大器1410可另外被配置成产生第一输出电压Vout1。另外，第十七放大器1410可被配置成将第一输出电压Vout1提供到功能电路106以及第三十一电阻器R31和第三十二电阻器R32的第一端。第一输出电压Vout1可大于第十七控制电压VC17与第二集电极-发射极电压Vce2之间的差。

第三十三电阻器R33具有第一端和第二端。第三十三电阻器R33的第一端可与第七放大电路1402(即，第七电流镜电路1408)和第十七放大器1410(即，第十七放大器1410的正输入端)耦合。第三电阻器R33的第一端可被配置成从第七放大电路1402(即，第七电流镜电路1408)接收第十九电流I19，并且输出第十七控制电压VC17。第三十三电阻器R33的第一端可被配置成将第十七控制电压VC17提供到第十七放大器1410(即，第十七放大器1410的正输入端)。第三十三电阻器R33的第二端可与接地端耦合。在实施例中，第三十三电阻器R33的电阻值等于第三十一电阻器R31和第三十二电阻器R32的电阻值。由第十三输出电路1404产生的第一输出电压Vout1可如以下等式(13)所示来确定：

其中，

等于第三十三电阻器R33两端的压降，并且

等于第三十二电阻器R32两端的压降。

第一基极-发射极电压Vbe1与第二基极-发射极电压Vbe2之间的差(即，ΔVbe)具有正温度系数，而第二基极-发射极电压Vbe2具有负温度系数。因此，基于第一电阻器R1、第三十电阻器R30和第三十三电阻器R33的电阻值，可输出与温度无关的第一输出电压Vout1。可基于包括在第十七放大器1410中的晶体管(未示出)的漏极-源极饱和电压确定第一输出电压Vout1的最低电压电平。

图15示出根据本公开的又一实施例的LDO稳压器104的示意性电路图。LDO稳压器104可包括第一PTAT电路202、第七放大电路1402、第三十电阻器R30和第十四输出电路1502。LDO稳压器104可被配置成产生第一输出电压Vout1和第二输出电压Vout2并且将所述第一输出电压Vout1和所述第二输出电压Vout2提供到功能电路106。

第七放大电路1402、第一PTAT电路202和第三十电阻器R30的结构和功能性与图14所描述的保持相同。图14的LDO稳压器104与图15的LDO稳压器104之间的区别在于，图14的LDO稳压器104中的第十三输出电路1404被图15的LDO稳压器104中的第十四输出电路1502替换。

第十四输出电路1502可与第七放大电路1402(即，第三十一电阻器R31和第三十二电阻器R32的第一端以及第七电流镜电路1408)、第一PTAT电路202(即，第二晶体管T2的第一端)以及功能电路106耦合。第十四输出电路1502可被配置成从第七电流镜电路1408接收第十九电流I19。另外，第十四输出电路1502可被配置成从第一PTAT电路202(即，第二晶体管T2的第一端)接收第二集电极-发射极电压Vce2。基于第二集电极-发射极电压Vce2和第十九电流I19，第十四输出电路1502可另外被配置成产生第一输出电压Vout1和第二输出电压Vout2。另外，第十四输出电路1502可被配置成将第一输出电压Vout1和第二输出电压Vout2提供到功能电路106。第十四输出电路1502可另外被配置成将第一输出电压Vout1提供到第七放大电路1402(即，第三十一电阻器R31和第三十二电阻器R32的第一端)。第十四输出电路1502可包括第十八放大器1504和第三十四电阻器R34。

第十八放大器1504可与第一PTAT电路202(即，第二晶体管T2的第一端)和功能电路106耦合。另外，第十八放大器1504可与第七放大电路1402(即，第三十一电阻器R31和第三十二电阻器R32的第一端以及第七电流镜电路1408)耦合。第十八放大器1504可包括可被配置成执行一个或多个操作的合适电路系统。例如，第十八放大器1504可被配置成接收第十八控制电压VC18。另外，第十八放大器1504可被配置成从第一PTAT电路202(即，第二晶体管T2的第一端)接收第二集电极-发射极电压Vce2。在实施例中，第十八放大器1504分别在其正输入端和负输入端处接收第十八控制电压VC18和第二集电极-发射极电压Vce2。

基于第十八控制电压VC18和第二集电极-发射极电压Vce2，第十八放大器1504可另外被配置成产生第一输出电压Vout1和第二输出电压Vout2。第一输出电压Vout1大于第二输出电压Vout2。第一输出电压Vout1与第二输出电压Vout2之间的差可大于第十八控制电压VC18与第二集电极-发射极电压Vce2之间的差。另外，第十八放大器1504可被配置成将第一输出电压Vout1和第二输出电压Vout2提供到功能电路106。在实施例中，第十八放大器1504分别借助于其正输出端和负输出端将第一输出电压Vout1和第二输出电压Vout2提供到功能电路106。第十八放大器1504可被配置成将第一输出电压Vout1提供到第三十一电阻器R31和第三十二电阻器R32的第一端。

尽管图15示出了分别借助于第十八放大器1504的正输出端和负输出端提供第一输出电压Vout1和第二输出电压Vout2，但是对于本领域的技术人员来说将显而易见的是本公开的范围不限于此。在各种其它实施例中，在不脱离本公开的范围的情况下，可借助于第十八放大器1504的负输出端和正输出端来提供第一输出电压Vout1和第二输出电压Vout2。在此情境下，第十九电流I19的方向反转(即，第十九电流I19由第七电流镜电路1408输出，使得第十九电流I19从第十四输出电路1502流入)。

第三十四电阻器R34具有第一端和第二端。第三十四电阻器R34的第一端可与第十八放大器1504(即，第十八放大器1504的负输出端)耦合。第三十四电阻器R34的第一端可被配置成从第十八放大器1504(即，第十八放大器1504的负输出端)接收第二输出电压Vout2。第三十四电阻器R34的第二端可与第七放大电路1402(即，第七电流镜电路1408)和第十八放大器1504(即，第十八放大器1504的正输入端)耦合。因此，第三电阻器R34可以正反馈配置与第十八放大器1504耦合。第三十四电阻器R34的第二端可被配置成从第七放大电路1402(即，从第七电流镜电路1408)接收第十九电流I19，并且输出第十八控制电压VC18。另外，第三电阻器R34的第二端可被配置成将第十八控制电压VC18提供到第十八放大器1504(即，第十八放大器1504的正输入端)。在实施例中，第三十四电阻器R34的电阻值等于第三十一电阻器R31和第三十二电阻器R32的电阻值。

第一输出电压Vout1与第二输出电压Vout2之间的差可如以下等式(14)所示来确定：

其中，

等于第十八控制电压VC18，并且

等于第三十二电阻器R32两端的压降。

第一基极-发射极电压Vbe1与第二基极-发射极电压Vbe2之间的差(即，ΔVbe)具有正温度系数，而第二基极-发射极电压Vbe2具有负温度系数。因此，基于第一电阻器R1、第三十电阻器R30和第三十四电阻器R34的电阻值，第一输出电压Vout1与第二输出电压Vout2之间的差可以是与温度无关的。可基于包括在第十八放大器1504中的晶体管(未示出)的漏极-源极饱和电压确定第一输出电压Vout1的最低电压电平。

图16示出根据本公开的又一实施例的LDO稳压器104的示意性电路图。LDO稳压器104可包括第二PTAT电路1602、第八放大电路1604和第十五输出电路1606。另外，LDO稳压器104可包括第三十五电阻器R35。图16的LDO稳压器104可被配置成产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。

第二PTAT电路1602可耦合在第八放大电路1604与接地端之间，并且另外与第三十五电阻器R35耦合。第二PTAT电路1602可被配置成输出第二十电流I20。可输出第二十电流I20以使得第二十电流I20从第八放大电路1604流入。第二PTAT电路1602可包括第三晶体管T3和第四晶体管T4以及第三十六电阻器R36。

第三晶体管T3和第四晶体管T4中的每一个具有第一端到第三端。第三晶体管T3和第四晶体管T4的第一端可与接地端耦合。第三晶体管T3的第二端可与第四晶体管T4的第二端耦合。第三晶体管T3的第三端可与第三十六电阻器R36耦合。另外，第四晶体管T4的第三端可与第八放大电路1604耦合。第四晶体管T4的第三端可被配置成从第八放大电路1604接收第二十一电流I21。第三十六电阻器R36具有可分别与第八放大电路1604和第三晶体管T3的第三端耦合的第一端和第二端。第三十六电阻器R36的第一端可被配置成接收第二十电流I20。另外，第三十六电阻器R36的第一端和第四晶体管T4的第三端可被配置成输出第十九控制电压VC19和第二十控制电压VC20。在实施例中，第三晶体管T3和第四晶体管T4为PNP晶体管，并且第三晶体管T3和第四晶体管T4的第一端到第三端分别对应于集电极端、基极端和发射极端。另外，第三晶体管T3的大小可大于第四晶体管T4的大小。在例子中，第三晶体管T3的大小为第四晶体管T4的大小的‘8’倍。

由于第三晶体管T3和第四晶体管T4的第二端和第三端对应于基极端和发射极端，因此对于本领域的技术人员来说将显而易见的是，可在第三晶体管T3和第四晶体管T4的第二端与第三端之间的接合点处产生基极-发射极电压。例如，可在第三晶体管T3的第二端与第三端之间的接合点处产生第三基极-发射极电压Vbe3。类似地，可在第四晶体管T4的第二端与第三端之间的接合点处产生第四基极-发射极电压Vbe4。另外，由于第三晶体管T3和第四晶体管T4的第一端和第三端对应于集电极端和发射极端，因此对于本领域的技术人员来说将显而易见的是，可在第三晶体管T3和第四晶体管T4的第一端与第三端之间的接合点处产生集电极-发射极电压。例如，可分别在第三晶体管T3和第四晶体管T4的第一端与第三端之间的接合点处产生第三集电极-发射极电压Vce3和第四集电极-发射极电压Vce4。第十九控制电压VC19可为第三集电极-发射极电压Vce3的按比例缩放版本，并且第二十控制电压VC20可等于第四集电极-发射极电压Vce4。

第八放大电路1604可与电源102、第三十五电阻器R35和第十五输出电路1606耦合。另外，第八放大电路1604可与第二PTAT电路1602(即，第四晶体管T4的第三端、第三晶体管T3和第四晶体管T4的第二端，以及第三十六电阻器R36的第一端)耦合。第八放大电路1604可被配置成从电源102接收电源电压VDD。另外，第八放大电路1604可与第二PTAT电路1602(即，第三十六电阻器R36的第一端)耦合，使得第二十电流I20从第八放大电路1604流入。第八放大电路1604可被配置成从第一端第三十六电阻器R36和第四晶体管T4的第三端接收第十九控制电压VC19和第二十控制电压VC20。基于电源电压VDD、第十九控制电压VC19和第二十控制电压VC20以及第二十电流I20，第八放大电路1604可另外被配置成输出第二十一电流I21和第二十二电流I22。

第八放大电路1604可被配置成将第二十一电流I21提供(即，供应)到第二PTAT电路1602(即，第四晶体管T4的第三端)，并且将第二十二电流I22提供到第三十五电阻器R35。第八放大电路1604可包括第十九放大器1608、第八电流镜电路1610以及第三十七电阻器R37和第三十八电阻器R38。

第十九放大器1608可与第八电流镜电路1610和第二PTAT电路1602(即，第三十六电阻器R36的第一端和第四晶体管T4的第三端)耦合。第十九放大器1608可包括可被配置成执行一个或多个操作的合适电路系统。例如，第十九放大器1608可被配置成从第二PTAT电路1602(即，第三十六电阻器R36的第一端和第四晶体管T4的第三端)接收第十九控制电压VC19和第二十控制电压VC20。在实施例中，第十九放大器1608在其正输入端和负输入端处分别接收第十九控制电压VC19和第二十控制电压VC20。基于第十九控制电压VC19和第二十控制电压VC20，第十九放大器1608可另外被配置成产生第二十一控制电压VC21。第二十一控制电压VC21可大于第十九控制电压VC19与第二十控制电压VC20之间的差。第十九放大器1608可另外被配置成将第二十一控制电压VC21提供到第八电流镜电路1610。

第八电流镜电路1610可与电源102、第二PTAT电路1602(即，第三十六电阻器R36的第一端和第四晶体管T4的第三端)和第十九放大器1608耦合。第八电流镜电路1610可与第二PTAT电路1602(即，第三十六电阻器R36的第一端)耦合，使得第二十电流I20从第八电流镜电路1610流入。第八电流镜电路1610可被配置成从电源102接收电源电压VDD，并且从第十九放大器1608接收第二十一控制电压VC21。基于电源电压VDD、第二十一控制电压VC21和第二十电流I20，第八电流镜电路1610可另外被配置成输出第二十一电流I21和第二十二电流I22。第二十一电流I21可等于第二十电流I20，并且第二十二电流I22可为第二十电流I20的按比例缩放版本。为了继续进行论述，假设第二十二电流I22为第二十电流I20的“k5”倍，其中k5为第五缩放因子。在一个例子中，第五缩放因子“k5”小于一。第八电流镜电路1610可另外被配置成分别将第二十一电流I21和第二十二电流I22提供(即，供应)到第四晶体管T4的第三端和第三十五电阻器R35。

第三十七电阻器R37和第三十八电阻器R38各自具有第一端和第二端。第三十七电阻器R37和第三十八电阻器R38的第一端可分别与第四晶体管T4的第三端和第三十六电阻器R36的第一端耦合。第三十七电阻器R37和第三十八电阻器R38的第一端可被配置成分别接收第二十控制电压VC20和第十九控制电压VC19。第三十七电阻器R37和第三十八电阻器R38的第二端可与第四晶体管T4的第二端耦合。在实施例中，第三十七电阻器R37和第三十八电阻器R38的电阻值相等。

第三十五电阻器R35具有第一端和第二端。第三十五电阻器R35的第一端可与第二PTAT电路1602(即，第四晶体管T4的第二端)、第八放大电路1604(即，第八电流镜电路1610)以及第三十七电阻器R37和第三十八电阻器R38的第二端耦合。第三十五电阻器R35的第一端可被配置成从第二PTAT电路1602(即，第四晶体管T4的第二端)接收第四基极-发射极电压Vbe4，并且从第八放大电路1604(即，第八电流镜电路1610)接收第二十二电流I22。第三十五电阻器R35的第二端可与接地端耦合。

第十五输出电路1606可与第二PTAT电路1602(即，第三晶体管T3和第四晶体管T4的第二端)和功能电路106耦合。第十五输出电路1606可被配置成从第二PTAT电路1602(即，第四晶体管T4的第二端)接收第四基极-发射极电压Vbe4。基于第四基极-发射极电压Vbe4，第十五输出电路1606可另外被配置成产生第一输出电压Vout1。另外，第十五输出电路1606可被配置成将第一输出电压Vout1提供到功能电路106。在当前优选的实施例中，第十五输出电路1606对应于第二十放大器1612。

第二十放大器1612可与第二PTAT电路1602(即，第四晶体管T4的第二端)、第三十五电阻器R35的第一端和功能电路106耦合。第二十放大器1612可包括可被配置成执行一个或多个操作的合适电路系统。例如，第二十放大器1612可被配置成从第四晶体管T4的第二端接收第四基极-发射极电压Vbe4。另外，第二十放大器1612可被配置成接收第一输出电压Vout1(即，从第二十放大器1612的输出端接收)。在实施例中，第二十放大器1612分别在其正输入端和负输入端处接收第四基极-发射极电压Vbe4和第一输出电压Vout1。因此，第二十放大器1612可被配置为负反馈配置。基于第四基极-发射极电压Vbe4，第二十放大器1612可另外被配置成产生第一输出电压Vout1。另外，第二十放大器1612可被配置成将第一输出电压Vout1提供到功能电路106。

第一输出电压Vout1可如以下等式(15)所示来确定：

图17示出根据本公开的又一实施例的LDO稳压器104的示意性电路图。LDO稳压器104可包括第二PTAT电路1602、第八放大电路1604、第三十五电阻器R35和第十六输出电路1702。图17的LDO稳压器104可被配置成产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。

第二PTAT电路1602、第八放大电路1604和第三十五电阻器R35的结构和功能性与图16所描述的保持相同。图16的LDO稳压器104与图17的LDO稳压器104之间的区别在于，图16的LDO稳压器104中的第十五输出电路1606被图17的LDO稳压器104中的第十六输出电路1702替换。

第十六输出电路1702可与第八放大电路1604(即，第八电流镜电路1610)、第三十五电阻器R35的第一端、第二PTAT电路1602(即，第四晶体管T4的第二端)以及功能电路106耦合。第十六输出电路1702可被配置成从第二PTAT电路1602(即，第四晶体管T4的第二端)接收第四基极-发射极电压Vbe4。基于第四基极-发射极电压Vbe4，第十六输出电路1702可另外被配置成产生第一输出电压Vout1并且将所述第一输出电压Vout1提供到功能电路106。第十六输出电路1702可包括第二十一放大器1704以及第三十九电阻器R39和第四十电阻器R40。

第二十一放大器1704可与第八放大电路1604(即，第八电流镜电路1610)和第三十五电阻器R35的第一端耦合。另外，第二十一放大器1704可与第二PTAT电路1602(即，第四晶体管T4的第二端)、功能电路106以及第三十九电阻器R39和第四十电阻器R40耦合。第二十一放大器1704可包括可被配置成执行一个或多个操作的合适电路系统。例如，第二十一放大器1704可被配置为从第三十九电阻器R39接收第二十二控制电压VC22。另外，第二十一放大器1704可被配置成从第二PTAT电路1602(即，第四晶体管T4的第二端)接收第四基极-发射极电压Vbe4。在实施例中，第二十一放大器1704分别在其负输入端和正输入端处接收第二十二控制电压VC22和第四基极-发射极电压Vbe4。基于第二十二控制电压VC22和第四基极-发射极电压Vbe4，第二十一放大器1704可另外被配置成产生第一输出电压Vout1。第一输出电压Vout1可大于第二十二控制电压VC22与第四基极-发射极电压Vbe4之间的差。第二十一放大器1704可另外被配置成将第一输出电压Vout1提供到功能电路106和第三十九电阻器R39。

第三十九电阻器R39具有可与第二十一放大器1704耦合的第一端(即，第二十一放大器1704的输出端)。第三十九电阻器R39的第一端可另外被配置成从第二十一放大器1704接收第一输出电压Vout1。第三十九电阻器R39另外具有可与第四十电阻器R40和第二十一放大器1704(即，第二十一放大器1704的负输入端)耦合的第二端。因此，第三十九电阻器R39可以负反馈配置与第二十一放大器1704耦合。第三十九电阻器R39的第二端可被配置成基于第一输出电压Vout1输出第二十二控制电压VC22。另外，第四十电阻器R40具有可与第三十九电阻器R39的第二端和第二十一放大器1704(即，第二十一放大器1704的负输入端)耦合的第一端。第四十电阻器R40具有可与接地端耦合的第二端。

尽管图2-17示出了用于产生一个或两个输出电压的一个输出电路，但对于本领域的技术人员来说将显而易见的是本公开的范围不限于此。在各种其它实施例中，在不脱离本公开的范围的情况下，多个输出电路可用于图2-17的每个LDO稳压器104。因此，通过使用相同的PTAT电路，LDO稳压器104可产生多个输出电压。

因此，由本公开的LDO稳压器104产生的输出电压(即，第一输出电压Vout1)为基极-发射极电压(例如，第二基极-发射极电压Vbe2)的按比例缩放版本与两个基极-发射极电压之间的差(即，ΔVbe)的按比例缩放版本的总和。另外，由LDO稳压器104产生的输出电压(即，第一输出电压Vout1和第二输出电压Vout2)的最低电压电平受到与包括在LDO稳压器104的输出电路的放大器中的晶体管相关联的漏极-源极饱和电压的限制。漏极-源极饱和电压明显小于晶体管的集电极-发射极电压。结果，由LDO稳压器104产生的输出电压的最低电压电平小于由常规LDO稳压器产生的输出电压的最低电压电平，其中输出电压的最低电压电平受到其中包括的晶体管的集电极-发射极电压的限制。另外，LDO稳压器104可包括多个输出电路，所述多个输出电路可使用相同的PTAT电路(例如，第一PTAT电路202)来产生多个输出电压。另外，LDO稳压器104可产生输出电流Iout并且将所述输出电流Iout提供到功能电路106。因此，消除了在SoC 100中包括电流基准电路和多个LDO稳压器的需要。因此，包括本公开的LDO稳压器104的SoC 100的大小和制造成本显著小于包括多个常规LDO稳压器和电流基准电路的SoC的大小和制造成本。

虽然已经示出并描述了本公开的各种实施例，但应清楚，本公开不限于这些实施例。在不脱离权利要求书中所描述的本公开的精神和范围的情况下，本领域技术人员将显而易见许多修改、改变、变化、替代和等效物。另外，除非另外说明，否则例如“第一”和“第二”的术语用于任意地区分此类术语所描述的元件。因此，这些术语未必意图指示此些元件的时间上的优先级或其它优先级。

Claims (10)

1.一种低压差(LDO)稳压器，其特征在于，包括：

与绝对温度成比例(PTAT)电路，其被配置成输出第一电流，其中所述PTAT电路包括多个晶体管；

放大电路，其与所述PTAT电路耦合，并且被配置成基于以下中的一个输出第二组电流：(i)分别与所述多个晶体管中的第一晶体管和第二晶体管相关联的第一集电极-发射极电压和第二集电极-发射极电压，以及(ii)所述第一电流以及所述第一集电极-发射极电压和所述第二集电极-发射极电压；以及

输出电路，其被配置成基于以下中的至少一个产生一组输出电压：所述第二组电流中的第二电流和与所述第二晶体管相关联的基极-发射极电压。

2.根据权利要求1所述的LDO稳压器，其特征在于，所述第一晶体管和所述第二晶体管中的每个晶体管具有第一端到第三端，并且所述第一晶体管和所述第二晶体管的所述第一端与所述放大电路耦合，其中所述第一晶体管的所述第一端被配置成输出所述第一电流，所述第一晶体管的所述第二端与所述第二晶体管的所述第二端耦合，并且所述第二晶体管的所述第三端与接地端耦合，并且其中所述PTAT电路另外包括耦合在所述第一晶体管的所述第三端与所述接地端之间的第一电阻器。

3.根据权利要求2所述的LDO稳压器，其特征在于，另外包括分压器，所述分压器耦合在所述第二晶体管的所述第二端与所述接地端之间，并且被配置成输出第一控制电压，使得所述第一控制电压为与所述第二晶体管相关联的所述基极-发射极电压的按比例缩放版本。

4.根据权利要求3所述的LDO稳压器，其特征在于，所述放大电路包括：

第一电流镜电路，其与所述第一晶体管和所述第二晶体管的所述第一端以及所述输出电路耦合，并且被配置成基于电源电压和所述第一电流输出所述第二组电流中的所述第二电流、第三电流和第四电流，其中所述第三电流等于所述第一电流，并且所述第一电流镜电路另外被配置成将所述第三电流提供到所述第二晶体管的所述第一端，其中所述第二电流和所述第四电流为所述第一电流的按比例缩放版本，并且其中所述第一电流镜电路输出所述第二电流，使得所述第二电流从所述输出电路流入；

第一放大器，其与所述第一晶体管和所述第二晶体管的所述第一端耦合，并且被配置成分别接收所述第一集电极-发射极电压和所述第二集电极-发射极电压，并且产生第二控制电压；以及

第二电流镜电路，其与所述第一放大器和所述分压器耦合，并且被配置成基于所述电源电压和所述第二控制电压输出所述第二组电流中的第五电流和第六电流，使得所述第六电流为所述第五电流的按比例缩放版本，其中所述第二电流镜电路另外被配置成将所述第五电流提供到所述分压器，并且其中所述分压器基于所述第五电流输出所述第一控制电压。

5.根据权利要求4所述的LDO稳压器，其特征在于，另外包括电流求和电路，所述电流求和电路与所述第一电流镜电路和所述第二电流镜电路耦合，并且被配置成分别接收所述第四电流和所述第六电流，并且产生等于所述第四电流和所述第六电流的总和的输出电流。

6.根据权利要求3所述的LDO稳压器，其特征在于，所述放大电路包括：

第五电阻器和第六电阻器，其分别与所述第一晶体管和所述第二晶体管的所述第一端耦合，其中所述第五电阻器和所述第六电阻器另外被配置成接收以下中的一个：(i)所述一组输出电压中的第一输出电压和(ii)第五控制电压；以及

电压-电流转换器，其与所述第一晶体管和所述第二晶体管的所述第一端以及所述分压器耦合，并且被配置成接收电源电压和所述第一集电极-发射极电压和所述第二集电极-发射极电压，并且输出所述第二电流并且将所述第二电流提供到所述分压器，其中所述分压器基于所述第二电流输出所述第一控制电压。

7.根据权利要求3所述的LDO稳压器，其特征在于，所述放大电路包括：

第三电流镜电路，其与所述第一晶体管和所述第二晶体管的所述第一端耦合，并且被配置成基于电源电压、第六控制电压和所述第一电流输出所述第二组电流中的第七电流和第八电流，其中所述第七电流等于所述第一电流，并且所述第三电流镜电路另外被配置成将所述第七电流提供到所述第二晶体管的所述第一端，并且其中所述第八电流为所述第一电流的按比例缩放版本；

第八放大器，其与所述第一晶体管和所述第二晶体管的所述第一端以及所述第三电流镜电路耦合，并且被配置成接收所述第一集电极-发射极电压和所述第二集电极-发射极电压，并且产生所述第六控制电压并且将所述第六控制电压提供到所述第三电流镜电路；以及

第四电流镜电路，其与所述第三电流镜电路、所述第一晶体管的所述第一端、所述输出电路和所述分压器耦合，并且被配置成基于所述电源电压、所述第八电流和所述第一集电极-发射极电压输出所述第二组电流中的所述第二电流和第九电流，其中所述第四电流镜电路输出所述第二电流，使得所述第二电流从所述输出电路流入，其中所述第四电流镜电路另外被配置成输出所述第九电流并且将所述第九电流提供到所述分压器，并且其中所述分压器基于所述第九电流输出所述第一控制电压。

8.根据权利要求2所述的LDO稳压器，其特征在于，所述放大电路包括：

第十电阻器和第十一电阻器，其分别与所述第一晶体管和所述第二晶体管的所述第一端耦合，其中所述第十电阻器和所述第十一电阻器另外与所述输出电路耦合，并且被配置成接收所述一组输出电压中的第一输出电压；

第十放大器，其与所述第一晶体管和所述第二晶体管的所述第一端耦合，并且被配置成分别接收所述第一集电极-发射极电压和所述第二集电极-发射极电压，并且产生第八控制电压；以及

第五电流镜电路，其与所述第十放大器耦合，并且被配置成基于电源电压、所述第八控制电压和与所述第二晶体管相关联的所述基极-发射极电压输出所述第二电流，其中所述第五电流镜电路另外与所述输出电路耦合，并且被配置成将所述第二电流提供到所述输出电路。

9.根据权利要求2所述的LDO稳压器，其特征在于，所述放大电路包括：

第六电流镜电路，其与所述第一晶体管和所述第二晶体管的所述第一端以及所述输出电路耦合，并且被配置成基于电源电压和所述第一电流输出所述第二组电流中的所述第二电流和第十电流，其中所述第十电流等于所述第一电流，并且所述第六电流镜电路另外被配置成将所述第十电流提供到所述第二晶体管的所述第一端，其中所述第二电流为所述第一电流的按比例缩放版本，并且其中所述第六电流镜电路输出所述第二电流，使得所述第二电流从所述输出电路流入；

第十三放大器，其与所述第一晶体管和所述第二晶体管的所述第一端耦合，并且被配置成分别接收所述第一集电极-发射极电压和所述第二集电极-发射极电压，并且产生第十一控制电压；以及

第七电流镜电路，其与所述第十三放大器耦合，并且被配置成基于所述电源电压、所述第十一控制电压和与所述第二晶体管相关联的所述基极-发射极电压输出所述第二组电流中的第十一电流，其中所述第七电流镜电路另外与所述输出电路耦合，并且被配置成将所述第十一电流提供到所述输出电路。

10.一种芯片上系统(SoC)，其特征在于，包括：

低压差(LDO)稳压器，其中所述LDO稳压器包括：

与绝对温度成比例(PTAT)电路，其被配置成输出第一电流，其中所述PTAT电路包括多个晶体管；

放大电路，其与所述PTAT电路耦合，并且被配置成基于以下中的一个输出第二组电流：(i)分别与所述多个晶体管中的第一晶体管和第二晶体管相关联的第一集电极-发射极电压和第二集电极-发射极电压，以及(ii)所述第一电流以及所述第一集电极-发射极电压和所述第二集电极-发射极电压；以及

输出电路，其被配置成基于以下中的至少一个产生一组输出电压：所述第二组电流中的第二电流和与所述第二晶体管相关联的基极-发射极电压；以及

功能电路，其与所述LDO稳压器耦合，并且被配置成接收所述一组输出电压，并且执行与其相关联的一个或多个功能操作。

Images