CN115494906A - 一种幅值和相位可调的vcsel交流电流调制电路和集成电路 - Google Patents

Abstract

本发明提供了幅值和相位可调的VCSEL交流电流调制电路和集成电路，涉及集成电路领域。分压电阻串结合选通开关将电压差值分为2ⁿ个档位可调，并结合幅值信号译码器的数据，将可调的电压转换为待处理最高电压值和待处理最低电压值，经运放结构放大增益后传输至特定比例电阻串；在特定比例电阻串上产生9个正弦波参考电平；9选1选择电路结合正弦波选通信号产生模块产生的选择信号，选择9个正弦波参考电平中的任一正弦波参考电平传输至滤波单元，滤波单元进行滤波得到稳定参考电平并传输至电压转电流单元；电压转电流单元将稳定参考电平转换为对应的正弦波调制电流并由电流镜复制后输出。本发明控制电路结构简单，晶体管数量少，整个电路功耗较低。

Description

一种幅值和相位可调的VCSEL交流电流调制电路和集成电路

技术领域

本发明涉及集成电路领域，尤其涉及一种幅值和相位可调的VCSEL交流电流调制电路和集成电路。

背景技术

目前的交流调制电流产生电路，为了产生可调制的正弦交流电流，其正弦波信号产生逻辑电路一般采用坐标旋转数字计算法(CORDIC)或者查表法(DDS)直接产生，这样方式会消耗大量计算资源并且增加延时。同时该中方式还需要增加乘法器来进行调制所需要的乘法运算，再结合高精度的DAC和电压转电流模块。因此采用坐标旋转数字计算法或查表法产生正弦波结合乘法器的电路结构，其构成复杂，元件较多且整个电路功耗较高。

发明内容

鉴于上述问题，提出了本发明以提供解决上述问题或者部分地解决上述问题的一种幅值和相位可调的VCSEL交流电流调制电路和集成电路。

本发明实施例第一方面提供一种幅值和相位可调的VCSEL交流电流调制电路，所述VCSEL交流电流调制电路包括：正弦波参考电平产生模块、调制电流输出模块、幅值信号译码器、正弦波选通信号产生模块以及相位调整信号产生模块；

所述正弦波参考电平产生模块包括：分压电阻串、分压选通开关、运放结构、特定比例电阻串；

所述调制电流输出模块包括：9选1选择电路、滤波单元、电压转电流单元以及电流镜；

所述分压电阻串结合所述分压选通开关将电压差值分为2ⁿ个档位可调，并结合所述幅值信号译码器的数据，将该可调的电压转换为待处理最高电压值和待处理最低电压值，所述电压差值为参考电压最高值和参考电压最低值两者之间的差值，所述2ⁿ个档位可调对应n-bit的幅值可调；

所述待处理最高电压值和待处理最低电压值经所述运放结构放大增益后，传输至所述特定比例电阻串；

所述特定比例电阻串的一端接收放大增益后的待处理最高电压值，所述特定比例电阻串的另一端接收放大增益后的待处理最低电压值，由此在所述特定比例电阻串上产生9个正弦波参考电平；

所述9选1选择电路结合所述正弦波选通信号产生模块产生的选择信号，选择所述9个正弦波参考电平中的任一正弦波参考电平，传输至所述滤波单元，所述相位调整信号产生模块产生相位调整信号，并发送至所述正弦波选通信号产生模块，以使得所述正弦波选通信号产生所述选择信号，所述选择信号为每隔一个时钟周期CK进行周期性往复变化的9bit独一码；

所述滤波单元对被选择的任一个正弦波参考电平进行滤波，得到稳定参考电平并传输至所述电压转电流单元；

所述电压转电流单元将所述稳定参考电平转换为对应的正弦波调制电流，并由所述电流镜复制后输出。

可选地，所述相位调整信号产生模块产生的相位调整信号为m-bit调相信号，所述m-bit调相信号表征2^m个相位可调，以m＝4为例：4-bit相位调整信号表征16个相位可调，每个相位为22.5°，则16个相位对应360°。

可选地，所述分压电阻串包括：2ⁿ个分压电阻；所述分压选通开关包括：2ⁿ个选通开关，其中2ⁿ/2个选通开关为第一分压选通开关，剩余2ⁿ/2个选通开关为第二分压选通开关；

所述2ⁿ个分压电阻串联连接后，一端接收所述参考电压最高值，另一端接收所述参考电压最低值，所述2ⁿ个分压电阻串联连接将所述电压差值分为2ⁿ个档位可调；

串联连接后的2ⁿ个分压电阻中，2ⁿ/2个分压电阻里面每个分压电阻的两端均与2ⁿ/2个第一分压选通开关中一个选通开关连接，剩余2ⁿ/2个分压电阻里面每个分压电阻的两端均与2ⁿ/2个第二分压选通开关中一个选通开关连接，在任一时刻，所述第一分压选通开关和第二分压选通开关根据所述幅值信号译码器的数据，各自选择一路可调的电压分别转换为所述待处理最高电压值和所述待处理最低电压值。

可选地，所述运放结构为折叠共源共栅运放结构，其包括：第一运放、第二运放、第一PMOS管以及NMOS管；

所述第一分压选通开关转换的所述待处理最高电压值，传输至所述第一运放的同相输入端；

所述第二分压选通开关转换的所述待处理最低电压值，传输至所述第二运放的同相输入端；

所述第一运放的反相端与所述第一PMOS管的漏极、所述特定比例电阻串的一端分别连接，所述特定比例电阻串的另一端与所述NMOS管的漏极、所述第二运放的反相端分别连接；

所述第一运放的输出端与所述第一PMOS管的栅极连接，所述第二运放的输出端与所述NMOS管的栅极连接；

所述第一PMOS管的源极与电流端连接，所述NMOS管的源极接地。

可选地，所述特定比例电阻串包括：9个特定比例的电阻串联；

串联连接后的9个特定比例电阻中每个电阻的两端均与所述9选1选择电路连接。

可选地，所述电压转电流单元包括：一级运放、共源共栅电路以及零温度系数电阻；

所述一级运放对所述稳定参考电平进行放大增益；

放大增益后的稳定参考电平经所述共源共栅电路和所述零温度系数电阻后转换为对应的正弦波调制电流；

所述对应的正弦波调制电流经所述电流镜复制后对外输出。

可选地，所述特定比例电阻串的表达式如下：

V₁-V₀＝V₈-V₇＝(sin 90°-sin 67.5°)(V_H-V_L)＝0.07612(V_H-V_L) (1)

V₂-V₁＝V₇-V₆＝(sin 67.5°-sin 45°)(V_H-V_L)＝0.21677(V_H-V_L) (2)

V₃-V₂＝V₆-V₅＝(sin 45°-sin 22.5°)(V_H-V_L)＝0.32442(V_H-V_L) (3)

V₄-V₃＝V₅-V₄＝(sin 22.5°-sin 0°)(V_H-V_L)＝0.38268(V_H-V_L) (4)

其中，V₀～V₈分别表示与所述第二运放的反相端连接的电阻串联至与所述第一运放的反相端连接的电阻，共9个电阻对应的电压值，V_H表示所述待处理最高电压值，V_L表示所述待处理最低电压值。

可选地，以m＝4为例：4-bit相位调整信号表征16个相位可调，每个相位为22.5°，在4-bit相位调整信号对应的相位数据为0000时，所述选择信号对应的码值为000010000，所述选择信号对应的9bit独一码在一个时钟周期CK内的码值切换过程为：000010000->000100000->001000000->010000000->100000000->010000000->001000000->000100000->000010000->000001000->000000100->000000010->000000001->000000010->000000100->000001000。

可选地，所述调制电路还包括：抽取电路；

所述抽取电路与所述电流镜的输出端连接，所述抽取电路用于反向抽取电流，祛除所述正弦波调制电流的偏移量。

本发明实施例第二方面提供一种集成电路，所述集成电路包括如上述第一方面任一所述的幅值和相位可调的VCSEL交流电流调制电路。

本发明提供的幅值和相位可调的VCSEL交流电流调制电路，分压电阻串结合选通开关将电压差值分为2ⁿ个档位可调，并结合幅值信号译码器的数据，将该可调的电压转换为待处理最高电压值和待处理最低电压值。待处理最高电压值和待处理最低电压值经运放结构放大增益后，传输至特定比例电阻串。

特定比例电阻串的一端接收放大增益后的待处理最高电压值，另一端接收放大增益后的待处理最低电压值，由此在特定比例电阻串上产生9个正弦波参考电平；9选1选择电路结合正弦波选通信号产生模块产生的选择信号，选择9个正弦波参考电平中的任一正弦波参考电平，传输至滤波单元。

相位调整信号产生模块产生相位调整信号，并发送至正弦波选通信号产生模块，以使得正弦波选通信号产生选择信号；滤波单元对被选择的任一个正弦波参考电平进行滤波，得到稳定参考电平并传输至电压转电流单元；电压转电流单元将稳定参考电平转换为对应的正弦波调制电流，并由电流镜复制后输出。通过上述结构，实现了幅值和相位可调，得到正弦波调制电流。

由于不再采用坐标旋转数字计算法或查表法产生正弦波结合乘法器的电路结构，并且控制电路结构简单，控制逻辑简便，晶体管数量较常规采用坐标旋转数字计算法或查表法产生正弦波结合乘法器的电路结构的调制电路少，因此能够实现幅值调整和相位调整功能的电流输出且相位和幅值可配置的同时，整个电路功耗较低。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例中一种优选的优选的幅值和相位可调的调制电路的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提出的幅值和相位可调的VCSEL交流电流调制电路包括：正弦波参考电平产生模块、调制电流输出模块、幅值信号译码器、正弦波选通信号产生模块以及相位调整信号产生模块；其中，正弦波参考电平产生模块包括：分压电阻串、分压选通开关、运放结构、特定比例电阻串；调制电流输出模块包括：9选1选择电路、滤波单元、电压转电流单元以及电流镜。需要说明的是，无论是分压选通开关还是9选1选择电路，只要可以完成选通开关功能或者选择电路功能的元器件、结构都可以替代。

分压电阻串结合选通开关将电压差值分为2ⁿ个档位可调，并结合幅值信号译码器的数据，将该可调的电压转换为待处理最高电压值和待处理最低电压值，电压差值为参考电压最高值和参考电压最低值两者之间的差值，该2ⁿ个档位可调对应n-bit的幅值可调。例如：n＝7，则幅值调整模块将电压差值分为128个档位可调，该128个档位可调对应7-bit的幅值可调。

待处理最高电压值和待处理最低电压值经运放结构放大增益后，传输至特定比例电阻串；特定比例电阻串包括：9个特定比例的电阻串联；串联连接后的9个特定比例电阻的一端接收放大增益后的待处理最高电压值，其另一端接收放大增益后的待处理最低电压值，由此在特定比例电阻串上产生9个正弦波参考电平。

9选1选择电路结合正弦波选通信号产生模块产生的选择信号，选择9个正弦波参考电平中的任一正弦波参考电平，传输至滤波单元，滤波单元对被选择的任一个正弦波参考电平进行滤波，得到稳定参考电平并传输至电压转电流单元；电压转电流单元将稳定参考电平转换为对应的正弦波调制电流，并由电流镜复制后输出。

相位调整信号产生模块产生相位调整信号，并发送至正弦波选通信号产生模块，以使得正弦波选通信号产生选择信号，该选择信号为每隔一个时钟周期CK进行周期性往复变化的9bit独一码。

相位调整信号产生模块产生相位调整信号为m-bit调相信号，该m-bit调相信号表征2^m个相位可调，以m＝4为例：4-bit相位调整信号表征16个相位可调，每个相位为22.5°，则16个相位对应360°。若m＝3为例：3-bit相位调整信号表征8个相位可调，每个相位为45°，则8个相位对应360°；若m＝8为例：8-bit相位调整信号表征256个相位可调，每个相位为1.40625°，则256个相位对应360°。其余情况以此类推，不再赘述。

本发明采用9个阻值具有特定比例的电阻进行分压，得到9个与n-bit幅值信号成正比的正弦波参考电平，同时采用循环往复依次选通对应的参考电平，再转换为电流，最终输出幅值和相位可调的正弦波调制电流。这样既可以绕开坐标旋转数字计算法或查表法的复杂逻辑，而采用电阻分压和9bit独一码正弦波选通来产生正弦波，还可以通过幅值信号的译码选通来绕开调制所需的乘法器，电路结构大大简化，功耗得到很好地控制。

为了更好的说明本发明的幅值和相位可调的调制电路，参照图1，示出了本发明实施例中一种优选的幅值和相位可调的调制电路的结构示意图，图1中分压电阻串包括：2ⁿ个串联的分压电阻，2ⁿ个分压电阻串联连接后，一端接收参考电压最高值V_REFH，另一端接收参考电压最低值V_REFL，则该2ⁿ个分压电阻串联连接将电压差值(即V_REFH-V_REFL)分为2ⁿ个档位可调。图1为了图示的简洁，以n＝7，m＝4为例示出了优选的幅值和相位可调的调制电路的结构示意图。

分压选通开关也为2ⁿ个，其中一半2ⁿ/2个选通开关为第一分压选通开关，剩余2ⁿ/2个选通开关为第二分压选通开关。图1中为了图示的简洁，使用MUX1、MUX2分半表示第一分压选通开关和第二分压选通开关，即第一分压选通开关MUX1和第二分压选通开关MUX2；以n＝7为例，串联连接后的128个分压电阻中，靠近参考电压最高值V_REFH的64个分压电阻中每个分压电阻的两端均与第一分压选通开关MUX1连接，64个分压电阻与64个分压选通开关一一对应连接。剩余靠近参考电压最低值V_REFL的64个分压电阻中每个分压电阻的两端均与第二分压选通开关MUX2连接。图1中为了逻辑的清晰，由于幅值信号译码器YM的数据(即码值DIN＜6:0＞)决定两个分压选通开关的选择结果，即幅值信号译码器YM的码值DIN＜6:0＞对应待处理最高电压值V_H和待处理最低电压值V_L，因此将幅值信号译码器YM的信号端画在了两个分压选通开关的中间。幅值信号译码器YM例如可以由128个7输入与门构成。

在任一时刻，第一分压选通开关MUX1和第二分压选通开关MUX2根据幅值信号译码器YM的数据，各自选择一路可调的电压分别转换为待处理最高电压值V_H和待处理最低电压值V_L。之后待处理最高电压值V_H和待处理最低电压值V_L传输至运放结构。

运放结构为折叠共源共栅运放结构，其包括：第一运放OP1、第二运放OP2、第一PMOS管M₁以及NMOS管M₂；第一分压选通开关MUX1转换的待处理最高电压值V_H传输至第一运放OP1的同相输入端；第二分压选通开关MUX2转换的待处理最低电压值V_L，传输至第二运放OP2的同相输入端。

第一运放OP1的反相端与第一PMOS管M₁的漏极、特定比例电阻串的一端(R₃的一端)分别连接，特定比例电阻串的另一端(R₄的一端)与NMOS管M₂的漏极、第二运放OP2的反相端分别连接。

第一运放OP1的输出端与第一PMOS管M₁的栅极连接，第二运放OP2的输出端与第一NMOS管M₂的栅极连接；第一PMOS管M₁的源极与电流端连接，NMOS管M₂的源极接地。待处理最高电压值V_H和待处理最低电压值V_L经运放结构放大增益后，传输至特定比例电阻串。

特定比例电阻串包括：9个特定比例的电阻串联；该串联连接后的9个特定比例电阻中每个电阻的两端均与9选1选择电路MUX3连接。该串联连接后的9个特定比例电阻接收放大增益后的待处理最高电压值和放大增益后的待处理最低电压值，由此在该特定比例电阻串上产生9个正弦波参考电平V₀～V₈。

特定比例电阻串的表达式如下：

V₁-V₀＝V₈-V₇＝(sin 90°-sin 67.5°)(V_H-V_L)＝0.07612(V_H-V_L) (1)

V₂-V₁＝V₇-V₆＝(sin 67.5°-sin 45°)(V_H-V_L)＝0.21677(V_H-V_L) (2)

V₃-V₂＝V₆-V₅＝(sin 45°-sin 22.5°)(V_H-V_L)＝0.32442(V_H-V_L) (3)

V₄-V₃＝V₅-V₄＝(sin 22.5°-sin 0°)(V_H-V_L)＝0.38268(V_H-V_L) (4)

其中，V₀～V₈分别表示与第二运放OP2的反相端连接的电阻R₄串联至与第一运放OP1的反相端连接的电阻R₃，共9个电阻对应的电压值。再根据电压与电阻的对应关系，即可知晓9个电阻各自的阻值。

特定比例电阻串上产生9个正弦波参考电平V₀～V₈。而9选1选择电路MUX3结合正弦波选通信号产生模块ZB产生的选择信号(即Select＜8：0＞)，选择9个正弦波参考电平V₀～V₈中的任一正弦波参考电平，传输至滤波单元。

本发明的滤波单元在图1中示例性的用最简洁的RL滤波结构，即一个电阻R₁和一个电容C₁组成滤波单元，被选择的任一正弦波参考电平，传输至滤波单元，经滤波单元滤波祛除干扰后变为稳定参考电平。当然，可以理解的是，其余可以实现滤波功能的元器件或者电路结构均可进行替换。

稳定参考电平传输至电压转电流单元后，被转换为对应稳定参考电平的正弦波调制电流，最后该正弦波调制电流经电流镜复制后对外输出。

在图1中示例性的示出了简洁的电压转电流单元和电流镜的结构。电压转电流单元包括：一级运放OP3、共源共栅电路以及零温度系数电阻R₂；共源共栅电路包括：第二PMOS管M₃、第三PMOS管M₄、电容C_C。

一级运放OP3的反相端接收稳定参考电平，一级运放OP3的同相端与电容C_C的第二端、第三PMOS管M₄的漏极、零温度系数电阻R₂的第一端分别连接，一级运放OP3对稳定参考电平进行放大增益。

一级运放OP3的输出端与第二PMOS管M₃的栅极、电容C_C的第一端分别连接，同时还与电流镜中的第四PMOS管M₅的栅极连接。第二PMOS管M₃的漏极与第三PMOS管M₄的源极连接。第三PMOS管M₄的栅极、电流镜中第五PMOS管M₆的栅极均接收偏置电压V_b。第四PMOS管M₅的漏极与第五PMOS管M₆的源极连接。

放大增益后的稳定参考电平经共源共栅电路和零温度系数电阻后转换为对应稳定参考电平的正弦波调制电流；对应稳定参考电平的正弦波调制电流经电流镜复制后具体由电流镜中第五PMOS管M₆的漏极对外输出。当然，可以理解的是，其余可以实现电压转电流功能和电流镜功能的元器件或者电路结构均可进行替换。

另外，本发明提出的幅值和相位可调的VCSEL交流电流调制电路其输出的正弦波调制电流可能会带有偏移量，为了祛除该偏移量，可以设置一个抽取电路(图1中未示出)；该抽取电路与电流镜的输出端(第五PMOS管M₆的漏极)连接，该抽取电路用于反向抽取电流，以祛除正弦波调制电流的偏移量。

本发明中正弦波选通信号产生模块ZB产生的选择信号Select＜8:0＞，该选择信号Select＜8:0＞是基于相位调整信号

得到的。而相位调整信号产生模块XW产生相位调整信号

并发送至正弦波选通信号产生模块ZB，选择信号Select＜8:0＞为每隔一个时钟周期CK进行周期性往复变化的9bit独一码。

以m＝4为例：相位调整信号产生模块XW产生相位调整信号

为4-bit相位调整信号，其表征16个相位可调，每个相位为22.5°，在4-bit相位调整信号对应的相位数据为0000时，选择信号Select＜8:0＞对应的码值为000010000，那么选择信号Select＜8:0＞对应的9bit独一码在一个时钟周期CK内的码值切换过程可以为如下所示的过程：000010000->000100000->001000000->010000000->100000000->010000000->001000000->000100000->000010000->000001000->000000100->000000010->000000001->000000010->000000100->000001000。

当需要对正弦波调制电流的相位进行调整时，改变相位调整信号寄存器φ<3:0>的数据，正弦波选通信号产生模块ZB会按照新的相位数据φ<3:0>对选择信号Select<8:0>进行复位具体过程如下：

若相位调整信号φ<3:0>＝0000，则立刻将选择信号Select<8:0>为000010000；若相位调整信号φ<3:0>＝0001，此时Select<8:0>为000000100；若相位调整信号φ<3:0>＝0010，此时Select<8:0>为000000010；当相位调整信号φ<3:0>为其他数值时，Select<8:0>为对应的码值，参考Select＜8:0＞对应的9bit独一码在一个时钟周期CK内的码值切换过程。

基于上述幅值和相位可调的调制电路，本发明实施例还提出一种集成电路，所述集成电路包括如上述任一所述的幅值和相位可调的调制电路。

通过上述示例，本发明提供的幅值和相位可调的VCSEL交流电流调制电路，分压电阻串结合选通开关将电压差值分为2ⁿ个档位可调，并结合幅值信号译码器的数据，将该可调的电压转换为待处理最高电压值和待处理最低电压值。待处理最高电压值和待处理最低电压值经运放结构放大增益后，传输至特定比例电阻串。

特定比例电阻串的一端接收放大增益后的待处理最高电压值，另一端接收放大增益后的待处理最低电压值，由此在特定比例电阻串上产生9个正弦波参考电平；9选1选择电路结合正弦波选通信号产生模块产生的选择信号，选择9个正弦波参考电平中的任一正弦波参考电平，传输至滤波单元。

相位调整信号产生模块产生相位调整信号，并发送至正弦波选通信号产生模块，以使得正弦波选通信号产生选择信号；滤波单元对被选择的任一个正弦波参考电平进行滤波，得到稳定参考电平并传输至电压转电流单元；电压转电流单元将稳定参考电平转换为对应的正弦波调制电流，并由电流镜复制后输出。通过上述结构，实现了幅值和相位可调，得到正弦波调制电流。

由于不再采用坐标旋转数字计算法或查表法产生正弦波结合乘法器的电路结构，并且控制电路结构简单，控制逻辑简便，晶体管数量较常规采用坐标旋转数字计算法或查表法产生正弦波结合乘法器的电路结构的调制电路少，因此能够实现幅值调整和相位调整功能的电流输出且相位和幅值可配置的同时，整个电路功耗较低。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (10)

1.一种幅值和相位可调的VCSEL交流电流调制电路，其特征在于，所述VCSEL交流电流调制电路包括：正弦波参考电平产生模块、调制电流输出模块、幅值信号译码器、正弦波选通信号产生模块以及相位调整信号产生模块；

所述正弦波参考电平产生模块包括：分压电阻串、分压选通开关、运放结构、特定比例电阻串；

所述调制电流输出模块包括：9选1选择电路、滤波单元、电压转电流单元以及电流镜；

所述分压电阻串结合所述分压选通开关将电压差值分为2ⁿ个档位可调，并结合所述幅值信号译码器的数据，将该可调的电压转换为待处理最高电压值和待处理最低电压值，所述电压差值为参考电压最高值和参考电压最低值两者之间的差值，所述2ⁿ个档位可调对应n-bit的幅值可调；

所述待处理最高电压值和待处理最低电压值经所述运放结构放大增益后，传输至所述特定比例电阻串；

所述特定比例电阻串的一端接收放大增益后的待处理最高电压值，所述特定比例电阻串的另一端接收放大增益后的待处理最低电压值，由此在所述特定比例电阻串上产生9个正弦波参考电平；

所述9选1选择电路结合所述正弦波选通信号产生模块产生的选择信号，选择所述9个正弦波参考电平中的任一正弦波参考电平，传输至所述滤波单元，所述相位调整信号产生模块产生相位调整信号，并发送至所述正弦波选通信号产生模块，以使得所述正弦波选通信号产生所述选择信号，所述选择信号为每隔一个时钟周期CK进行周期性往复变化的9bit独一码；

所述滤波单元对被选择的任一个正弦波参考电平进行滤波，得到稳定参考电平并传输至所述电压转电流单元；

所述电压转电流单元将所述稳定参考电平转换为对应的正弦波调制电流，并由所述电流镜复制后输出。

2.根据权利要求1所述的VCSEL交流电流调制电路，其特征在于，所述相位调整信号产生模块产生的相位调整信号为m-bit调相信号，所述m-bit调相信号表征2^m个相位可调，以m＝4为例：4-bit相位调整信号表征16个相位可调，每个相位为22.5°，则16个相位对应360°。

3.根据权利要求2所述的VCSEL交流电流调制电路，其特征在于，所述分压电阻串包括：2ⁿ个分压电阻；所述分压选通开关包括：2ⁿ个选通开关，其中2ⁿ/2个选通开关为第一分压选通开关，剩余2ⁿ/2个选通开关为第二分压选通开关；

所述2ⁿ个分压电阻串联连接后，一端接收所述参考电压最高值，另一端接收所述参考电压最低值，所述2ⁿ个分压电阻串联连接将所述电压差值分为2ⁿ个档位可调；

串联连接后的2ⁿ个分压电阻中，2ⁿ/2个分压电阻里面每个分压电阻的两端均与2ⁿ/2个第一分压选通开关中一个选通开关连接，剩余2ⁿ/2个分压电阻里面每个分压电阻的两端均与2ⁿ/2个第二分压选通开关中一个选通开关连接，在任一时刻，所述第一分压选通开关和第二分压选通开关根据所述幅值信号译码器的数据，各自选择一路可调的电压分别转换为所述待处理最高电压值和所述待处理最低电压值。

4.根据权利要求3所述的VCSEL交流电流调制电路，其特征在于，所述运放结构为折叠共源共栅运放结构，其包括：第一运放、第二运放、第一PMOS管以及NMOS管；

所述第一分压选通开关转换的所述待处理最高电压值，传输至所述第一运放的同相输入端；

所述第二分压选通开关转换的所述待处理最低电压值，传输至所述第二运放的同相输入端；

所述第一运放的反相端与所述第一PMOS管的漏极、所述特定比例电阻串的一端分别连接，所述特定比例电阻串的另一端与所述NMOS管的漏极、所述第二运放的反相端分别连接；

所述第一运放的输出端与所述第一PMOS管的栅极连接，所述第二运放的输出端与所述NMOS管的栅极连接；

所述第一PMOS管的源极与电流端连接，所述NMOS管的源极接地。

5.根据权利要求4所述的VCSEL交流电流调制电路，其特征在于，所述特定比例电阻串包括：9个特定比例的电阻串联；

串联连接后的9个特定比例电阻中每个电阻的两端均与所述9选1选择电路连接。

6.根据权利要求1所述的VCSEL交流电流调制电路，其特征在于，所述电压转电流单元包括：一级运放、共源共栅电路以及零温度系数电阻；

所述一级运放对所述稳定参考电平进行放大增益；

放大增益后的稳定参考电平经所述共源共栅电路和所述零温度系数电阻后转换为对应的正弦波调制电流；

所述对应的正弦波调制电流经所述电流镜复制后对外输出。

7.根据权利要求5所述的VCSEL交流电流调制电路，其特征在于，所述特定比例电阻串的表达式如下：

V₁-V₀＝V₈-V₇＝(sin90°-sin67.5°)(V_H-V_L)＝0.07612(V_H-V_L) (1)

V₂-V₁＝V₇-V₆＝(sin67.5°-sin45°)(V_H-V_L)＝0.21677(V_H-V_L) (2)

V₃-V₂＝V₆-V₅＝(sin45°-sin22.5°)(V_H-V_L)＝0.32442(V_H-V_L) (3)

V₄-V₃＝V₅-V₄＝(sin22.5°-sin0°)(V_H-V_L)＝0.38268(V_H-V_L) (4)

其中，V₀～V₈分别表示与所述第二运放的反相端连接的电阻串联至与所述第一运放的反相端连接的电阻，共9个电阻对应的电压值，V_H表示所述待处理最高电压值，V_L表示所述待处理最低电压值。

8.根据权利要求2所述的VCSEL交流电流调制电路，其特征在于，以m＝4为例：4-bit相位调整信号表征16个相位可调，每个相位为22.5°，在4-bit相位调整信号对应的相位数据为0000时，所述选择信号对应的码值为000010000，所述选择信号对应的9bit独一码在一个时钟周期CK内的码值切换过程为：000010000-＞000100000-＞001000000-＞010000000-＞100000000-＞010000000-＞O01000000-＞000100000-＞000010000-＞000001000-＞000000100-＞000000010-＞000000001-＞000000010-＞000000100-＞000001000。

9.根据权利要求1所述的VCSEL交流电流调制电路，其特征在于，所述调制电路还包括：抽取电路；

所述抽取电路与所述电流镜的输出端连接，所述抽取电路用于反向抽取电流，祛除所述正弦波调制电流的偏移量。

10.一种集成电路，其特征在于，所述集成电路包括如权利要求1-9任一所述的幅值和相位可调的VCSEL交流电流调制电路。

Images