CN115454187B - 多比特幅值和相位可调的调制电流产生电路和集成电路 - Google Patents

多比特幅值和相位可调的调制电流产生电路和集成电路 Download PDF

Info

Publication number
CN115454187B
CN115454187B CN202211138473.9A CN202211138473A CN115454187B CN 115454187 B CN115454187 B CN 115454187B CN 202211138473 A CN202211138473 A CN 202211138473A CN 115454187 B CN115454187 B CN 115454187B
Authority
CN
China
Prior art keywords
current
resistor
pmos
nmos
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211138473.9A
Other languages
English (en)
Other versions
CN115454187A (zh
Inventor
安泊伟
鲁文高
陈中建
张雅聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202211138473.9A priority Critical patent/CN115454187B/zh
Publication of CN115454187A publication Critical patent/CN115454187A/zh
Application granted granted Critical
Publication of CN115454187B publication Critical patent/CN115454187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了一种多比特幅值和相位可调的调制电流产生电路和集成电路，涉及集成电路领域。幅值调整模块将电压差值分为2n个档位可调，并将该可调的电压转换为待处理电流传输至电流模块，电流模块对待处理电流进行复制，产生上流入电流和下流出电流，并对上流入电流和下流出电流进行钳制，被钳制的上流入电流和下流出电流流经正弦波信号时序产生模块；正弦波信号时序产生模块受控于相位调整模块产生的调相信号，对被钳制的上流入电流和下流出电流进行正弦波相位调整，得到幅值和相位可调的正弦波电流并输出。本发明控制电路结构简单，控制逻辑简便，元件较少，实现幅值调整和相位调整功能的电流输出且相位和幅值可配置的同时，电路功耗较低。

Description

多比特幅值和相位可调的调制电流产生电路和集成电路
技术领域
本发明涉及集成电路领域，尤其涉及一种多比特幅值和相位可调的调制电流产生电路和集成电路。
背景技术
目前的交流调制电流产生电路，为了产生可调制的正弦交流电流，其正弦波信号产生逻辑电路一般采用坐标旋转数字计算法(CORDIC)或者查表法(DDS)直接产生，这样方式会消耗大量计算资源并且增加延时。同时该中方式还需要增加乘法器来进行调制所需要的乘法运算，再结合高精度的DAC和电压转电流模块。因此采用坐标旋转数字计算法或查表法产生正弦波结合乘法器的电路结构，其构成复杂，元件较多且整个电路功耗较高。
发明内容
鉴于上述问题，提出了本发明以提供解决上述问题或者部分地解决上述问题的一种多比特幅值和相位可调的调制电流产生电路和集成电路。
本发明实施例第一方面提供一种多比特幅值和相位可调的调制电流产生电路，所述调制电流产生电路包括：幅值调整模块、电流模块、相位调整模块以及正弦波信号时序产生模块；
所述幅值调整模块将电压差值分为2n个档位可调，并将该可调的电压转换为待处理电流传输至所述电流模块，所述电压差值为参考电压最高值和参考电压最低值两者之间的差值，所述2n个档位可调对应n-bit的幅值可调；
所述电流模块对所述待处理电流进行复制，产生上流入电流和下流出电流，并对所述上流入电流和所述下流出电流进行钳制，被钳制的上流入电流和下流出电流流经所述正弦波信号时序产生模块；
所述正弦波信号时序产生模块受控于所述相位调整模块产生的调相信号，对所述被钳制的上流入电流和下流出电流进行正弦波相位调整，得到幅值和相位可调的正弦波电流并输出。
可选地，所述幅值调整模块包括：运放和电流镜；
2n个档位可调的电压通过所述运算放大器和所述电流镜进行负反馈及复制后，转换为所述待处理电流。
可选地，所述相位调整模块产生的调相信号为m-bit调相信号，所述m-bit调相信号表征2m个相位可调，以m＝4为例：4-bit调相信号表征16个相位可调，每个相位为22.5°，则16个相位对应360°。
可选地，所述幅值调整模块还包括：2n个分压电阻、2n个选通开关；
所述2n个分压电阻串联连接后，一端接收所述参考电压最高值，另一端接收所述参考电压最低值，所述2n个分压电阻串联连接将所述电压差值分为2n个档位可调；
所述2n个分压电阻与所述2n个选通开关一一对应，串联连接后的2n个分压电阻中每个分压电阻的两端均与一个选通开关连接，在任一时刻，所述2n个选通开关选择一路可调的电压传输至所述运放的反相端；
所述运放的同相端与所述电流镜电路中第一PMOS管的漏极、所述电流镜电路中第三电阻的第一端分别连接；
所述运放的输出端与所述第一PMOS管的栅极、所述电流镜电路中第二PMOS管的栅极、所述电流模块中的第三PMOS管的栅极分别连接；
所述第一PMOS管的源极与所述电流镜电路中第一电阻的第二端连接，所述第一电阻的第一端与电流源连接；
所述第二PMOS管的源极与所述电流镜电路中第二电阻的第二端连接，所述第二电阻的第一端与所述电流源连接；
所述第二PMOS管的漏极与所述电流镜电路中第一NMOS管的漏极、栅极以及所述电流模块中的第二NMOS管的栅极分别连接，所述第一NMOS管的源极与所述电流镜电路中第四电阻的第一端连接；
所述第二NMSO管的源极与所述电流模块中的第六电阻的第一端连接；
所述第四电阻的第二端接地，所述第三电阻的第二端接地。
可选地，所述电流模块包括：所述第三PMOS管、所述第二NMOS管、第五电阻、所述第六电阻；
所述第三PMOS管的源极与所述第五电阻的第二端连接，所述第五电阻的第一端与所述电流源连接；
所述第三PMOS管的漏极与所述正弦波信号时序产生模块连接；
所述第二NMOS管的漏极与所述正弦波信号时序产生模块连接；
所述第二NMOS管的源极与所述第六电阻的第一端连接，所述第六电阻的第二端接地。
可选地，所述第一电阻的阻值与所述第二电阻的阻值相同；
所述第三电阻的阻值与所述第四电阻的阻值相同，所述第三电阻的阻值与所述第一电阻的阻值不同；
所述第五电阻的阻值为：R1z/n，其中R1z表示所述第一电阻的阻值；
所述第六电阻的阻值为：R3z/n；其中R3z表示所述第三电阻的阻值。
可选地，所述正弦波信号时序产生模块以m＝4为例，其包括：四个PMOS管、四个NMOS管、四组开关组；
四个所述PMOS管的源极均与所述第三PMOS管的漏极连接；
四个所述PMOS管的栅极均接收第一偏置电压；
四个所述NMOS管的源极均与所述第二NMOS管的漏极连接；
四个所述NMOS管的栅极均接收第二偏置电压；
四个所述PMOS管中每个PMOS管与四个所述NMOS管中每个NMOS管一一对应，任一个PMOS管的漏极通过四个所述开关组中的一个开关组与四个所述NMOS管中对应的NMOS管的漏极连接；
四个所述开个组中任一开关组均包括：两对开关，每一对开关均由串联的两个开关构成，每一对开关的一端与PMOS管的漏极连接，另一端与对应该PMOS管的NMOS管的漏极连接；
对于所述两对开关中的第一对开关有：
串联的两个开关中的第一开关与第二开关的连接处输出直流电流分量；
对于所述两对开关中的第二对开关有：
串联的两个开关中的第三开关与第四开关的连接处输出调制电流分量；
所述第一对开关和所述第二对开关均受控于所述调相信号，且控制两对开关的调相信号互为非信号。
可选地，开关组的组数由相位的数量决定，若相位的数量为16个相位，其对应4-bit调相信号，则所述开关组的组数有四组，若相位的数量为8个相位，其对应3-bit调相信号，则所述开关组的组数有三组，若相位的数量为256个相位，其对应8-bit调相信号，则所述开关组的组数有八组；
所述开关组的组数与所述正弦波信号时序产生模块中PMOS管、NMOS管各自的数量相同，若所述开关组的组数有四组，则所述正弦波信号时序产生模块中PMOS管、NMOS管各自的数量为四个，若所述开关组的组数有八组，则所述正弦波信号时序产生模块中PMOS管、NMOS管各自的数量为八个。
可选地，所述第一PMOS管的宽长比与所述第二PMOS管的宽长比、所述第一NMOS管的宽长比相同，所述第三PMOS管的宽长比为：N*W/L，其中W/L为所述第一PMOS管的宽长比；
所述第二NMOS管的宽长比为：N*W/L；
四个所述PMOS管中每个PMOS管与四个所述NMOS管中每个NMOS管各自的宽长比W/L需进行匹配设计，以Δ为标准，得到各个MOS管的尺寸比例的表达式如下：
Δ＝sin22.5°-sin0°＝0.38268 (1)
Δ1＝sin45°-sin22.5°＝0.32442 (2)
Δ2＝sin67.5°-sin45°＝0.21677 (3)
Δ3＝sin90°-sin67.5°＝0.07612 (4)
其中，式(5)表示四个所述NMOS管中第一个NMOS管NM3与其对应的四个所述PMOS管中第一个PMOS管PM3之间的宽长比为0.85；
式(6)表示四个所述NMOS管中第二个NMOS管NM4与其对应的四个所述PMOS管中第二个PMOS管PM4之间的宽长比为0.57；
式(7)表示四个所述NMOS管中第三个NMOS管NM5与其对应的四个所述PMOS管中第三个PMOS管PM5之间的宽长比为0.20；
式(8)表示四个所述NMOS管中第四个NMOS管NM6与其对应的四个所述PMOS管中第四个PMOS管PM6之间的宽长比为1，即相同。
本发明实施例第二方面提供一种集成电路，所述集成电路包括如上述第一方面任一所述的调制电流产生电路。
本发明提供的多比特幅值和相位可调的调制电流产生电路，幅值调整模块将电压差值分为2n个档位可调，并将该可调的电压转换为待处理电流传输至电流模块，电流模块对待处理电流进行复制，产生上流入电流和下流出电流，并对上流入电流和下流出电流进行钳制，被钳制的上流入电流和下流出电流流经正弦波信号时序产生模块；正弦波信号时序产生模块受控于相位调整模块产生的调相信号，对被钳制的上流入电流和下流出电流进行正弦波相位调整，得到幅值和相位可调的正弦波电流并输出。
由于不再采用坐标旋转数字计算法或查表法产生正弦波结合乘法器的电路结构，并且控制电路结构简单，控制逻辑简便，元件较少，因此能够实现幅值调整和相位调整功能的电流输出且相位和幅值可配置的同时，整个电路功耗较低。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例中一种优选的多比特幅值和相位可调的调制电流产生电路的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提出的多比特幅值和相位可调的调制电流产生电路包括：幅值调整模块、电流模块、相位调整模块以及正弦波信号时序产生模块；幅值调整模块将电压差值分为2n个档位可调，并将该可调的电压转换为待处理电流传输至电流模块，电压差值为参考电压最高值和参考电压最低值两者之间的差值，该2n个档位可调对应n-bit的幅值可调。例如：n＝7，则幅值调整模块将电压差值分为128个档位可调，该128个档位可调对应7-bit的幅值可调。
在具体的结构上，一种较优的方式为幅值调整模块包括：运放和电流镜；2n个档位可调的电压通过运算放大器和电流镜进行负反馈及复制后，转换为待处理电流。
电流模块对待处理电流进行复制，产生上流入电流和下流出电流，并对上流入电流和下流出电流进行钳制，被钳制的上流入电流和下流出电流流经正弦波信号时序产生模块；正弦波信号时序产生模块受控于相位调整模块产生的调相信号，对被钳制的上流入电流和下流出电流进行正弦波相位调整，从而得到幅值和相位可调的正弦波电流并输出。
相位调整模块产生的调相信号为m-bit调相信号，该m-bit调相信号表征2m个相位可调，以m＝4为例：4-bit调相信号表征16个相位可调，每个相位为22.5°，则16个相位对应360°。若m＝3为例：3-bit调相信号表征8个相位可调，每个相位为45°，则8个相位对应360°；若m＝8为例：8-bit调相信号表征256个相位可调，每个相位为1.40625°，则256个相位对应360°。其余情况以此类推，不再赘述。
为了更好的说明本发明的多比特幅值和相位可调的调制电流产生电路，参照图1，示出了本发明实施例中一种优选的多比特幅值和相位可调的调制电流产生电路的结构示意图，图1中分压电阻串包括：2n个串联的分压电阻，2n个分压电阻串联连接后，一端接收参考电压最高值VREFH，另一端接收参考电压最低值VREFL，则该2n个分压电阻串联连接将电压差值(即VREFH-VREFL)分为2n个档位可调。图1为了图示的简洁，以n＝7，m＝4为例示出了优选的多比特幅值和相位可调的调制电流产生电路的结构示意图。
2n个分压电阻与2n个选通开关一一对应连接，图1中为了图示的简洁，2n个选通开关未示出具体结构，仅以MUX表示2n个选通开关。以n＝7为例：串联连接后的128个分压电阻中每个分压电阻的两端均与一个选通开关MUX连接，在任一时刻，2n个选通开关MUX选择一路可调的电压传输至运放OP的反相端；运放OP的同相端与电流镜电路中第一PMOS管M1的漏极、电流镜电路中第三电阻R3的第一端分别连接。
运放OP的输出端与第一PMOS管M1的栅极、电流镜电路中第二PMOS管M2的栅极、电流模块中的第三PMOS管M3的栅极分别连接；第一PMOS管M1的源极与电流镜电路中第一电阻R1的第二端连接，第一电阻R1的第一端与电流源连接。
第二PMOS管M2的源极与电流镜电路中第二电阻R2的第二端连接，第二电阻R2的第一端与电流源连接；第二PMOS管M2的漏极与第一NMOS管M4的漏极、栅极以及电流模块中的第二NMOS管M5的栅极分别连接，第一NMOS管M4的源极与电流镜电路中第四电阻R4的第一端连接；第二NMOS管M5的源极与电流模块中的第六电阻R6的第一端连接；第四电阻R4的第二端接地，第三电阻R3的第二端接地。在任一时刻，选通开关MUX选择一路可调的电压传输至运放OP的反相端，经运放OP和上述电流镜的结构，将该可调的电压转换为待处理电流传输至电流模块。
本发明实施例，电流模块包括：第三PMOS管M3、第二NMOS管M5、第五电阻R5、第六电阻R6；第三PMOS管M3的源极与第五电阻R5的第二端连接，第五电阻R5的第一端与电流源连接。
第三PMOS管M3的漏极与正弦波信号时序产生模块连接；第二NMOS管M5的漏极与正弦波信号时序产生模块连接；第二NMOS管M5的源极与第六电阻R6的第一端连接，第六电阻R6的第二端接地。
为了精准控制电流的大小，需要设定第一电阻R1的阻值与第二电阻R2的阻值相同；第三电阻R3的阻值与第四电阻R4的阻值相同，且第三电阻R3的阻值与第一电阻R1的阻值不同。
而第五电阻R5的阻值为：R1z/n，其中R1z表示第一电阻R1的阻值；第六电阻R6的阻值为：R3z/n；其中R3z表示第三电阻R3的阻值。电流模块对待处理电流进行复制，产生上流入电流和下流出电流，上流入点电流为流经第三PMOS管M3的电流，下流出电流为流经第二NMOS管M5的电流。同时还可以对上流入电流和下流出电流进行钳制，被钳制的上流入电流和下流出电流流经正弦波信号时序产生模块。
正弦波信号时序产生模块以m＝4为例，其包括：四个PMOS管、四个NMOS管、四组开关组。一般情况下，开关组的组数由相位的数量决定，若相位的数量为16个相位，其对应4-bit调相信号，则开关组的组数有4组，若相位的数量为8个相位，其对应3-bit调相信号，则开关组的组数有3组，若相位的数量为256个相位，其对应8-bit调相信号，则开关组的组数有8组。以此类推，不再赘述。
同样的，开关组的组数与正弦波信号时序产生模块中PMOS管、NMOS管各自的数量相同，若开关组的组数有4组，则正弦波信号时序产生模块中PMOS管、NMOS管各自的数量均为4个，若开关组的组数有8组，则正弦波信号时序产生模块中PMOS管、NMOS管各自的数量均为8个。
以图1示图为例：四个PMOS管PM3、PM4、PM5、PM6的源极均与第三PMOS管M3的漏极连接；四个PMOS管PM3、PM4、PM5、PM6的栅极均接收第一偏置电压Vb1；四个NMOS管NM3、NM4、NM5、NM6的源极均与第二NMOS管M5的漏极连接；四个NMOS管NM3、NM4、NM5、NM6的栅极均接收第二偏置电压Vb2。
由图1可知，四个PMOS管PM3、PM4、PM5、PM6每个PMOS管与四个NMOS管NM3、NM4、NM5、NM6中每个NMOS管一一对应，即PMOS管PM3与NMOS管NM3对应、PMOS管PM4与NMOS管NM4对应、PMOS管PM5与NMOS管NM5对应、PMOS管PM6与NMOS管NM6对应。任一个PMOS管的漏极通过四个开关组中的一个开关组与四个NMOS管中对应的NMOS管的漏极连接。例如：PMOS管PM3与NMOS管NM3对应，PMOS管PM3的漏极通过一个开关组BS1、BS5、S1、S5与NMOS管NM3的漏极连接。
四个开个组中任一开关组均包括：两对开关，每一对开关均由串联的两个开关构成，每一对开关的一端与PMOS管的漏极连接，另一端与对应该PMOS管的NMOS管的漏极连接。例如第一组开关组由两对开关BS1、BS5、S1、S5构成，其中一对开关为BS1和BS5串联构成，另一对开关为S1和S5串联构成。
对于两对开关中的第一对开关BS1和BS5有：
串联的两个开关中的第一开关BS1与第二开关BS5的连接处输出直流电流分量IOUT1，自然可以理解的，一对开关BS2与BS6的连接处也输出直流电流分量IOUT1，一对开关BS3与BS7的连接处也输出直流电流分量IOUT1，一对开关BS4与BS8的连接处也输出直流电流分量IOUT1。
对于两对开关中的第二对开关S1和S5有：
串联的两个开关中的第三开关S1与第四开关S5的连接处输出调制电流分量IOUT2，自然可以理解的，一对开关S2与S6的连接处也输出调制电流分量IOUT2，一对开关S3与S7的连接处也输出调制电流分量IOUT2，一对开关S4与S8的连接处也输出调制电流分量IOUT2。
第一对开关BS1和BS5和第二对开关S1和S5均受控于调相信号，调相信号由相位调整模块产生，以m＝4为例则相位调整模块产生的调相信号为4-bit调相信号，且控制两对开关的调相信号互为非信号。即开关S1为闭合状态时，开关BS1为断开状态，开关S1为断开状态时，开关BS1为闭合状态，开关S5为闭合状态时，开关BS5为断开状态，开关S5为断开状态时，开关BS5为闭合状态。同理，开关S2为闭合状态时，开关BS2为断开状态，开关S2为断开状态时，开关BS2为闭合状态。综合来讲，对开关S1-S8，BS1–BS8进行状态切换，从而实现正弦波功能，其中BSi的控制信号为Si(i＝1-8)的非信号。其余开关状态以此类推，不再赘述。
多比特幅值和相位可调的调制电流产生电路整体上的工作原理可概括为：由2n个电阻产生多路电压差值，2n个选通开关MUX选择一路电压差值，对应该路电压差值的参考电流由一个运算放大器OP和多个MOS管构成负反馈环路，并通过电流镜进行NP两路电流复制，对上、下流入、流出电流进行钳制，将钳制住的电流利用正弦波信号时序产生模块、相位调整模块进行数字时序控制，实现输出正弦波电流。
正弦波信号时序产生模块中对应的上、下通路的PMOS管、NMOS管宽长比尺寸：W/L需进行匹配设计，以Δ为标准，得到各个MOS管的尺寸比例的表达式如下：
Δ＝sin22.5°-sin0°＝0.38268 (1)
Δ1＝sin45°-sin22.5°＝0.32442 (2)
Δ2＝sin67.5°-sin45°＝0.21677 (3)
Δ3＝sin90°-sin67.5°＝0.07612 (4)
其中，式(5)表示第一个NMOS管NM3与其对应的第一个PMOS管PM3之间的宽长比为0.85；式(6)表示第二个NMOS管NM4与其对应的第二个PMOS管PM4之间的宽长比为0.57；式(7)表示第三个NMOS管NM5与其对应的第三个PMOS管PM5之间的宽长比为0.20；式(8)表示第四个NMOS管NM6与其对应的第四个PMOS管PM6之间的宽长比为1，即相同。
相位调整模块产生的调相信号，以对正弦波信号时序产生模块的时序控制，通过类似于温度计编码方式，自循环模式，每次变化逐次选通或者关闭开关，实现+1或者-1操作。产生4bit的相位可调的正弦波共有9种状态。假设初始状态为4，则正相位状态为5，6，7，8，负相位状态为0，1，2，3。具体对应相位的开关状态如下表所示：
图1中IOUT1和IOUT2为电流端口，其中IOUT1输出直流电流分量，IOUT2为调制电流输出端口。
例如：当相位为默认4状态时，此时开关S1-S8都处于闭合状态，P路的电流直接完全流入N路，输出端IOUT1和IOUT2均无调制正弦电流流出，电流外部连接到一个直流电流。当下一个时钟信号来临，状态+1，状态4的下一个状态为状态5，此时开关S1闭合，开关BS1断开，开关S2-S8断开，开关BS2-BS8闭合，输出端IOUT1无直流电流分量输出，输出端IOUT2输出流经开关S1的调制正弦电流。以此类推，当到达状态8时，此时相位为sin90°，然后再进行正向递减，从状态8减到状态4，此时相位为sin180°；再进行负向递加，从状态4到状态0，最后再递减，从状态0到状态4，最终实现正弦波电流。一个正弦波电流完整状态描述依次为从状态4→状态5→状态6→状态7→状态8→状态7→状态6→状态5→状态4→状态3→状态2→状态1→状态0→状态1→状态2→状态3→状态4。
基于上述多比特幅值和相位可调的调制电流产生电路，本发明实施例还提出一种集成电路，所述集成电路包括如上述任一所述的多比特幅值和相位可调的调制电流产生电路。
通过上述示例，本发明提供的多比特幅值和相位可调的调制电流产生电路，幅值调整模块将电压差值分为n个档位可调，并将该可调的电压转换为待处理电流传输至电流模块，电流模块对待处理电流进行复制，产生上流入电流和下流出电流，并对上流入电流和下流出电流进行钳制，被钳制的上流入电流和下流出电流流经正弦波信号时序产生模块；正弦波信号时序产生模块受控于相位调整模块产生的调相信号，对被钳制的上流入电流和下流出电流进行正弦波相位调整，得到幅值和相位可调的正弦波电流并输出。
由于不再采用坐标旋转数字计算法或查表法产生正弦波结合乘法器的电路结构，并且控制电路结构简单，控制逻辑简便，元件较少，因此能够实现幅值调整和相位调整功能的电流输出且相位和幅值可配置的同时，整个电路功耗较低。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (10)

1.一种多比特幅值和相位可调的调制电流产生电路，其特征在于，所述调制电流产生电路包括：幅值调整模块、电流模块、相位调整模块以及正弦波信号时序产生模块；
所述幅值调整模块将电压差值分为2n个档位可调，并将该可调的电压转换为待处理电流传输至所述电流模块，所述电压差值为参考电压最高值和参考电压最低值两者之间的差值，所述2n个档位可调对应n-bit的幅值可调；
所述电流模块对所述待处理电流进行复制，产生上流入电流和下流出电流，并对所述上流入电流和所述下流出电流进行钳制，被钳制的上流入电流和下流出电流流经所述正弦波信号时序产生模块；
所述正弦波信号时序产生模块受控于所述相位调整模块产生的调相信号，对所述被钳制的上流入电流和下流出电流进行正弦波相位调整，得到幅值和相位可调的正弦波电流并输出。
2.根据权利要求1所述的调制电流产生电路，其特征在于，所述幅值调整模块包括：运放和电流镜；
2n个档位可调的电压通过所述运放和所述电流镜进行负反馈及复制后，转换为所述待处理电流。
3.根据权利要求2所述的调制电流产生电路，其特征在于，所述相位调整模块产生的调相信号为m-bit调相信号，所述m-bit调相信号表征2m个相位可调。
4.根据权利要求2所述的调制电流产生电路，其特征在于，所述幅值调整模块还包括：2n个分压电阻、2n个选通开关；
所述2n个分压电阻串联连接后，一端接收所述参考电压最高值，另一端接收所述参考电压最低值，所述2n个分压电阻串联连接将所述电压差值分为2n个档位可调；
所述2n个分压电阻与所述2n个选通开关一一对应，串联连接后的2n个分压电阻中每个分压电阻的两端均与一个选通开关连接，在任一时刻，所述2n个选通开关选择一路可调的电压传输至所述运放的反相端；
所述运放的同相端与所述电流镜电路中第一PMOS管的漏极、所述电流镜电路中第三电阻的第一端分别连接；
所述运放的输出端与所述第一PMOS管的栅极、所述电流镜电路中第二PMOS管的栅极、所述电流模块中的第三PMOS管的栅极分别连接；
所述第一PMOS管的源极与所述电流镜电路中第一电阻的第二端连接，所述第一电阻的第一端与电流源连接；
所述第二PMOS管的源极与所述电流镜电路中第二电阻的第二端连接，所述第二电阻的第一端与所述电流源连接；
所述第二PMOS管的漏极与所述电流镜电路中第一NMOS管的漏极、栅极以及所述电流模块中的第二NMOS管的栅极分别连接，所述第一NMOS管的源极与所述电流镜电路中第四电阻的第一端连接；
所述第二NMSO管的源极与所述电流模块中的第六电阻的第一端连接；
所述第四电阻的第二端接地，所述第三电阻的第二端接地。
5.根据权利要求4所述的调制电流产生电路，其特征在于，所述电流模块包括：所述第三PMOS管、所述第二NMOS管、第五电阻、所述第六电阻；
所述第三PMOS管的源极与所述第五电阻的第二端连接，所述第五电阻的第一端与所述电流源连接；
所述第三PMOS管的漏极与所述正弦波信号时序产生模块连接；
所述第二NMOS管的漏极与所述正弦波信号时序产生模块连接；
所述第二NMOS管的源极与所述第六电阻的第一端连接，所述第六电阻的第二端接地。
6.根据权利要求5所述的调制电流产生电路，其特征在于，所述第一电阻的阻值与所述第二电阻的阻值相同；
所述第三电阻的阻值与所述第四电阻的阻值相同，所述第三电阻的阻值与所述第一电阻的阻值不同；
所述第五电阻的阻值为：R1z/n，其中R1z表示所述第一电阻的阻值，其中，该n表示第一比例关系，其大小根据实际需要输出的最大电流计算得到；
所述第六电阻的阻值为：R3z/n；其中R3z表示所述第三电阻的阻值，其中，该n表示第一比例关系，其大小根据实际需要输出的最大电流计算得到。
7.根据权利要求5所述的调制电流产生电路，其特征在于，所述正弦波信号时序产生模块当m＝4时，其包括：四个PMOS管、四个NMOS管、四组开关组；
四个所述PMOS管的源极均与所述第三PMOS管的漏极连接；
四个所述PMOS管的栅极均接收第一偏置电压；
四个所述NMOS管的源极均与所述第二NMOS管的漏极连接；
四个所述NMOS管的栅极均接收第二偏置电压；
四个所述PMOS管中每个PMOS管与四个所述NMOS管中每个NMOS管一一对应，任一个PMOS管的漏极通过四个所述开关组中的一个开关组与四个所述NMOS管中对应的NMOS管的漏极连接；
四个所述开关组中任一开关组均包括：两对开关，每一对开关均由串联的两个开关构成，每一对开关的一端与PMOS管的漏极连接，另一端与对应该PMOS管的NMOS管的漏极连接；
对于所述两对开关中的第一对开关有：
串联的两个开关中的第一开关与第二开关的连接处输出直流电流分量；
对于所述两对开关中的第二对开关有：
串联的两个开关中的第三开关与第四开关的连接处输出调制电流分量；
所述第一对开关和所述第二对开关均受控于所述调相信号，且控制两对开关的调相信号互为非信号。
8.根据权利要求7所述的调制电流产生电路，其特征在于，开关组的组数由相位的数量决定，若相位的数量为16个相位，其对应4-bit调相信号，则所述开关组的组数有四组，若相位的数量为8个相位，其对应3-bit调相信号，则所述开关组的组数有三组，若相位的数量为256个相位，其对应8-bit调相信号，则所述开关组的组数有八组；
所述开关组的组数与所述正弦波信号时序产生模块中PMOS管、NMOS管各自的数量相同，若所述开关组的组数有四组，则所述正弦波信号时序产生模块中PMOS管、NMOS管各自的数量为四个，若所述开关组的组数有八组，则所述正弦波信号时序产生模块中PMOS管、NMOS管各自的数量为八个。
9.根据权利要求7所述的调制电流产生电路，其特征在于，所述第一PMOS管的宽长比与所述第二PMOS管的宽长比、所述第一NMOS管的宽长比相同，所述第三PMOS管的宽长比为：N*W/L，其中W/L为所述第一PMOS管的宽长比，其中，该N表示第二比例关系，其大小根据实际需要输出的最大电流计算得到；
所述第二NMOS管的宽长比为：N*W/L，其中，该N表示第二比例关系，其大小根据实际需要输出的最大电流计算得到；
四个所述PMOS管中每个PMOS管与四个所述NMOS管中每个NMOS管各自的宽长比W/L需进行匹配设计，以Δ为标准，得到各个MOS管的尺寸比例的表达式如下：
Δ＝sin22.5°-sin0°＝0.38268 (1)
Δ1＝sin45°-sin22.5°＝0.32442 (2)
Δ2＝sin67.5°-sin45°＝0.21677 (3)
Δ3＝sin90°-sin67.5°＝0.07612 (4)
其中，式(5)表示四个所述NMOS管中第一个NMOS管NM3与其对应的四个所述PMOS管中第一个PMOS管PM3之间的宽长比为0.85；
式(6)表示四个所述NMOS管中第二个NMOS管NM4与其对应的四个所述PMOS管中第二个PMOS管PM4之间的宽长比为0.57；
式(7)表示四个所述NMOS管中第三个NMOS管NM5与其对应的四个所述PMOS管中第三个PMOS管PM5之间的宽长比为0.20；
式(8)表示四个所述NMOS管中第四个NMOS管NM6与其对应的四个所述PMOS管中第四个PMOS管PM6之间的宽长比为1，即相同。
10.一种集成电路，其特征在于，所述集成电路包括如权利要求1-9任一所述的调制电流产生电路。
CN202211138473.9A 2022-09-19 2022-09-19 多比特幅值和相位可调的调制电流产生电路和集成电路 Active CN115454187B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211138473.9A CN115454187B (zh) 2022-09-19 2022-09-19 多比特幅值和相位可调的调制电流产生电路和集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211138473.9A CN115454187B (zh) 2022-09-19 2022-09-19 多比特幅值和相位可调的调制电流产生电路和集成电路

Publications (2)

Publication Number Publication Date
CN115454187A CN115454187A (zh) 2022-12-09
CN115454187B true CN115454187B (zh) 2023-09-29

Family

ID=84305475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211138473.9A Active CN115454187B (zh) 2022-09-19 2022-09-19 多比特幅值和相位可调的调制电流产生电路和集成电路

Country Status (1)

Country Link
CN (1) CN115454187B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274819A (ja) * 1994-12-30 1996-10-18 Sgs Thomson Microelectron Sa 連続信号によって送信されるビットの復元用回路
JP2011200067A (ja) * 2010-03-23 2011-10-06 Toshiba Corp モータ制御装置及び電気機器
CN106353549A (zh) * 2016-08-15 2017-01-25 广州致远电子股份有限公司 一种可调电路装置及电压测量装置
CN110149295A (zh) * 2019-05-27 2019-08-20 深圳信息职业技术学院 一种基于dft扩频和归一化压扩变换联合技术降低p-ofdm系统papr的方法
CN113376429A (zh) * 2021-06-17 2021-09-10 西安电子科技大学 一个低耗低延迟的交流幅值检测电路
CN114598235A (zh) * 2022-03-18 2022-06-07 无锡逸盛电子科技有限公司 一种pwm调速电路及电子设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274819A (ja) * 1994-12-30 1996-10-18 Sgs Thomson Microelectron Sa 連続信号によって送信されるビットの復元用回路
JP2011200067A (ja) * 2010-03-23 2011-10-06 Toshiba Corp モータ制御装置及び電気機器
CN106353549A (zh) * 2016-08-15 2017-01-25 广州致远电子股份有限公司 一种可调电路装置及电压测量装置
CN110149295A (zh) * 2019-05-27 2019-08-20 深圳信息职业技术学院 一种基于dft扩频和归一化压扩变换联合技术降低p-ofdm系统papr的方法
CN113376429A (zh) * 2021-06-17 2021-09-10 西安电子科技大学 一个低耗低延迟的交流幅值检测电路
CN114598235A (zh) * 2022-03-18 2022-06-07 无锡逸盛电子科技有限公司 一种pwm调速电路及电子设备

Also Published As

Publication number Publication date
CN115454187A (zh) 2022-12-09

Similar Documents

Publication Publication Date Title
US7928788B2 (en) Double-balanced sinusoidal mixing phase interpolator circuit and method
TWI622283B (zh) 一種資料時鐘恢復電路及其相位內插器
TWI304293B (en) Duty cycle corrector circuit with widely operating range
TW201041317A (en) Self-calibrated current source and DAC using the same and operation method thereof
US8493251B2 (en) Self-calibrated DAC with reduced glitch mapping
US6977602B1 (en) Wide band digital to analog converters and methods, including converters with selectable impulse response
US6603339B2 (en) Precision aligned multiple concurrent duty cycles from a programmable duty cycle generator
WO2018205832A1 (zh) 一种叠加运算电路及浮动电压数模转换电路
CN115454187B (zh) 多比特幅值和相位可调的调制电流产生电路和集成电路
US6509771B1 (en) Enhanced operational frequency for a precise and programmable duty cycle generator
CN109302166B (zh) 一种脉冲宽度调制电路及装置
CN107689792B (zh) 一种高线性低电压相位内插电路
US6577202B1 (en) Multiple duty cycle tap points for a precise and programmable duty cycle generator
JP2017523659A (ja) 容量性要素を使用して位相補間器の線形性を改善すること
WO2023116008A1 (zh) 占空比调节电路及输出电路
CN108039887B (zh) 可编程的电流控制振荡器
TW201906322A (zh) 相位旋轉器設備
TW202046647A (zh) 數位類比轉換器裝置和數位類比轉換方法
US10142090B1 (en) Octagonal phase rotators
KR100940851B1 (ko) 온도 적응형 지연 장치
CN115494906B (zh) 一种幅值和相位可调的vcsel交流电流调制电路和集成电路
EP1120911B1 (en) Voltage-controlled oscillator
Kalcher et al. Self-aligned open-loop multiphase generator
WO2021205531A1 (ja) トラック・アンド・ホールド回路
US6940331B2 (en) Delayed tap signal generating circuit for controlling delay by interpolating two input clocks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant