CN115472605B - 一种大功率低钳位保护器件的制作方法及保护器件 - Google Patents
一种大功率低钳位保护器件的制作方法及保护器件 Download PDFInfo
- Publication number
- CN115472605B CN115472605B CN202211105829.9A CN202211105829A CN115472605B CN 115472605 B CN115472605 B CN 115472605B CN 202211105829 A CN202211105829 A CN 202211105829A CN 115472605 B CN115472605 B CN 115472605B
- Authority
- CN
- China
- Prior art keywords
- silicon wafer
- manufacturing
- protection device
- steps
- power low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- 238000009792 diffusion process Methods 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 24
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 23
- 239000011574 phosphorus Substances 0.000 claims abstract description 23
- 238000001259 photo etching Methods 0.000 claims abstract description 18
- 239000000126 substance Substances 0.000 claims abstract description 16
- 238000001962 electrophoresis Methods 0.000 claims abstract description 13
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000001704 evaporation Methods 0.000 claims abstract description 12
- 238000003466 welding Methods 0.000 claims abstract description 12
- 238000002161 passivation Methods 0.000 claims abstract description 11
- 238000004806 packaging method and process Methods 0.000 claims abstract description 9
- 238000001459 lithography Methods 0.000 claims abstract description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 6
- 241001101720 Murgantia histrionica Species 0.000 claims abstract description 6
- 229910052796 boron Inorganic materials 0.000 claims abstract description 6
- 239000011248 coating agent Substances 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims abstract description 6
- 238000005260 corrosion Methods 0.000 claims abstract description 6
- 230000007797 corrosion Effects 0.000 claims abstract description 6
- 239000002253 acid Substances 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 abstract description 6
- NUHSROFQTUXZQQ-UHFFFAOYSA-N isopentenyl diphosphate Chemical compound CC(=C)CCO[P@](O)(=O)OP(O)(O)=O NUHSROFQTUXZQQ-UHFFFAOYSA-N 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000007771 core particle Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
Abstract
本发明公开了一种大功率低钳位保护器件的制作方法及保护器件,制作方法包括以下步骤:A、扩散前处理;B、磷预扩;C、背面化腐;D、磷主扩,使用磷主扩程序推结;E、沟槽光刻;F、电泳钝化;G、在硅片上蒸发TI\NI\AG金属,通过金属光刻工艺刻出所需的焊接电极;H、对硅片表面进行化学处理;I、使用双面涂源工艺予扩;J、使用硼主扩推结;K、使用沟槽光刻,电泳;L、在硅片上蒸发TI\NI\AG金属,通过金属光刻工艺刻出所需的焊接电极;M、将一颗P型芯片一颗N型芯片进行叠料封装在DO‑214AB里。本发明制作方法简单,制得的保护器件功率达到6000W以上,该保护器件VB与VC相近,可靠性高,VC不受IPP增加呈线性增长,8/20uS波形比常规产品强。
Description
技术领域
本发明涉及保护器件制作技术领域,具体为一种大功率低钳位保护器件的制作方法及保护器件。
背景技术
现有电路板上需要5000W功率以上必须使用单颗220mil以上,而封装SMC,SMD封装形式要达到5000W以上功率则必须用两颗160mil叠料满足功率大功率需求,一般使用两颗160-29ca芯粒叠料封装。
传统大功率叠料TVS使用同型号N型芯片或P型芯片多颗堆叠。N型芯片堆叠的缺点是钳位电压随浪涌电流的增大而升高,呈现正阻特性。P型芯片堆叠的缺点是钳位电压随浪涌电流的增大而减小,呈现负阻特性,严重时都会低于启动电压。给直流保护带来选型难的问题。因此,有必要设计一种大功率低钳位保护器件。
发明内容
本发明的目的在于提供一种大功率低钳位保护器件的制作方法及保护器件,以解决上述背景技术中提出的问题。
为实现上述目的,本发明提供如下技术方案:一种大功率低钳位保护器件的制作方法,制作方法包括以下步骤:
A、扩散前处理;
B、磷预扩;
C、背面化腐;
D、磷主扩,使用磷主扩程序推结;
E、沟槽光刻;
F、电泳钝化;
G、在硅片上蒸发TI\NI\AG金属,通过金属光刻工艺刻出所需的焊接电极;
H、对硅片表面进行化学处理;
I、使用双面涂源工艺予扩;
J、使用硼主扩推结;
K、使用沟槽光刻,电泳;
L、在硅片上蒸发TI\NI\AG金属,通过金属光刻工艺刻出所需的焊接电极;
M、将一颗P型芯片一颗N型芯片进行叠料封装在DO-214AB里。
优选的,本申请提供的一种大功率低钳位保护器件的制作方法,其中,所述步骤A具体为:采用P型单晶硅片,通过酸、SC3#配方清洗工序使硅片厚度达到250um,对硅片表面进行化学处理。
优选的,本申请提供的一种大功率低钳位保护器件的制作方法,其中,所述步骤B磷扩散温度为1090℃-1120℃,扩散时间为120min-150min。
优选的,本申请提供的一种大功率低钳位保护器件的制作方法,其中,所述步骤E光刻160mil-170mil。
优选的,本申请提供的一种大功率低钳位保护器件的制作方法,其中,所述步骤F中在沟槽内电泳上玻璃作为钝化层。
优选的,本申请提供的一种大功率低钳位保护器件的制作方法,其中,所述步骤H具体为:采用N型单晶硅片,通过酸、SC3#配方清洗工序使硅片厚度达到250um,对硅片表面进行化学处理。
优选的,本申请提供的一种大功率低钳位保护器件的制作方法,其中,所述步骤J中扩散温度为1200℃-1400℃,扩散时间为180min-200min。
优选的,一种大功率低钳位保护器件,所述保护器件由上述任意所述的制作方法制作而成。
与现有技术相比,本发明的有益效果是:
(1)本发明制作方法简单,制得的保护器件功率达到6000W以上,该保护器件VB与VC相近,可靠性高,VC不受IPP增加呈线性增长,8/20uS波形比常规产品强,本发明的制作方法能够制造出高功率,高可靠性,低钳位电压的5.0SMDJ58CA。
(2)本发明使用一颗P型160mil,崩溃电压在26.5-28.5V区间,一颗N型160mil,崩溃电压在32-42V,封装后能够满足常规电性要求,合适的折回幅度具备低钳位特殊要求,在标称IPP测试情况下比标准件的vc低10V~20V,在小电流下又不产生负阻效应。
附图说明
图1为本发明N型+P型芯片堆叠结构示意图;
图2为本发明N型+P型呈现特性曲线图;
图3为现有技术N型芯片堆叠结构示意图;
图4为N型芯片正阻特性曲线图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一:
请参阅图1-2,本发明提供如下技术方案:一种大功率低钳位保护器件的制作方法,制作方法包括以下步骤:
A、扩散前处理;
B、磷预扩;
C、背面化腐;
D、磷主扩,使用磷主扩程序推结;
E、沟槽光刻;
F、电泳钝化;
G、在硅片上蒸发TI\NI\AG金属,通过金属光刻工艺刻出所需的焊接电极;
H、对硅片表面进行化学处理;
I、使用双面涂源工艺予扩;
J、使用硼主扩推结;
K、使用沟槽光刻,电泳;
L、在硅片上蒸发TI\NI\AG金属,通过金属光刻工艺刻出所需的焊接电极;
M、将一颗P型芯片一颗N型芯片进行叠料封装在DO-214AB里。
本实施例中,所述步骤A具体为:采用P型单晶硅片,通过酸、SC3#配方清洗工序使硅片厚度达到250um,对硅片表面进行化学处理。
本实施例中,所述步骤B磷扩散温度为1090℃,扩散时间为120min。
本实施例中,所述步骤E光刻160mil。
本实施例中,所述步骤F中在沟槽内电泳上玻璃作为钝化层。
本实施例中,所述步骤H具体为:采用N型单晶硅片,通过酸、SC3#配方清洗工序使硅片厚度达到250um,对硅片表面进行化学处理。
本实施例中,所述步骤J中扩散温度为1200℃,扩散时间为180min。
实施例二:
一种大功率低钳位保护器件的制作方法,制作方法包括以下步骤:
A、扩散前处理;
B、磷预扩;
C、背面化腐;
D、磷主扩,使用磷主扩程序推结;
E、沟槽光刻;
F、电泳钝化;
G、在硅片上蒸发TI\NI\AG金属,通过金属光刻工艺刻出所需的焊接电极;
H、对硅片表面进行化学处理;
I、使用双面涂源工艺予扩;
J、使用硼主扩推结;
K、使用沟槽光刻,电泳;
L、在硅片上蒸发TI\NI\AG金属,通过金属光刻工艺刻出所需的焊接电极;
M、将一颗P型芯片一颗N型芯片进行叠料封装在DO-214AB里。
本实施例中,所述步骤A具体为:采用P型单晶硅片,通过酸、SC3#配方清洗工序使硅片厚度达到250um,对硅片表面进行化学处理。
本实施例中,所述步骤B磷扩散温度为1120℃,扩散时间为150min。
本实施例中,所述步骤E光刻170mil。
本实施例中,所述步骤F中在沟槽内电泳上玻璃作为钝化层。
本实施例中,所述步骤H具体为:采用N型单晶硅片,通过酸、SC3#配方清洗工序使硅片厚度达到250um,对硅片表面进行化学处理。
本实施例中,所述步骤J中扩散温度为1400℃,扩散时间为200min。
实施例三:
一种大功率低钳位保护器件的制作方法,制作方法包括以下步骤:
A、扩散前处理;
B、磷预扩;
C、背面化腐;
D、磷主扩,使用磷主扩程序推结;
E、沟槽光刻;
F、电泳钝化;
G、在硅片上蒸发TI\NI\AG金属,通过金属光刻工艺刻出所需的焊接电极;
H、对硅片表面进行化学处理;
I、使用双面涂源工艺予扩;
J、使用硼主扩推结;
K、使用沟槽光刻,电泳;
L、在硅片上蒸发TI\NI\AG金属,通过金属光刻工艺刻出所需的焊接电极;
M、将一颗P型芯片一颗N型芯片进行叠料封装在DO-214AB里。
本实施例中,所述步骤A具体为:采用P型单晶硅片,通过酸、SC3#配方清洗工序使硅片厚度达到250um,对硅片表面进行化学处理。
本实施例中,所述步骤B磷扩散温度为1100℃,扩散时间为130min。
本实施例中,所述步骤E光刻165mil。
本实施例中,所述步骤F中在沟槽内电泳上玻璃作为钝化层。
本实施例中,所述步骤H具体为:采用N型单晶硅片,通过酸、SC3#配方清洗工序使硅片厚度达到250um,对硅片表面进行化学处理。
本实施例中,所述步骤J中扩散温度为1300℃,扩散时间为190min。
此外,本发明还公开了一种大功率低钳位保护器件,该保护器件由上述制作方法制作而成。
如图3、4所示,传统大功率叠料TVS使用同型号N型芯片或P型芯片多颗堆叠。N型芯片堆叠的缺点是钳位电压随浪涌电流的增大而升高,呈现正阻特性。P型芯片堆叠的缺点是钳位电压随浪涌电流的增大而减小,呈现负阻特性,严重时都会低于启动电压。
而本发明使用一颗P型160mil,崩溃电压在26.5-28.5V区间,一颗N型160mil,崩溃电压在32-42V,封装后能够满足常规电性要求,合适的折回幅度具备低钳位特殊要求,在标称IPP测试情况下比标准件的vc低10V~20V,在小电流下又不产生负阻效应。
综上所述,本发明制作方法简单,制得的保护器件功率达到6000W以上,该保护器件VB与VC相近,可靠性高,VC不受IPP增加呈线性增长,8/20uS波形比常规产品强,本发明的制作方法能够制造出高功率,高可靠性,低钳位电压的5.0SMDJ58CA。
需要说明的是,在本文中,诸如术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (8)
1.一种大功率低钳位保护器件的制作方法,其特征在于:制作方法包括以下步骤:
A、扩散前处理;
B、磷预扩;
C、背面化腐;
D、磷主扩,使用磷主扩程序推结;
E、沟槽光刻;
F、电泳钝化;
G、在硅片上蒸发TI\NI\AG金属,通过金属光刻工艺刻出所需的焊接电极;
H、对硅片表面进行化学处理;
I、使用双面涂源工艺予扩;
J、使用硼主扩推结;
K、使用沟槽光刻,电泳;
L、在硅片上蒸发TI\NI\AG金属,通过金属光刻工艺刻出所需的焊接电极;
M、将一颗P型芯片一颗N型芯片进行叠料封装形成DO-214AB。
2.根据权利要求1所述的一种大功率低钳位保护器件的制作方法,其特征在于:所述步骤A具体为:采用P型单晶硅片,通过酸、SC3#配方清洗工序使硅片厚度达到250um,对硅片表面进行化学处理。
3.根据权利要求1所述的一种大功率低钳位保护器件的制作方法,其特征在于:所述步骤B磷扩散温度为1090℃-1120℃,扩散时间为120min-150min。
4.根据权利要求1所述的一种大功率低钳位保护器件的制作方法,其特征在于:所述步骤E光刻160mil-170 mil。
5.根据权利要求1所述的一种大功率低钳位保护器件的制作方法,其特征在于:所述步骤F中在沟槽内电泳上玻璃作为钝化层。
6.根据权利要求1所述的一种大功率低钳位保护器件的制作方法,其特征在于:所述步骤H具体为:采用N型单晶硅片,通过酸、SC3#配方清洗工序使硅片厚度达到250um,对硅片表面进行化学处理。
7.根据权利要求1所述的一种大功率低钳位保护器件的制作方法,其特征在于:所述步骤J中扩散温度为1200℃-1400℃,扩散时间为180min-200min。
8.一种大功率低钳位保护器件,其特征在于:所述保护器件由权利要求1-7任意一项所述的制作方法制作而成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211105829.9A CN115472605B (zh) | 2022-09-10 | 2022-09-10 | 一种大功率低钳位保护器件的制作方法及保护器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211105829.9A CN115472605B (zh) | 2022-09-10 | 2022-09-10 | 一种大功率低钳位保护器件的制作方法及保护器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115472605A CN115472605A (zh) | 2022-12-13 |
CN115472605B true CN115472605B (zh) | 2023-11-28 |
Family
ID=84368716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211105829.9A Active CN115472605B (zh) | 2022-09-10 | 2022-09-10 | 一种大功率低钳位保护器件的制作方法及保护器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115472605B (zh) |
Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2841865B2 (ja) * | 1991-07-26 | 1998-12-24 | 株式会社デンソー | 縦型mosfetの製造方法 |
JP2007115783A (ja) * | 2005-10-18 | 2007-05-10 | Phenitec Semiconductor Corp | サージ吸収用半導体素子及びその製造方法 |
CN102208491A (zh) * | 2011-05-20 | 2011-10-05 | 中国科学院电工研究所 | 一种氮化硅表面氢氟酸溶液处理方法 |
CN103280453A (zh) * | 2013-05-30 | 2013-09-04 | 江苏捷捷微电子股份有限公司 | 用金属铝膜实现对通隔离扩散的晶闸管芯片及其制作方法 |
CN104091823A (zh) * | 2014-07-24 | 2014-10-08 | 江苏捷捷微电子股份有限公司 | 一种瞬态抑制二极管芯片及其制造方法 |
CN105185782A (zh) * | 2015-08-20 | 2015-12-23 | 北京燕东微电子有限公司 | 容性二极管组件及其制造方法 |
CN106252349A (zh) * | 2016-09-30 | 2016-12-21 | 安徽富芯微电子有限公司 | 一种低电容功率tvs器件及其制造方法 |
CN109166908A (zh) * | 2018-07-23 | 2019-01-08 | 富芯微电子有限公司 | 一种低过冲电压单向tvs及其制造方法 |
CN209526088U (zh) * | 2019-04-09 | 2019-10-22 | 捷捷半导体有限公司 | 一种穿通型中低压平面tvs芯片 |
CN209658183U (zh) * | 2019-04-09 | 2019-11-19 | 捷捷半导体有限公司 | 一种五层复合结构的单芯片tvs |
CN111863603A (zh) * | 2020-08-03 | 2020-10-30 | 江苏晟驰微电子有限公司 | 一种低压低漏流高效保护芯片制造工艺 |
CN111863616A (zh) * | 2020-08-03 | 2020-10-30 | 江苏晟驰微电子有限公司 | 一种5g基站保护芯片制造工艺 |
CN113270318A (zh) * | 2021-05-27 | 2021-08-17 | 江苏晟驰微电子有限公司 | 一种单向负阻型tvs芯片制造工艺 |
CN113314411A (zh) * | 2021-06-08 | 2021-08-27 | 深圳技术大学 | 低结电容瞬时电压抑制二极管的制备方法 |
CN113314410A (zh) * | 2021-05-27 | 2021-08-27 | 江苏晟驰微电子有限公司 | 一种大功率放电管芯片制造工艺 |
CN215342577U (zh) * | 2021-08-04 | 2021-12-28 | 捷捷半导体有限公司 | 一种单向tvs器件及其封装结构 |
CN114843180A (zh) * | 2022-05-03 | 2022-08-02 | 江苏晟驰微电子有限公司 | 一种用于整流管制造的化学腐蚀去结设备及其工艺 |
CN114899091A (zh) * | 2022-03-28 | 2022-08-12 | 江苏晟驰微电子有限公司 | 一种用于稳压管制造的扩散工艺及其扩散设备 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8492773B2 (en) * | 2010-04-23 | 2013-07-23 | Intersil Americas Inc. | Power devices with integrated protection devices: structures and methods |
-
2022
- 2022-09-10 CN CN202211105829.9A patent/CN115472605B/zh active Active
Patent Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2841865B2 (ja) * | 1991-07-26 | 1998-12-24 | 株式会社デンソー | 縦型mosfetの製造方法 |
JP2007115783A (ja) * | 2005-10-18 | 2007-05-10 | Phenitec Semiconductor Corp | サージ吸収用半導体素子及びその製造方法 |
CN102208491A (zh) * | 2011-05-20 | 2011-10-05 | 中国科学院电工研究所 | 一种氮化硅表面氢氟酸溶液处理方法 |
CN103280453A (zh) * | 2013-05-30 | 2013-09-04 | 江苏捷捷微电子股份有限公司 | 用金属铝膜实现对通隔离扩散的晶闸管芯片及其制作方法 |
CN104091823A (zh) * | 2014-07-24 | 2014-10-08 | 江苏捷捷微电子股份有限公司 | 一种瞬态抑制二极管芯片及其制造方法 |
CN105185782A (zh) * | 2015-08-20 | 2015-12-23 | 北京燕东微电子有限公司 | 容性二极管组件及其制造方法 |
CN106252349A (zh) * | 2016-09-30 | 2016-12-21 | 安徽富芯微电子有限公司 | 一种低电容功率tvs器件及其制造方法 |
CN109166908A (zh) * | 2018-07-23 | 2019-01-08 | 富芯微电子有限公司 | 一种低过冲电压单向tvs及其制造方法 |
CN209526088U (zh) * | 2019-04-09 | 2019-10-22 | 捷捷半导体有限公司 | 一种穿通型中低压平面tvs芯片 |
CN209658183U (zh) * | 2019-04-09 | 2019-11-19 | 捷捷半导体有限公司 | 一种五层复合结构的单芯片tvs |
CN111863603A (zh) * | 2020-08-03 | 2020-10-30 | 江苏晟驰微电子有限公司 | 一种低压低漏流高效保护芯片制造工艺 |
CN111863616A (zh) * | 2020-08-03 | 2020-10-30 | 江苏晟驰微电子有限公司 | 一种5g基站保护芯片制造工艺 |
CN113270318A (zh) * | 2021-05-27 | 2021-08-17 | 江苏晟驰微电子有限公司 | 一种单向负阻型tvs芯片制造工艺 |
CN113314410A (zh) * | 2021-05-27 | 2021-08-27 | 江苏晟驰微电子有限公司 | 一种大功率放电管芯片制造工艺 |
CN113314411A (zh) * | 2021-06-08 | 2021-08-27 | 深圳技术大学 | 低结电容瞬时电压抑制二极管的制备方法 |
CN215342577U (zh) * | 2021-08-04 | 2021-12-28 | 捷捷半导体有限公司 | 一种单向tvs器件及其封装结构 |
CN114899091A (zh) * | 2022-03-28 | 2022-08-12 | 江苏晟驰微电子有限公司 | 一种用于稳压管制造的扩散工艺及其扩散设备 |
CN114843180A (zh) * | 2022-05-03 | 2022-08-02 | 江苏晟驰微电子有限公司 | 一种用于整流管制造的化学腐蚀去结设备及其工艺 |
Also Published As
Publication number | Publication date |
---|---|
CN115472605A (zh) | 2022-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107078047A (zh) | 用于晶片接合的低温黏着树脂 | |
CN104685613A (zh) | 半导体装置、半导体装置的制造方法 | |
CN211654822U (zh) | 单向负阻静电放电保护器件 | |
TW554528B (en) | Low forward voltage drop Schottky barrier diode and the manufacturing method thereof | |
CN115472605B (zh) | 一种大功率低钳位保护器件的制作方法及保护器件 | |
CN109166908B (zh) | 一种低过冲电压单向tvs及其制造方法 | |
CN106057914A (zh) | 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法 | |
EP2905806A1 (en) | Silicon carbide semiconductor device manufacturing method | |
KR20240078639A (ko) | SiC 기반 보호 디바이스를 위한 구조 및 방법 | |
CN205845937U (zh) | 一种压接式igbt/frd芯片的正面电极 | |
CN106783608A (zh) | 一种终端结构及其制作方法和功率半导体器件 | |
CN107316864B (zh) | 瞬态电压抑制器及其制作方法 | |
JPH09512667A (ja) | 薄膜半導体部品の側面をパッシベーション処理する方法 | |
JP6594296B2 (ja) | 改善された逆サージ能力及び削減されたリーク電流のポリシリコン層を有するツェナーダイオード | |
CN105977160A (zh) | 一种高可靠的vdmos输入端静电泄露的制造方法 | |
CN111540711A (zh) | 制造单向负阻esd保护器件的方法及单向负阻esd保护器件 | |
CN101350306B (zh) | 一种减小阈值电压标准方差的方法 | |
KR20210071854A (ko) | 비대칭 항복 전압을 갖는 tvs 다이오드 및 어셈블리 | |
CN202695444U (zh) | 防静电放电器件 | |
Cimmino et al. | Multilayer film passivation for enhanced reliability of power semiconductor devices | |
US20130180562A1 (en) | Tunnel-effect power converter | |
Ang et al. | Polyimide-passivated pn diodes | |
CN112909078B (zh) | 一种高压超快恢复二极管芯片及其制造方法 | |
KR970060523A (ko) | 반도체장치 | |
CN111180336B (zh) | 一种低残压浪涌保护器件及制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |