CN113314411A - 低结电容瞬时电压抑制二极管的制备方法 - Google Patents

低结电容瞬时电压抑制二极管的制备方法 Download PDF

Info

Publication number
CN113314411A
CN113314411A CN202110639418.7A CN202110639418A CN113314411A CN 113314411 A CN113314411 A CN 113314411A CN 202110639418 A CN202110639418 A CN 202110639418A CN 113314411 A CN113314411 A CN 113314411A
Authority
CN
China
Prior art keywords
silicon wafer
diffusion
junction
monocrystalline silicon
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110639418.7A
Other languages
English (en)
Inventor
赵珩
何俊锋
左旭民
卢剑豪
薛伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Technology University
Original Assignee
Shenzhen Technology University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Technology University filed Critical Shenzhen Technology University
Priority to CN202110639418.7A priority Critical patent/CN113314411A/zh
Publication of CN113314411A publication Critical patent/CN113314411A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66098Breakdown diodes
    • H01L29/66113Avalanche diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66136PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供了一种低结电容瞬时电压抑制二极管的制备方法,包括如下步骤:磷扩散:选取N型单晶硅片,在N型单晶硅片上掺入N型杂质磷,形成NNN结硅片;磨片:将NNN结硅片磨去一面N区域,形成NN结;硼扩散:在磨片后的硅片上掺入P型杂质硼,形成P+NNP+结;蒸铝:对进行硼扩散后的硅片的两面进行蒸铝;切割:将蒸铝后的硅片分割为单管芯。通过本发明制备的低结电容瞬时电压抑制二极管,提供了低电阻率的衬底片,磷扩散工艺中较低的掺杂浓度,在不增加工艺步骤、复杂度的情况下得到了P+NNP+的掺杂结构,在芯片内部形成P+N结和NP+结,其中P+N结反偏,可得到所需的钳位电压,NP+结正偏,降低了整个芯片结电容,从而得到低结电容的瞬态电压抑制二极管。

Description

低结电容瞬时电压抑制二极管的制备方法
技术领域
本发明涉及二极管加工领域,尤其涉及一种低结电容瞬时电压抑制二极管的制备方法。
背景技术
现有玻璃钝化封装低结电容的瞬态电压抑制二极管(Transient VoltageSuppressor,TVS)采用在N型硅片上通过磷、硼扩散,形成P+NN+的掺杂结构。由于P+区和N区的掺杂浓度较高,导致其P+N结的结电容较大,影响产品在高速电路中的响应速度,制约了产品的应用场景。目前通用的生产低电容玻璃钝化封装低结电容的瞬态电压抑制二极管工艺就是采用一个低掺杂浓度的整流二极管管芯与TVS管芯背靠背串联起来,从而达到减小结电容的目的。
众所周知,低掺杂浓度的PN结有反向击穿电压高,零偏时的电容低这两个特点,这就为降低TVS器件的电容效应提供了很好的解决方法。该结构的工作原理是:当该器件未击穿时,下端TVS阻抗很大,近似为开路状态,这使得上端正向PN也处于截止状态。综合而言,当器件两端电压小于TVS击穿电压V(BR)与整流PN结正向压降VF之和时,上下两个PN均工作在零偏条件下,总电容为两个PN结零偏时的并联电容,C=Cj1×Cj2/(Cj1+Cj2),(其中Cj1为扩散电容,Cj2为势垒电容)。但该生产工艺的需要生产一个低掺杂浓度的整流二极管管芯和TVS管芯,生产周期较长,后道组装时需要将整流二极管管芯和TVS管管芯用焊片背靠背串联起来,对组装用零部件和生产工艺都带来了较多问题,处理不好生产工艺等相关问题将使产品的成品率和产品可靠性下降。
发明内容
本发明所要解决的技术问题是:现有技术所采用的二极管制备方法的成品率和产品可靠性较低。
为了解决上述技术问题,本发明提供了一种低结电容瞬时电压抑制二极管的制备方法,包括如下步骤:
磷扩散:选取N-型单晶硅片,在所述N-型单晶硅片上掺入N型杂质磷,形成NN-N结硅片;
磨片:将所述NN-N结硅片磨去一面N区域,形成NN-结;
硼扩散:在磨片后的所述N-型单晶硅片上掺入P型杂质硼,形成P+NN-P+结;
蒸铝:对进行硼扩散后的所述N-型单晶硅片的两面进行蒸铝;
切割:将蒸铝后的所述N-型单晶硅片分割为单管芯。
进一步地,所述磷扩散的步骤包括:
选取所述N-型单晶硅片,在所述N-型单晶硅片上掺入所述N型杂质磷;其中,所述N型杂质磷为磷扩散源;
将掺入所述N型杂质磷的所述N-型单晶硅片,放置恒温的扩散炉中进行扩散,形成NN-N结硅片。
进一步地,所述磷扩散源通过五氧化二磷与无水乙醇配制而成。
进一步地,所述恒温的扩散炉的温度为1280±1℃,磷扩散面的的方块电阻R为0.38-0.4Ω/□,扩散结深为40-50μm。
进一步地,所述磨去一面N区域的所述N-型单晶硅片的厚度为210-230μm。
进一步地,所述硼扩散的步骤包括:
在磨片后的所述N-型单晶硅片上掺入所述P型杂质硼,其中,所述P型杂质硼为硼扩散源;
将掺入所述P型杂质硼的所述N-型单晶硅片,放置恒温的扩散炉中进行扩散,形成P+NN-P+结。
进一步地,所述硼扩散源通过三氧化二硼饱和溶液:硝酸铝饱和溶液=2:1的比例配制而成。
进一步地,所述恒温的扩散炉的温度为1250±1℃,硼扩散面的的方块电阻R为0.2-1Ω/□,扩散结深为62-78μm。
进一步地,所述N-型单晶硅片两面形成的铝片层的厚度均为13-16μm。
进一步地,所述切割的步骤具体包括:
将蒸铝后的所述N-型单晶硅片进行超声切割、去胶清洗、腐蚀、清洗以及脱水烘干的工序后,得到所述单管芯。
本发明提供了一种低结电容瞬时电压抑制二极管的制备方法,包括如下步骤:磷扩散:选取N-型单晶硅片,在所述N-型单晶硅片上掺入N型杂质磷,形成NN-N结硅片;磨片:将所述NN-N结硅片磨去一面N区域,形成NN-结;硼扩散:在磨片后的所述N-型单晶硅片上掺入P型杂质硼,形成P+NN-P+结;蒸铝:对进行硼扩散后的所述N-型单晶硅片的两面进行蒸铝;切割:将蒸铝后的所述N-型单晶硅片分割为单管芯。通过本发明制备的低结电容瞬时电压抑制二极管,提供了低电阻率的衬底片,以及磷扩散工艺中较低的掺杂浓度,在不增加工艺步骤和工艺复杂度的情况下得到了P+NN-P+的掺杂结构,在芯片内部形成P+N结和N-P+结,其中产品工作时P+N结反偏,得到所需的钳位电压,N-P+结正偏,降低了整个芯片结电容,从而得到低结电容的瞬态电压抑制二极管,使用本发明的制备方法所得到的二极管的成品率较高。
附图说明
下面结合附图详述本发明的具体结构
图1为本发明的低结电容瞬时电压抑制二极管的制备方法的流程示意图;
图2为本发明的低结电容瞬时电压抑制二极管的制备工艺流程图;
图3为本发明的低结电容瞬时电压抑制二极管的磷扩散工艺的细化流程示意图;
图4为本发明的低结电容瞬时电压抑制二极管的磨片工艺的细化流程示意图;
图5为本发明的低结电容瞬时电压抑制二极管的硼扩散工艺的细化流程示意图;
图6为本发明的低结电容瞬时电压抑制二极管的切割工艺的细化流程示意图。
具体实施方式
为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明实施例说明书中所提到的各组分的质量不仅仅可以指代各组分的具体含量,也可以表示各组分间质量的比例关系,因此,只要是按照本发明实施例说明书各组分的含量按比例放大或缩小均在本发明实施例说明书公开的范围之内。具体地,本发明实施例说明书中所述的质量可以是μg、mg、g、kg等化工领域公知的质量单位。
请参阅图1以及图2,本申请实施例提供了一种低结电容瞬时电压抑制二极管的制备方法,具体制备步骤如下:
步骤10、选取N-型单晶硅片,在所述N-型单晶硅片上掺入N型杂质磷,形成NN-N结硅片。
具体地,针对低结电容瞬时电压抑制二极管的制备,本实施例对N-型单晶硅片进行磷扩散处理,首先将N-型单晶硅片放置于扩散设备的石英管内恒温区域,通过高温方式在N-型单晶硅片上掺入N型杂质磷,形成NN-N结。
其中,N-型单晶硅片表示单晶硅中掺磷的类型是N-型,掺磷越多则自由电子越多,导电能力越强,电阻率就越低,N-型表示低掺杂浓度,通过降低N-区的掺杂浓度就可以有效降低整个芯片的结电容,从而得到低结电容的瞬态电压抑制二极管。N-型单晶硅片的两面通过N型杂质磷进行磷扩散后,形成NN-N结硅片,NN-N结是N-单晶硅片通过磷扩散作用后,N-型单晶硅片与掺入的N型杂质磷接触在一起后形成了NN-,因为N-型单晶硅片的两面均进行了磷扩散,就在N-型单晶硅片上形成了NN-N结。
如图3为本实施例提供的一种磷扩散工艺的细化流程示意图,在本实施例一种可选的实施方式中,上述磷扩散的具体实现步骤包括:
步骤101、将扩散炉升温至1280±1℃进行恒温,配制磷扩散源;
具体地,磷扩散源由五氧化二磷与无水乙醇配制而成,其中P2O5(五氧化二磷):C2H5OH(无水乙醇)=(5~6)g:50ml,其中配制扩散源时,必须将五氧化二磷缓慢加入无水乙醇中,以防碳化;
步骤102、将配制好的磷扩散源放置超声清洗机中,超声振动2-4h;
具体地,将磷扩散源进行超声振动也是防止磷扩散源碳化。
步骤103、将硅片待扩散面(磷面轻喷砂面)朝上,正放置在吸盘上;
具体地,把调压器旋至(20-30)V,用滴管先滴一滴磷扩散源在硅片中间,等待(20-30)s,再滴一滴源在硅片中间,再等待(20-30)s后迅速将调压器调至(70-75)V,1min后调回0点,取下硅片查看背面是否出现翻源现象,如有,用乙醇棉球擦干净浸到背面的磷扩散源,用镊子将涂好磷扩散源的硅片放在滤纸上,每张滤纸放一片涂好磷扩散源的硅片,再将硅片架到硅碳舟的槽中,其中磷扩散面的的方块电阻R为0.38-0.4Ω/□,扩散结深为40-50μm。
步骤104、将载有硅片的硅碳舟,放到炉口,用石英钩将硅碳舟缓慢推至1280℃恒温区;
具体地,盖好炉管盖子,关好炉门,从把硅片推至恒温区时开始计时,按扩散产品工艺要求的扩散时间进行扩散,扩散时间到后,关闭扩散炉电源开关,随炉降温冷却,其中扩散时间为8-12h。
步骤105、待温度降到200℃以下后,取出硅片;
具体地,戴好口罩和手套(磷扩散专用手套),用磷扩散专用石英钩将装有硅片的硅碳舟缓慢拉到炉口,用镊子把硅碳舟放在搪瓷盘上,再将搪瓷盘放到磷扩散专用台里,对磷扩散后的硅片进行检验。
步骤20、将所述NN-N结硅片磨去一面N区域,形成NN-结。
具体的,在经过磷扩散处理之后随即对N-型单晶硅片进行磨片处理,经过磷扩散处理后的N-型单晶硅片为NN-N型硅片,其中NN-N型硅片相当于三层结构,磷扩散相当于在N-型单晶硅片上的两面分别增加了一层N型区域,磨片处理就是将磷扩散形成的两面N型区域,磨去其中一面N型区域,获得NN-结,所获取的NN-型单晶硅片为硼扩散作准备,在实际情况中,根据需要制备的二极管的厚度对硅片进行减薄。
如图4为本实施例提供的一种磨片工艺的细化流程示意图,在本实施例一种可选的实施方式中,上述磨片的具体实现步骤包括:
步骤201、将磷扩散后的硅片放置于硅片减薄机的真空吸盘上,进行真空;
步骤202、根据所减薄硅片厚度,设定程序的初始减薄高度;
具体地,粗磨速度20μm/min和细磨厚度40μm,细磨速度8μm/min以及抛光时间120s并保存,其中减薄后的硅片的厚度为210-230μm;
步骤203、清洗硅片;
具体地,将硅片减薄后,把装好硅片的石英壶注入去离子水至完全浸没所有硅片,用去离子水冲洗8-10min,放置于石英电炉上,开启石英电炉开关煮沸3min;
步骤204、脱水烘干;
具体地,去离子水超声清洗30-35min后用冷、热去离子水交替冲洗8-10min,乙醇脱水,红外灯下烘干备用。
步骤30、在磨片后的N-型单晶硅片上掺入P型杂质硼,形成P+NN-P+结。
具体地,在对磨片后获得的NN-结硅片进行硼扩散,就是在NN-结硅片的两面掺入P型杂质硼,并进行扩散,分别在NN-的两面通过掺入P型杂质硼扩散后,获得P+NN-P+结,P+表示高浓度掺杂杂质硼,将P型杂质硼掺入至NN-型硅片中可以改变硅片原有的电学性质。当获得P+NN-P+结后,工作时P+N结反偏,得到我们所需的钳位电压,N-P+结正偏,可以降低整个芯片结电容。
如图5为本实施例提供的一种硼扩散工艺的细化流程示意图,在本实施例一种可选的实施方式中,上述硼扩散的具体实现步骤包括:
步骤301、将扩散炉升温至500℃进行恒温,配制硼扩散源;
具体地,硼扩散源通过三氧化二硼饱和溶液:硝酸铝饱和溶液=2:1的比例配制而成,其中,三氧化二硼饱和溶液由B2O3(三氧化二硼):C2H5OH(无水乙醇)=(5g~6g):50ml的比例配制而成,硝酸铝饱和溶液由Al(NO3)3(硝酸铝):C2H5OH(无水乙醇)=1g:10ml的比例配制而成,其中涂源前扩散源必须先超声振动15min后涂源,以保证扩散后表面浓度的均匀性。
步骤302、将配制好的磷扩散源放置超声清洗机中,超声振动2-4h;
步骤303、将硅片待扩散面(磨片面)朝上,正放置在吸盘上;
具体地,把调压器旋至(20-30)V,用滴管先滴一滴硼扩散源在硅片中间,等待(20-30)s,再滴一滴硼扩散源在硅片中间,再等待(20-30)s后迅速将调压器调至(70-75)V,1min后调回0点,取下硅片查看背面是否出现翻源现象,如有,用乙醇棉球擦干净浸到背面的硼扩散源,用镊子将涂好硼扩散源的硅片放在滤纸上,每张滤纸放两片涂好硼扩散源的硅片,涂源面面对面叠放,再将硅片架到硅碳舟的槽中,其中硼扩散面的的方块电阻R为0.2-1Ω/□,扩散结深为62-78μm。
步骤304、把硅碳舟放在搪瓷盘上;
具体地,用镊子将滤纸上的硅片,第一片涂源面向上,放在硅碳舟上,再均匀地将氧化铝粉撒在涂源面上,然后再用镊子将另一硅片,涂源面向下叠放,再均匀地将氧化铝粉撒在未涂源面上,这样依次叠片至整批完成,最后用压砣压在叠好的硅片上。
步骤305、将载有叠放硅片的硅碳舟,放到炉口,用石英钩将硅碳舟推至500℃恒温区;
具体地,将硅碳舟防止恒温的扩散炉后,盖好炉管盖子,关好炉门,恒温30min。
步骤306、恒温30min后,按产品工艺要求的温度将扩散温度升到1250±1℃,再次扩散;
具体的,待1250℃恒温后,按产品工艺要求的扩散时间进行扩散,扩散时间按1250℃恒温后的时间开始计算扩散时间,根据扩散时间计算好扩散炉关闭时间,扩散时间到后,关闭扩散炉电源开关,随炉降温冷却,其中扩散时间为12-28h。
步骤307、待温度降到200℃以下后,取出硅片;
具体地,戴好口罩和手套(硼扩散专用手套),用硼扩散专用石英钩将装有硅片的硅碳舟缓慢拉到炉口,用镊子把硅碳舟放在搪瓷盘上,再将搪瓷盘放到硼扩散专用台里,在硼扩散专用台里将压在硅片上的硅碳压坨移开,取出硅片并进行检验。
步骤40、对进行硼扩散后的所述N-型单晶硅片的两面进行蒸铝。
具体地,对进行硼扩散后的N-型单晶硅片的两面进行蒸铝,其中,蒸铝的过程就是将金属铝蒸在扩散好的芯片上,铝作为管芯与电极之间烧结的焊料,并与硅形成良好的欧姆接触,其中每一铝片层的厚度均为13-16μm。
步骤50、将蒸铝后的N-型单晶硅片分割为单管芯。
具体地,将一片N-型单晶硅片切割为多个单管芯后。
如图6为本实施例提供的一种切割工艺的细化流程示意图,在本实施例一种可选的实施方式中,上述切割的具体实现步骤包括:
步骤501、配制板胶;
具体地,将虫胶片、松香、碳酸钙按1:1:1(质量比)的比例,搅拌均匀,再将上述混合物放入搪瓷盘内,加热至熔化,并搅拌均匀,将熔化后的混合胶迅速倒入磁盘中冷却凝固、备用。
步骤502、焊镍管;
具体地,将变幅杆垂直放置于石棉板上;按喷灯操作规程点燃喷灯,再用喷灯加热变幅杆3~5min,待充分加热后在端面滴入焊料,搪满锡,把事先用纸条隔开并捆好的镍管垂直放于变幅杆浸锡面上,待熔合严实后立即移走喷灯,让其自然冷却,使镍管牢固地焊接在变幅杆上。
步骤503、玻璃板制备;
具体地,将玻璃板切成80mm×80mm×3mm的正方形小块。
步骤504、超声切割;
具体地,将已切成小块的玻璃板放在电炉上加热,闭合电炉开关,调节调压器至适当值;当玻璃板温度刚好达到能使粘胶融化时,在玻璃板上涂上粘胶;将一片硅片放在熔化的粘胶上,用镊子压住硅片来回移动,使硅片与玻璃板粘牢且接触面不得有气泡,再在硅片上涂上一层胶,冷却待用;按“金刚砂(302#):水=200g:800ml”的比例将其混合均匀后,倒入超声波切割机的砂泵中,待流淌顺畅后准备超声切割;把粘好的硅片放于超声加工机工作台上切割5-8min,切至硅片穿透;直至切完全部待切硅片。
步骤505、去胶清洗;
具体地,用自来水冲洗硅片,指导粘附在硅片表面上的金刚砂完全除去为止;用无水乙醇700ml倒入1000ml烧杯中,放入待去胶硅片;将装有硅片的烧杯放进水浴锅中加热(或室温下浸泡)至管芯自行从玻璃板上脱落后,取出玻璃板和废渣;将脱落的管芯放入装有300ml无水乙醇的烧杯中,然后用超声清洗机进行超声清洗,时间为10min;换干净烧杯再用无水乙醇进行超声清洗,时间为10min,用量为每次300ml;
步骤506、腐蚀;
具体地,配制按比例CH3COOH(冰乙酸):HF(氢氟酸):HNO3(硝酸):H2SO4(硫酸)=3:1:3.6:1(体积比)配制而成的腐蚀液,按用量用塑料容器配置,混合液来回倾倒5次以上,使其充分均匀,将配好的酸液放置于0℃冰箱内最少贮存12h以上方可使用,使用前摇匀;将待腐蚀管芯按最多5000个左右为1份倒入塑料瓢中,用腐蚀液1000ml腐蚀10min,并不断晃动,使其均匀腐蚀。
步骤507、清洗;
具体地,将同批号管芯合并放入干净烧杯中,用大量冷去离子水冲洗。
步骤508、脱水烘干;
具体地,用无水乙醇脱水,红外灯下烘干,挑出合格芯片,装好待烧焊。
本申请实施例提供了一种低结电容瞬时电压抑制二极管的制备方法,包括如下步骤:磷扩散:选取N-型单晶硅片,在N-型单晶硅片上掺入N型杂质磷,形成NN-N结硅片;磨片:将NN-N结硅片磨去一面N区域,形成NN-结;硼扩散:在磨片后的N-型单晶硅片上掺入P型杂质硼,形成P+NN-P+结;蒸铝:对进行硼扩散后的N-型单晶硅片的两面进行蒸铝;切割:将蒸铝后的N-型单晶硅片分割为单管芯。通过本发明制备的低结电容瞬时电压抑制二极管,提供了低电阻率的衬底片,以及磷扩散工艺中较低的掺杂浓度,在不增加工艺步骤和工艺复杂度的情况下得到了P+NN-P+的掺杂结构,在芯片内部形成P+N结和N-P+结,其中产品工作时P+N结反偏,得到所需的钳位电压,N-P+结正偏,降低了整个芯片结电容,从而得到低结电容的瞬态电压抑制二极管,使用本发明的制备方法所得到的二极管的成品率较高。
需要说明的是,本发明内容中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
还需要说明的是,在本发明内容中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明内容。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本发明内容中所定义的一般原理可以在不脱离本发明内容的精神或范围的情况下,在其它实施例中实现。因此,本发明内容将不会被限制于本发明内容所示的这些实施例,而是要符合与本发明内容所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种低结电容瞬时电压抑制二极管的制备方法,其特征在于,包括如下步骤:
磷扩散:选取N-型单晶硅片,在所述N-型单晶硅片上掺入N型杂质磷,形成NN-N结硅片;
磨片:将所述NN-N结硅片磨去一面N区域,形成NN-结;
硼扩散:在磨片后的所述N-型单晶硅片上掺入P型杂质硼,形成P+NN-P+结;
蒸铝:对进行硼扩散后的所述N-型单晶硅片的两面进行蒸铝;
切割:将蒸铝后的所述N-型单晶硅片分割为单管芯。
2.如权利要求1所述的制备方法,其特征在于,所述磷扩散的步骤包括:
选取所述N-型单晶硅片,在所述N-型单晶硅片上掺入所述N型杂质磷;其中,所述N型杂质磷为磷扩散源;
将掺入所述N型杂质磷的所述N-型单晶硅片,放置恒温的扩散炉中进行扩散,形成NN-N结硅片。
3.如权利要求2所述的制备方法,其特征在于,所述磷扩散源通过五氧化二磷与无水乙醇配制而成。
4.如权利要求2所述的制备方法,其特征在于,所述恒温的扩散炉的温度为1280±1℃,磷扩散面的的方块电阻R为0.38-0.4Ω/□,扩散结深为40-50μm。
5.如权利要求1所述的制备方法,其特征在于,所述磨去一面N区域的所述N-型单晶硅片的厚度为210-230μm。
6.如权利要求1所述的制备方法,其特征在于,所述硼扩散的步骤包括:
在磨片后的所述N-型单晶硅片上掺入所述P型杂质硼,其中,所述P型杂质硼为硼扩散源;
将掺入所述P型杂质硼的所述N-型单晶硅片,放置恒温的扩散炉中进行扩散,形成P+NN-P+结。
7.如权利要求6所述的制备方法,其特征在于,所述硼扩散源通过三氧化二硼饱和溶液:硝酸铝饱和溶液=2:1的比例配制而成。
8.如权利要求6所述的制备方法,其特征在于,所述恒温的扩散炉的温度为1250±1℃,硼扩散面的的方块电阻R为0.2-1Ω/□,扩散结深为62-78μm。
9.如权利要求1所述的制备方法,其特征在于,所述N-型单晶硅片两面形成的铝片层的厚度均为13-16μm。
10.如权利要求1所述的制备方法,其特征在于,所述切割的步骤具体包括:
将蒸铝后的所述N-型单晶硅片进行超声切割、去胶清洗、腐蚀、清洗以及脱水烘干的工序后,得到所述单管芯。
CN202110639418.7A 2021-06-08 2021-06-08 低结电容瞬时电压抑制二极管的制备方法 Pending CN113314411A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110639418.7A CN113314411A (zh) 2021-06-08 2021-06-08 低结电容瞬时电压抑制二极管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110639418.7A CN113314411A (zh) 2021-06-08 2021-06-08 低结电容瞬时电压抑制二极管的制备方法

Publications (1)

Publication Number Publication Date
CN113314411A true CN113314411A (zh) 2021-08-27

Family

ID=77377748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110639418.7A Pending CN113314411A (zh) 2021-06-08 2021-06-08 低结电容瞬时电压抑制二极管的制备方法

Country Status (1)

Country Link
CN (1) CN113314411A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115472605A (zh) * 2022-09-10 2022-12-13 江苏晟驰微电子有限公司 一种大功率低钳位保护器件的制作方法及保护器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880511A (en) * 1995-06-30 1999-03-09 Semtech Corporation Low-voltage punch-through transient suppressor employing a dual-base structure
US20060216913A1 (en) * 2005-03-25 2006-09-28 Pu-Ju Kung Asymmetric bidirectional transient voltage suppressor and method of forming same
CN101188199A (zh) * 2007-11-20 2008-05-28 中国振华集团永光电子有限公司 一种快恢复硅整流二极管芯片的制造方法
CN102117806A (zh) * 2010-12-15 2011-07-06 杭州杭鑫电子工业有限公司 一种集成齐纳管和整流管的双二极管及其制备方法
CN108133890A (zh) * 2017-12-23 2018-06-08 中国振华集团永光电子有限公司(国营第八三七厂) 一种高压快恢复整流二极管的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880511A (en) * 1995-06-30 1999-03-09 Semtech Corporation Low-voltage punch-through transient suppressor employing a dual-base structure
US20060216913A1 (en) * 2005-03-25 2006-09-28 Pu-Ju Kung Asymmetric bidirectional transient voltage suppressor and method of forming same
CN101188199A (zh) * 2007-11-20 2008-05-28 中国振华集团永光电子有限公司 一种快恢复硅整流二极管芯片的制造方法
CN102117806A (zh) * 2010-12-15 2011-07-06 杭州杭鑫电子工业有限公司 一种集成齐纳管和整流管的双二极管及其制备方法
CN108133890A (zh) * 2017-12-23 2018-06-08 中国振华集团永光电子有限公司(国营第八三七厂) 一种高压快恢复整流二极管的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115472605A (zh) * 2022-09-10 2022-12-13 江苏晟驰微电子有限公司 一种大功率低钳位保护器件的制作方法及保护器件
CN115472605B (zh) * 2022-09-10 2023-11-28 江苏晟驰微电子有限公司 一种大功率低钳位保护器件的制作方法及保护器件

Similar Documents

Publication Publication Date Title
TWI338308B (en) Method of manufacture of semiconductor device and conductive compositions used therein
CN101651102B (zh) 一种双向触发二极管芯片的制备方法
JPH07120646B2 (ja) メサ型半導体ペレットの製造方法
CN113314411A (zh) 低结电容瞬时电压抑制二极管的制备方法
JP6534786B2 (ja) 厚膜伝導性組成物およびその使用
TW201007771A (en) Aluminum pastes and use thereof in the production of silicon solar cells
CN101188199A (zh) 一种快恢复硅整流二极管芯片的制造方法
JP6206491B2 (ja) 電極形成用組成物、太陽電池素子及び太陽電池
CN111584363B (zh) 用于旋转整流的圆形玻璃钝化二极管整流芯片及生产工艺
CN106024624A (zh) 一种高可靠抗辐照瞬变电压抑制二极管的制造方法
CN103059666A (zh) 用于硼扩散的涂布液
CN103811588A (zh) 一种太阳能电池的双面扩散工艺
CN107887281B (zh) 一种低功耗快速开关塑封高压硅堆的制造方法及高压硅堆
CN108010841A (zh) 一种二极管的制造方法及由此制得的二极管
WO2020220666A1 (zh) 一种浅沟槽的电极同侧二极管芯片的制造工艺
TW201230069A (en) Aluminum pastes comprising boron nitride and their use in manufacturing solar cells
CN107190247A (zh) 一种太阳能电池pecvd多层钝化减反膜的制备方法
CN105185873B (zh) 太阳能电池片生产工艺
CN105470345A (zh) 一种超薄多晶硅太阳能电池片的制备方法
CN108511107A (zh) 一种含有多孔结构粉末的背钝化铝浆及其制备方法
CN102832320A (zh) 一种led芯片共晶黏结工艺
CN105720134A (zh) 太阳能电池板生产工艺
TW201230070A (en) Low bow aluminum paste with an alkaline earth metal salt additive for solar cells
CN110060965A (zh) 免封装二极管及其加工工艺
CN201450007U (zh) 一种双向触发二极管芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210827