CN115440674B - Hemt器件和电容器的集成结构及其集成方法、功率放大器 - Google Patents

Hemt器件和电容器的集成结构及其集成方法、功率放大器 Download PDF

Info

Publication number
CN115440674B
CN115440674B CN202211167965.0A CN202211167965A CN115440674B CN 115440674 B CN115440674 B CN 115440674B CN 202211167965 A CN202211167965 A CN 202211167965A CN 115440674 B CN115440674 B CN 115440674B
Authority
CN
China
Prior art keywords
electrode
layer
capacitor
barrier layer
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211167965.0A
Other languages
English (en)
Other versions
CN115440674A (zh
Inventor
张伟
刘煦冉
许东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinwei Semiconductor Co ltd
Original Assignee
Shanghai Xinwei Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xinwei Semiconductor Co ltd filed Critical Shanghai Xinwei Semiconductor Co ltd
Priority to CN202211167965.0A priority Critical patent/CN115440674B/zh
Publication of CN115440674A publication Critical patent/CN115440674A/zh
Application granted granted Critical
Publication of CN115440674B publication Critical patent/CN115440674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种HEMT器件和电容器的集成结构及其集成方法、功率放大器。该集成结构中，将电容器集成设置在HEMT器件的同一衬底上，并可将HEMT器件中用于对器件进行钝化保护的第一钝化层同时用作电容器的电容介质层，使得器件结构得以简化，并能够降低器件成本。在具体应用中，考虑到功率放大器中其输入匹配电容的特性，本发明创造性的将输入匹配电容的工艺并入至HEMT器件中，实现了输入匹配电容和HEMT器件的集成设置，简化工艺的同时减少了功率放大器的占用面积，并有利于扩展放大电路的带宽。

Description

HEMT器件和电容器的集成结构及其集成方法、功率放大器
技术领域
本发明涉及微电子技术领域，特别涉及一种HEMT器件和电容器的集成结构及其集成方法、功率放大器。
背景技术
高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)，例如氮化镓基高电子迁移率晶体管(GaN HEMT)，以其高工作频率、高输出功率和高工作效率等卓越优势，成为无线通信系统的核心元器件。目前，GaN HEMT已成为高功率放大器中常用的固态技术材料，并被广泛应用于民用与军用无线通信领域。
随着无线通信技术的快速发展，人们不断追求更高通信速率，而信息容量与带宽呈线性关系，提高通信系统的工作带宽会显著增加数据传输速率，为了满足更高的通信速率，无线通信收发系统的工作频率以及工作带宽在逐渐增加。其中，功率放大器作为通信系统中最为关键的模块之一，在移动通信基站中，功率放大器的工作带宽严重制约着基站的工作带宽。
为了提高功率放大器的带宽，一般会采用如下几种电路结构设计：平衡式放大器、反馈式放大器、有源匹配电路、电阻电抗式匹配电路和分布式放大器。其中，可使用集总元件进行匹配电路设计，以实现带宽扩展，但是集总元件一般需要焊接，工序较为繁琐，并且还需要占据较大的面积。
发明内容
本发明的目的在于提供一种HEMT器件和电容器的集成结构，将其应用于功率放大器中，即可实现HEMT器件和输入匹配电容的集成设置，降低了器件所占据的面积，并有利于实现带宽扩展。
本发明提供的一种HEMT器件和电容器的集成结构中，所述HEMT器件和所述电容器分别形成在一衬底的晶体管区域和电容区域内；所述HEMT器件包括形成在所述衬底上的沟道层和势垒层，所述电容器包括形成在所述衬底上的第一电极和第二电极。以及，所述集成结构还包括第一钝化层，所述第一钝化层覆盖晶体管区域内的势垒层，所述第一钝化层还覆盖电容区域，位于所述第一电极和所述第二电极之间的第一钝化层部分构成所述电容器的电容介质层。
可选的，所述集成结构还包括第二钝化层，所述第二钝化层至少覆盖晶体管区域内的第一钝化层。
可选的，所述第一钝化层和所述第二钝化层的总厚度为50nm-150nm。
可选的，所述沟道层和所述势垒层形成在所述晶体管区域和所述电容区域内，所述第一电极和所述第二电极依次形成在所述电容区域内的势垒层上。
可选的，所述集成结构还包括隔离部，所述隔离部至少形成在所述晶体管区域和所述电容区域之间，并且所述隔离部贯穿所述势垒层并向下延伸至所述沟道层内的预定深度。
可选的，所述隔离部包括形成在所述势垒层和所述沟道层内的掺杂区；或者，所述隔离部包括形成在所述势垒层和所述沟道层内的沟槽隔离结构。
可选的，所述掺杂区内掺杂有氮和氟中的至少一种。
可选的，所述HEMT器件还包括形成在所述势垒层上的栅电极、源电极和漏电极，所述源电极、所述漏电极和所述第二电极的材料相同。
本发明还提供了一种功率放大器，包括如上所述的集成结构，其中，电容器的第二电极电连接HEMT器件的栅电极。
本发明的另一目的在于提供一种HEMT器件和电容器的集成方法，包括：形成沟道层和势垒层在一衬底上，所述势垒层和所述沟道层至少形成在晶体管区域内；形成第一电极在所述衬底的电容区域内；形成第一钝化层在所述晶体管区域和所述电容区域内，以使所述第一钝化层覆盖所述势垒层和所述第一电极；以及，形成源电极和漏电极在所述晶体管区域内，同时形成第二电极在所述电容区域内，所述第二电极位于所述第一钝化层上并和所述第一电极至少部分重叠。
可选的，利用外延工艺依次生长所述沟道层和所述势垒层，并将所述第一电极形成在电容区域内的势垒层上。以及，所述集成方法还包括：至少在所述晶体管区域和所述电容区域之间形成隔离部，所述隔离部贯穿所述势垒层并向下延伸至所述沟道层内的预定深度。
可选的，所述隔离部的制备方法包括：执行离子注入工艺，以在所述势垒层和所述沟道层中形成掺杂区，用于构成所述隔离部。或者，所述隔离部的制备方法包括：执行刻蚀工艺，以在所述势垒层和所述沟道层中形成隔离沟槽，并在所述隔离沟槽内填充隔离材料，以形成沟槽隔离结构。
可选的，所述源电极、所述漏电极和所述第二电极的制备方法包括：刻蚀所述第一钝化层，以形成源极开孔和漏极开孔；执行光刻工艺以形成阻挡层，所述阻挡层中形成有多个开口，多个开口分别暴露出所述源极开孔、所述漏极开孔和第二电极的形成位置；淀积金属材料层，所述金属材料层覆盖所述阻挡层的顶表面，并且还形成在所述阻挡层的各个开口内，以及还填充所述源极开孔和所述漏极开孔；以及，去除所述阻挡层，以剥离形成在所述阻挡层上的金属材料，并使形成在开口内的金属材料被保留而分别构成所述源电极、所述漏电极和所述第二电极。
可选的，在形成所述源电极、所述漏电极和所述第二电极之后，还包括：形成第二钝化层，所述第二钝化层覆盖所述源电极、所述漏电极和所述第二电极，并且还覆盖暴露出的第一钝化层。
可选的，在形成所述第二钝化层之后，还包括：形成栅电极在所述晶体管区域内。
可选的，所述集成方法还包括：形成互连线，其中至少一条互连线连接所述第二电极和所述栅电极。
在本发明提供的HEMT器件和电容器的集成结构中，将电容器集成设置在HEMT器件的同一衬底上，并可将HEMT器件中用于对器件进行钝化保护的第一钝化层同时用作电容器的电容介质层，大大简化了器件结构，实现了集成结构的尺寸缩减。并且，本发明中还将电容器的制备工艺并入至HEMT器件的制备工艺中，有效减少了制备工艺的步骤，并能够降低器件成本。
在具体应用中，考虑到功率放大器中其输入匹配电容的特性，本发明创造性的将输入匹配电容的工艺并入至HEMT器件中，实现了输入匹配电容和HEMT器件的集成设置，简化工艺的同时减少了功率放大器的占用面积，并有利于扩展放大电路的带宽。
附图说明
图1为本发明一实施例中的HEMT器件和电容器的集成结构的俯视图。
图2为本发明一实施例中的HEMT器件和电容器的集成结构的剖面示意图。
图3为本发明一实施例中的HEMT器件和电容器的集成结构的制备流程图。
图4-图10为本发明一实施例中的HEMT器件和电容器的集成结构在其制备过程中的结构示意图。
其中，附图标记如下：
100-衬底；
200T-HEMT器件；
210-沟道层；
220-势垒层；
230S-源电极；
230D-漏电极；
230G-栅电极；
300C-电容器；
310-第一电极；
320-第二电极；
410-第一钝化层；
410C-电容介质层；
420-第二钝化层；
500-顶部隔离层；
600-隔离部。
具体实施方式
以下结合图1-图10和具体实施例对本发明提出的HEMT器件和电容器的集成结构及其集成方法、功率放大器作进一步详细说明。需要说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。应当认识到，附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。
图1为本发明一实施例中的HEMT器件和电容器的集成结构的俯视图，图2为本发明一实施例中的HEMT器件和电容器的集成结构的剖面示意图。结合图1和图2所示，在HEMT器件和电容器的集成结构中，HEMT器件200T形成在衬底100的晶体管区域内，电容器300C形成在衬底100的电容区域内。即，HEMT器件200T和电容器300C集成设置在同一衬底100上。
其中，该衬底100可进一步为氮化镓(GaN)衬底、硅(Si)衬底、碳化硅(SiC)衬底或者蓝宝石衬底等。具体示例中，在该衬底100上还形成有缓冲层(图中未示出)，所述缓冲层例如包括氮化镓(GaN)缓冲层和/或氮化镓铝(AlGaN)缓冲层，所述缓冲层的厚度例如为1μm～3μm。通过设置该缓冲层，有利于减小所述衬底100与其上方外延生长的外延层之间的晶格失配，提高外延层的晶体质量。
继续参考图2所示，HEMT器件200T具体包括依次形成在衬底100上的沟道层210和势垒层220，以及该HEMT器件200T还可包括覆盖势垒层220的盖帽层(图中未示出)，所述盖帽层例如为氮化镓层。其中，所述势垒层220的带隙宽度大于所述沟道层210的带隙宽度，从而使得宽带隙的势垒层220中的电子和势垒层220表面的电子溢出，并移向所述沟道层210靠近所述势垒层220的界面处而被限制在界面处所形成的势阱中，进而形成二维电子气2DEG(2-Dimensional Electron Gas)。由于势阱中的这些电子与势垒层中220的电离杂质空间分离，大大降低了库伦散射，从而显著提高了导电沟道中的电子迁移率。
具体的示例中，所述沟道层210的材料包括氮化镓(GaN)。其中，所述沟道层210可以为非掺杂材料层(例如，非掺杂的氮化镓层)，从而使的所述沟道层210至少其二维电子气下方的部分呈现为高阻值。本实施例中，所述沟道层210的厚度例如为150nm-250nm。以及，所述势垒层220的材料可包括氮化镓铝(AlGaN)。其中，所述势垒层220的材料可以为未掺杂材料(例如，未掺杂氮化镓铝层)；或者，所述势垒层220也可以是N掺杂材料层(例如，N型掺杂的氮化镓铝层)，如此以利于诱导出更高密度的二维电子气2DEG。
进一步的，该电容器300C包括形成在所述衬底100上的第一电极310和第二电极320。以及，在所述第一电极310和所述第二电极320之间还夹持有电容介质层410C。本实施例中，该电容器300C的电容介质层410C具体是利用钝化层的一部分构成。
具体参考图1和图2所示，本实施例中的集成结构还包括第一钝化层410，所述第一钝化层410覆盖晶体管区域内的势垒层220，以用于对所述势垒层220进行钝化保护，有利于降低势垒层220的表面缺陷态、改善HEMT器件的电流崩塌现象。以及，该第一钝化层410还覆盖电容区域，并具有位于第一电极310和第二电极320之间的部分，该部分即构成了电容器的电容介质层410C。具体示例中，所设置的第一钝化层410的厚度例如可根据电容器300C的电容量而对应调整，例如可设置第一钝化层410的厚度为10nm～70nm。
进一步的方案中，所述集成结构还包括第二钝化层420，所述第二钝化层420至少覆盖晶体管区域内的第一钝化层410。第一钝化层410和第二钝化层420的材料可以相同，例如均包括氮化硅。
本实施例中，通过设置第二钝化层420可用于补偿第一钝化层410的厚度，使得势垒层220上覆盖有较厚的钝化材料层(例如，第一钝化层410和第二钝化层420的总厚度为50nm-150nm)，提高对器件的钝化效果，确保HEMT器件的性能。可以认为，本实施例中是将厚度较大的钝化材料层拆分成第一钝化层410和第二钝化层420，并使第一钝化层410覆盖在电容区域的部分构成电容器300C的电容介质层410C，以及利用第二钝化层420补偿钝化材料层的整体厚度。具体的，所述第二钝化层420的厚度例如为40nm～100nm。
继续参考图2所示，在具体示例中，沟道层210和势垒层220可形成在晶体管区域和电容区域内，此时，沟道层210和势垒层220中位于晶体管区域内的部分即用于构成HEMT器件200T。以及，第一电极310和第二电极320则依次形成在电容区域的势垒层220上。
进一步的，所述集成结构还包括隔离部600，该隔离部600至少形成在晶体管区域和电容区域之间，以阻断晶体管区域和电容区域之间的二维电子气。本实施例中，隔离部600具体形成在晶体管区域的外围，避免HEMT器件200T内的二维电子气2DEG受到周边组件的影响。
具体示例中，所述隔离部600贯穿势垒层220并向下延伸至沟道层210内的预定深度，此处所述的预定深度例如是低于二维电子气2DEG的深度，以确保HEMT器件200T内的二维电子气2DEG可以和其他区域的二维电子气被阻断。以及，所述隔离部600也可进一步延伸至沟道层210的底部而抵达至衬底100上(具体可抵达至衬底的缓冲层上)。
一种可选的方案中，该隔离部600例如为形成在所述势垒层220和所述沟道层210内的掺杂区，即，用作隔离部600的掺杂区具体可通过对势垒层220和沟道层210进行离子掺杂而形成，其中例如可掺杂有氮(N)和氟(F)中的至少一种。另一种可选的方案中，隔离部600例如为沟槽隔离结构，所述沟槽隔离结构包括形成在所述势垒层220和所述沟道层210内的隔离沟槽，并在隔离沟槽内还填充有隔离材料。
继续参考图1和图2所示，本实施例中的HEMT器件200T还包括源电极230S、漏电极230D和栅电极230G。其中，栅电极230G可用于控制HEMT器件内的二维电子气的电导变化，实现器件的导通或关断。本实施例中，栅电极230G例如为肖特基接触结构的栅极，肖特基接触结构的栅极材料例如包括镍(Ni)、钨(W)和金(Au)中的至少一种。在一示例中，栅电极230G可以包括镍金属层和金层；在另一示例中，栅电极230G可包括钨金属层和金层。
当然，在其他示例中，栅电极230G还可以是金属-绝缘体-半导体(MIS)栅电极，此处不作限制。
进一步的，源电极230S和漏电极230D分别形成在栅电极230G的两侧，并在HEMT器件200T的导电沟道的两端实现二维电子气2EDG中的电子流通。可选的方案中，源电极230S和漏电极230D可贯穿势垒层220而抵触至沟道层210，以直接和二维电子气连接；或者，例如本实施例中所示，源电极230S和漏电极230D均接触势垒层220的表面，并可在势垒层220中形成离子掺杂区，以通过该离子掺杂区和二维电子气连接。其中，源电极230S和漏电极230D的材料可包括钛(Ti)、铝(Al)、镍(Ni)、金(Au)、钽(Ta)中的至少一种。例如具体示例中，源电极230S和漏电极230D可包括钛金属层、铝金属层、镍金属层和金层；或者，另一示例中，源电极230S和漏电极230D包括依次堆叠设置的钽金属层、铝金属层和钽金属层。
本实施例中，电容器300C中的第二电极320的材料可以和HEMT器件200T中的源电极230S/漏电极230D的材料相同。例如，第二电极320、源电极230S和漏电极230D可均包括钛金属层、铝金属层、镍金属层和金层的堆叠结构；或者，另一示例中，第二电极320、源电极230S和漏电极230D均包括依次堆叠设置的钽金属层、铝金属层和钽金属层。
本实施例中，将厚度较大的钝化层划分为第一钝化层410和第二钝化层420，从而可利用第一钝化层410构成电容器的电容介质层410C，并可在制备栅电极230G的过程中利用第二钝化层420对第二电极320、源电极230S和漏电极230D进行保护。具体而言，在制备栅电极230G时，可使第二钝化层420覆盖第二电极320、源电极230S和漏电极230D，如此，即不需要再额外设置保护层，而可直接在第二钝化层420的保护下避免对第二电极320/源电极230S/漏电极230D造成影响；以及，在制备栅电极230G之后，即可去除第二电极320、源电极230S和漏电极230D上方的第二钝化层420，以使第二电极320、源电极230S和漏电极230D从第二钝化层420中暴露出。
继续参考图2所示，本实施例中的集成结构还包括顶部隔离层500，该顶部隔离层500覆盖电容区域和晶体管区域，用于对电容器300C和HEMT器件200T进行隔离保护。其中，所述顶部隔离层500的材料例如包括氮化硅。进一步的，所述顶部隔离层500中还形成有多个开口，多个开口一一暴露出电容器300C的电极、HEMT器件200T的栅电极230G、源电极230S和漏电极230D，以实现器件的外部电连接。
在具体应用中，如上所述的集成结构例如可适用于功率放大器中。具体而言，功率放大器在其工作频段内的增益通常会随着频率的增加而呈现-6dB/倍频程下降。为了实现最大化增益可采用的方法是：保持高频段的增益不变，并在低频段采用失配网络降低增益，从而在整个工作频段内可保持恒定的增益。而根据容性电路具有“高频段的阻抗小，低频段阻抗大”的这一特征，因此，可在功率放大器的输入回路中串联一合适大小电容(输入匹配电容)，实现匹配电路高频段增益保持不变、低频段增益减小，扩展功率放大器的带宽。
其中，以GaN HEMT功率放大器为例，其增益通常在15～25dB、输入端电压一般要比输出端电压小5～15倍，可一定程度降低输入电容的击穿电压，此时，在输入端即可以采用较薄的薄介质层形成高密度输入匹配电容。在此基础上，本发明的发明人创造性的将输入匹配电容的工艺并入到HEMT器件的工艺中，从而可以在不增加工艺流程的难度的情况下，还能够简化输入匹配电路、降低器件成本。
可继续参考图1和图2所示，图1和图2还可以认为是功率放大器中输入匹配电容和HEMT器件的集成结构，其中的电容器300C即构成功率放大器的输入匹配电容，该输入匹配电容和HEMT器件200T器件连接。具体的，所述电容器300C的第二电极320电连接HEMT器件200T的栅电极230G。
如上所述，顶部隔离层500中形成有开口，以暴露出电容器300C的电极、HEMT器件200T的栅电极230G、源电极230S和漏电极230D。此时，还可设置互连线，以利用互连线将电容器300C和HEMT器件200T的各个电极与其他组件连接，其中还利用至少一条互连线连接电容器300C的第二电极320和HEMT器件200T的栅电极230G。
基于如上所述的HEMT器件和电容器的集成结构，下面对该集成结构的集成方法进行说明。具体可参考图3所示，图3为本发明一实施例中的HEMT器件和电容器的集成结构的制备流程图，该集成方法可包括如下步骤。
步骤S100，形成势垒层和沟道层在一衬底上，所述势垒层和所述沟道层至少形成在晶体管区域内。
步骤S200，形成第一电极在所述衬底的电容区域内。
步骤S300，形成第一钝化层在所述晶体管区域和所述电容区域内，以使所述第一钝化层覆盖所述势垒层和所述第一电极。
步骤S400，形成源电极和漏电极在所述晶体管区域内，同时形成第二电极在所述电容区域内，所述第二电极位于所述第一钝化层上并和所述第一电极至少部分重叠。
以下结合图4-图10对集成方法的各个步骤进行详细说明，其中图4-图10为本发明一实施例中的HEMT器件和电容器的集成结构在其制备过程中的结构示意图。
在步骤S100中，具体参考图4所示，依次形成沟道层210和势垒层220在一衬底100上。其中，所述衬底100上可定义有晶体管区域和电容区域，沟道层210和势垒层220至少形成在晶体管区域内，以用于形成HEMT器件。
进一步的，所述衬底100可进一步为氮化镓(GaN)衬底、硅(Si)衬底、碳化硅(SiC)衬底或者蓝宝石衬底等。具体示例中，在该衬底100上还形成有缓冲层(图中未示出)，所述缓冲层例如包括氮化镓(GaN)缓冲层和/或氮化镓铝(AlGaN)缓冲层，所述缓冲层的厚度例如为1μm～3μm。通过设置该缓冲层，有利于减小所述衬底100与其上方外延生长的外延层之间的晶格失配，提高外延层的晶体质量。
本实施例中，沟道层210和势垒层220例如可通过外延工艺同时形成在晶体管区域和电容区域内。其中，所述沟道层210的材料可包括氮化镓(GaN)，所述沟道层210的厚度例如为150nm-250nm。以及，所述势垒层220的材料可包括氮化镓铝(AlGaN)。
可选的方案中，还包括：在势垒层220上外延生长盖帽层(图中未示出)，所述盖帽层例如为氮化镓层。
在步骤S200中，具体参考图4所示，形成第一电极310在所述衬底100的电容区域内，所述第一电极310可用于构成电容器的下电极。本实施例中，该第一电极310即形成在电容区域内的势垒层220上。
其中，可通过光刻工艺和蒸镀工艺形成第一电极310。本实施例中，在制备第一电极310的同时，还在衬底100上形成对位标记(图中未示出)，该对位标记可作为后续光刻工艺的对位基准，实现后道光刻工艺和前道光刻工艺之间的相互对准。
具体示例中，第一电极310和对位标记的制备方法例如包括如下步骤。
步骤一，执行光刻工艺，以在衬底100上形成有阻挡层(例如光刻胶层)，该阻挡层中形成有对应于第一电极图形的第一开口和对应于对位标记图形的第二开口。
步骤二，蒸镀第一金属材料层，该第一金属材料层例如包括钛(Ti)、铂(Pt)、金(Au)中的至少一种，举例而言，可依次蒸镀钛金属层和金层，或者依次蒸镀钛金属层和铂金属层；以及，第一金属材料层的厚度例如为200nm-500nm。其中，第一金属材料层填充第一开口的部分构成第一电极310，第一金属材料层填充第二开口的部分构成对位标记。
步骤三，剥离该阻挡层，进而去除开口之外的第一金属材料，而保留第一电极310和对位标记在该衬底100上。
在步骤S300中，参考图5所示，形成第一钝化层410在所述晶体管区域和所述电容区域内，以使所述第一钝化层410覆盖所述势垒层220和所述第一电极310。具体而言，第一钝化层410可用于钝化势垒层220，并在电容区域内可用作电容器300C的电容介质层410C。
其中，第一钝化层410的材料例如包括氮化硅(SiN)、氧化硅(SiO)、氮氧化硅(SiON)、氮化铝(AlN)或者氧化铝(Al2O3)等，其具体可通过沉积工艺(例如，等离子体增强化学气相沉积工艺PECVD或者原子层沉积工艺ALD)制备形成。以及，第一钝化层410的厚度例如为10nm～70nm，具体示例中，第一钝化层410可选自20nm～50nm。
需要说明的是，本实施例中，直接将电容器300C形成在势垒层220上(即，第一电极310和后续形成的第二电极将依次堆叠设置在所述势垒层220上)，此时，即不需要对堆叠设置的沟道层210和势垒层220进行图形化处理(例如，不需要再额外执行光刻工艺和刻蚀工艺，以去除电容区域内的沟道层210和势垒层220)，并且可以使得该集成结构的初次光刻工艺能够用于同时制备出对位标记和第一电极310，减少光刻工艺的执行次数。基于此，本实施例中，可至少在晶体管区域和电容区域之间制备隔离部600，以对晶体管区域和电容区域进行隔离。
具体可参考图6所示，该集成结构的制备方法还包括：形成隔离部600在晶体管区域和电容区域之间，所述隔离部600贯穿势垒层220并向下延伸至沟道层210内低于二维电子气的深度位置，以用于阻断晶体管区域和电容区域之间的二维电子气。本实施例中，隔离部600具体形成在晶体管区域的外围，避免最终形成的HEMT器件200T内的二维电子气2DEG受到周边组件的影响。
可选的，所述隔离部600例如为形成在所述势垒层220和所述沟道层210内的掺杂区，即，该隔离部600具体可通过对势垒层220和沟道层210进行离子掺杂而形成，其中例如可掺杂有氮(N)和氟(F)中的至少一种。本实施例中，在形成第一钝化层410之后，执行离子注入工艺以形成所述隔离部600，此时即利用第一钝化层410隔离保护势垒层220，避免离子注入对势垒层220造成损伤。
或者，在其他实施例中，所述隔离部600还可以是形成在所述势垒层220和所述沟道层210内的沟槽隔离结构，其制备方法例如包括：执行刻蚀工艺，以至少在晶体管区域和电容区域之间形成隔离沟槽，并可在隔离沟槽内进一步填充隔离材料，以形成所述沟槽隔离结构。
在步骤S400中，具体参考图7所示，形成源电极230S和漏电极230D在晶体管区域内，同时形成第二电极320在电容区域内，所述第二电极320位于所述第一钝化层410上并和所述第一电极310至少部分重叠。此时，即可利用第一电极310、第二电极320及夹持在第一电极310和第二电极320之间的电容介质层410C构成电容器300C。
本实施例中，将电容器300C的第二电极320的制备工艺并入至源电极230S和漏电极230D的制备工艺中，减少了工艺步骤，有利于提高生产效率并降低成本。
具体的，第二电极320、源电极230S和漏电极230D的制备方法例如包括如下步骤。
步骤一，刻蚀第一钝化层410，以形成源极开孔和漏极开孔。
步骤二，执行光刻工艺以形成阻挡层(例如为光刻胶层)，该阻挡层中形成有多个开口，多个开口分别暴露出第二电极320的形成位置、源极开孔和漏极开孔。
步骤三，淀积第二金属材料层(例如可采用电子束蒸发工艺或者磁控溅射生长该第二金属材料层)，所述第二金属材料层覆盖所述阻挡层的顶表面，并且还形成在所述阻挡层的各个开口内，即，第二金属材料层形成在第二电极320所对应的开口内、源电极230S所对应的开口内和漏电极230D所对应的开口内，以分别构成第二电极320、源电极230S和漏电极230D。在一示例中，沉积第二金属材料层的过程可包括依次沉积钛金属层、铝金属层、镍金属层和金层；或者，另一示例中，沉积第二金属材料层的过程可包括依次沉积钽金属层、铝金属层和钽金属层。
步骤四，去除该阻挡层，以剥离形成在所述阻挡层上的第二金属材料，并保留所形成的第二电极320、源电极230S和漏电极230D，其中，源电极230S和漏电极230D分别填充源极开孔和漏极开孔。
以及，在沉积第二金属材料层之后，还可进一步包括：执行退火工艺，以使源电极230S和漏电极230D的底部金属与下方的半导体层形成低电阻的欧姆接触，该退火工艺的退火温度例如为600℃～900℃。
接着参考图8所示，在形成在第二电极320、源电极230S和漏电极230D之后，还包括：形成第二钝化层420，所述第二钝化层420覆盖第一钝化层410，以补充势垒层220表面上的钝化材料的总厚度，提高对器件的钝化效果，确保制备形成的HEMT器件200T的性能。本实施例中，第一钝化层410的厚度例如为10nm～70nm，第二钝化层420的厚度例如为40nm～100nm，具体示例中的第二钝化层420的厚度可进一步为50nm～80nm，以及第一钝化层410和第二钝化层420的总厚度例如为50nm-150nm。
其中，第二钝化层420的材料例如可包括氮化硅(SiN)、氧化硅(SiO)、氮氧化硅(SiON)、氮化铝(AlN)或者氧化铝(Al2O3)等，其具体可通过沉积工艺(例如，等离子体增强化学气相沉积工艺，PECVD)制备形成。以及，第二钝化层420还进一步覆盖第二电极320、源电极230S和漏电极230D。
接着参考图9所示，在形成第二钝化层420之后，还包括：形成栅电极230G在晶体管区域内。本实施例中，具体以T型肖特基接触结构的栅电极为例进行说明。
具体的，所述栅电极230G的制备方法包括：首先，依次刻蚀第二钝化层420和第一钝化层410，以形成栅极开孔；接着，沉积第三金属材料层以形成栅电极230G，所述栅电极230G填充栅极开孔，其中可采用电子束蒸发工艺或者磁控溅射生长第三金属材料层。具体示例中，沉积第三金属材料层例如可包括：依次沉积镍金属层和金层；或者，依次沉积钨金属层和金层。需要说明的是，本实施例中，具体是在第二钝化层420遮挡保护下制备栅电极230G，有效避免了栅电极230G的制备工艺对第二电极320、源电极230S和漏电极230D造成影响。
进一步的方案中，该集成结构的集成方法还包括：形成顶部隔离层500。具体参考图10所示，形成顶部隔离层500，该顶部隔离层500覆盖晶体管区域和电容区域，以实现对HEMT器件200T和电容器300C的隔离保护。具体示例中，可采用沉积工艺(例如，等离子体增强化学气相沉积工艺，PECVD)制备该顶部隔离层500，该顶部隔离层500的厚度例如为200nm～400nm。
此外，还可在顶部隔离层500中形成多个开口，多个开口一一暴露出电容器300C的电极、HEMT器件200T的栅电极230G、源电极230S和漏电极230D，以实现器件的外部电连接。具体示例中，可采用干法刻蚀工艺刻蚀顶部隔离层500中位于第二电极320、栅电极230G、源电极230S和漏电极230D正上方的部分，本实施例中，还进一步刻蚀第二电极320、源电极230S和漏电极230D正上方的第二钝化层420，以使得器件的各个电极暴露出。
需要说明的是，本实施例中将电容器300C和HEMT器件200T集成设置，不仅可以减少制备步骤，还有利于简化包括电容器300C和HEMT器件200T的电路设计。例如，将该集成结构应用于功率放大器中时，则可使所制备出电容器(输入匹配电容)的电极连接HEMT器件200T的栅电极230G。此时，即可在所述顶部隔离层500上形成互连线，并利用其中的至少一条互连线连接所述第二电极320和所述栅电极230G。
综上所述，本实施例中将HEMT器件和电容器的集成设置，有效降低了集成结构的尺寸，相应的降低了包含该集成结构的电路其整体所占用的面积。具体而言，在功率放大器中考虑到其输入匹配电容的特性，而创造性的将输入匹配电容的工艺并入至HEMT器件中，简化工艺的同时减少了功率放大器的占用面积，并有利于扩展放大电路的带宽。并且，针对集成设置的HEMT器件和电容器而言，还有利于简化对应的电路设计。
进一步的，可根据电容器的电容需求，而将HEMT器件中用于对器件进行钝化保护的钝化层拆分为第一钝化层和第二钝化层，从而可使其中的第一钝化层还可用作电容器的电容介质层，如此，即可在满足器件的性能要求的同时实现工艺简化。
更进一步的，还可使电容器中的第二电极的制备工艺和HEMT器件中的源电极和漏电极的制备工艺相融合，进而可同时制备第二电极、源电极和漏电极，进一步减少了工艺步骤，降低器件成本。
虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。此外还应该认识到，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (14)

1.一种HEMT器件和电容器的集成结构，其特征在于，所述HEMT器件和所述电容器分别形成在一衬底的晶体管区域和电容区域内；所述HEMT器件包括形成在所述衬底上的沟道层和势垒层，所述沟道层和所述势垒层还形成在所述电容区域内；所述电容器包括形成在所述衬底上的第一电极和第二电极，所述第一电极和所述第二电极依次形成在所述电容区域内的势垒层上；以及，
所述集成结构还包括第一钝化层和第二钝化层，所述第一钝化层和所述第二钝化层依次覆盖晶体管区域内的势垒层，所述第一钝化层还覆盖电容区域，位于所述第一电极和所述第二电极之间的第一钝化层部分构成所述电容器的电容介质层。
2.如权利要求1所述的集成结构，其特征在于，所述第一钝化层和所述第二钝化层的总厚度为50nm-150nm。
3.如权利要求1所述的集成结构，其特征在于，所述集成结构还包括隔离部，所述隔离部至少形成在所述晶体管区域和所述电容区域之间，并且所述隔离部贯穿所述势垒层并向下延伸至所述沟道层内的预定深度。
4.如权利要求3所述的集成结构，其特征在于，所述隔离部包括形成在所述势垒层和所述沟道层内的掺杂区；或者，所述隔离部包括形成在所述势垒层和所述沟道层内的沟槽隔离结构。
5.如权利要求4所述的集成结构，其特征在于，所述掺杂区内掺杂有氮和氟中的至少一种。
6.如权利要求1所述的集成结构，其特征在于，所述HEMT器件还包括形成在所述势垒层上的栅电极、源电极和漏电极，所述源电极、所述漏电极和所述第二电极的材料相同。
7.一种功率放大器，其特征在于，包括如权利要求1-6任一项所述的集成结构，其中，电容器的第二电极电连接HEMT器件的栅电极。
8.一种HEMT器件和电容器的集成方法，其特征在于，包括：
形成沟道层和势垒层在一衬底上，所述势垒层和所述沟道层形成在晶体管区域内和电容区域内；
形成第一电极在所述衬底的电容区域内的势垒层上；
形成第一钝化层在所述晶体管区域和所述电容区域内，以使所述第一钝化层覆盖所述势垒层和所述第一电极；
形成源电极和漏电极在所述晶体管区域内，同时形成第二电极在所述电容区域内，所述第二电极位于所述第一钝化层上并和所述第一电极至少部分重叠；以及，
形成第二钝化层，所述第二钝化至少覆盖所述晶体管区域内的第一钝化层。
9.如权利要求8所述的集成方法，其特征在于，利用外延工艺依次生长所述沟道层和所述势垒层；以及，
所述集成方法还包括：至少在所述晶体管区域和所述电容区域之间形成隔离部，所述隔离部贯穿所述势垒层并向下延伸至所述沟道层内的预定深度。
10.如权利要求9所述的集成方法，其特征在于，所述隔离部的制备方法包括：执行离子注入工艺，以在所述势垒层和所述沟道层中形成掺杂区，用于构成所述隔离部；
或者，所述隔离部的制备方法包括：执行刻蚀工艺，以在所述势垒层和所述沟道层中形成隔离沟槽，并在所述隔离沟槽内填充隔离材料，以形成沟槽隔离结构。
11.如权利要求8所述的集成方法，其特征在于，所述源电极、所述漏电极和所述第二电极的制备方法包括：
刻蚀所述第一钝化层，以形成源极开孔和漏极开孔；
执行光刻工艺以形成阻挡层，所述阻挡层中形成有多个开口，多个开口分别暴露出所述源极开孔、所述漏极开孔和第二电极的形成位置；
淀积金属材料层，所述金属材料层覆盖所述阻挡层的顶表面，并且还形成在所述阻挡层的各个开口内，以及还填充所述源极开孔和所述漏极开孔；以及，
去除所述阻挡层，以剥离形成在所述阻挡层上的金属材料，并使形成在开口内的金属材料被保留而分别构成源电极、漏电极和第二电极。
12.如权利要求8所述的集成方法，其特征在于，所述第二钝化层覆盖所述源电极、所述漏电极和所述第二电极，并且还覆盖暴露出的第一钝化层。
13.如权利要求12所述的集成方法，其特征在于，在形成所述第二钝化层之后，还包括：形成栅电极在所述晶体管区域内。
14.如权利要求13所述的集成方法，其特征在于，还包括：形成互连线，其中至少一条互连线连接所述第二电极和所述栅电极。
CN202211167965.0A 2022-09-23 2022-09-23 Hemt器件和电容器的集成结构及其集成方法、功率放大器 Active CN115440674B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211167965.0A CN115440674B (zh) 2022-09-23 2022-09-23 Hemt器件和电容器的集成结构及其集成方法、功率放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211167965.0A CN115440674B (zh) 2022-09-23 2022-09-23 Hemt器件和电容器的集成结构及其集成方法、功率放大器

Publications (2)

Publication Number Publication Date
CN115440674A CN115440674A (zh) 2022-12-06
CN115440674B true CN115440674B (zh) 2023-11-17

Family

ID=84249923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211167965.0A Active CN115440674B (zh) 2022-09-23 2022-09-23 Hemt器件和电容器的集成结构及其集成方法、功率放大器

Country Status (1)

Country Link
CN (1) CN115440674B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666216A (zh) * 2018-05-15 2018-10-16 西安电子科技大学 基于叠层钝化结构的hemt器件及其制备方法
CN112771678A (zh) * 2020-12-25 2021-05-07 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN112789731A (zh) * 2020-12-25 2021-05-11 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN114725214A (zh) * 2022-02-21 2022-07-08 西安电子科技大学广州研究院 一种多层钝化凹槽栅mis-hemt器件及其制备方法
CN114864575A (zh) * 2022-03-28 2022-08-05 深圳市汇芯通信技术有限公司 砷化镓双极结型高电子迁移率晶体管及其制作方法
CN115050738A (zh) * 2021-03-09 2022-09-13 英飞凌科技奥地利有限公司 具有单片集成的电容器的iii-v族半导体衬底

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110053336A1 (en) * 2009-09-03 2011-03-03 Raytheon Company Method for selective deposition of dielectric layers on semiconductor structures
US9960154B2 (en) * 2014-09-19 2018-05-01 Navitas Semiconductor, Inc. GaN structures
US11257940B2 (en) * 2020-01-14 2022-02-22 Cree, Inc. Group III HEMT and capacitor that share structural features
CN113964119A (zh) * 2020-07-21 2022-01-21 联华电子股份有限公司 半导体元件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666216A (zh) * 2018-05-15 2018-10-16 西安电子科技大学 基于叠层钝化结构的hemt器件及其制备方法
CN112771678A (zh) * 2020-12-25 2021-05-07 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN112789731A (zh) * 2020-12-25 2021-05-11 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN115050738A (zh) * 2021-03-09 2022-09-13 英飞凌科技奥地利有限公司 具有单片集成的电容器的iii-v族半导体衬底
CN114725214A (zh) * 2022-02-21 2022-07-08 西安电子科技大学广州研究院 一种多层钝化凹槽栅mis-hemt器件及其制备方法
CN114864575A (zh) * 2022-03-28 2022-08-05 深圳市汇芯通信技术有限公司 砷化镓双极结型高电子迁移率晶体管及其制作方法

Also Published As

Publication number Publication date
CN115440674A (zh) 2022-12-06

Similar Documents

Publication Publication Date Title
US11239326B2 (en) Electrode structure for field effect transistor
JP6362248B2 (ja) Ｍｉｓｈｆｅｔおよびショットキーデバイスの統合
US7838914B2 (en) Semiconductor device
US8035111B2 (en) Integrated nitride and silicon carbide-based devices
EP3586370B1 (en) Nitride structure having gold-free contact and methods for forming such structures
JPH10150185A (ja) 半導体装置及びその製造方法
EP2601678B1 (en) Manufacturing of scalable gate length high electron mobility transistors
US20210305237A1 (en) Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US20050263822A1 (en) Semiconductor device and manufacturing method thereof
US20240258110A1 (en) Gate metal formation on gallium nitride or aluminum gallium nitride
JP2006339606A (ja) 半導体装置及びその製造方法
WO2022048163A1 (zh) 横向扩散金属氧化物半导体器件及其制备方法、电子装置
US6548838B1 (en) Field-effect transistor, bipolar transistor, and methods of fabricating the same
CN115440674B (zh) Hemt器件和电容器的集成结构及其集成方法、功率放大器
US11211331B2 (en) Semiconductor structure having a via and methods of manufacturing the same
JP2006303393A (ja) 半導体装置とその製造方法
JP2007200984A (ja) 電界効果トランジスタ、及び、同電界効果トランジスタの製造方法、及び、半導体装置、及び、同半導体装置の製造方法
WO2023130336A1 (en) Nitride-based semiconductor circuit and method for manufacturing the same
CN117954320A (zh) 半导体芯片的制作方法、半导体芯片及其应用
US10256334B2 (en) Gateless switch with capacitively-coupled contacts
TWM623644U (zh) 半導體裝置
JP2006165021A (ja) スイッチ集積回路装置およびその製造方法
CN114975573A (zh) 高电子迁移率晶体管及其制作方法
JP2006093616A (ja) 半導体抵抗素子及びその製造方法
JP2006165020A (ja) スイッチ集積回路装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Integrated structure and integration method of HEMT devices and capacitors, power amplifier

Granted publication date: 20231117

Pledgee: Agricultural Bank of China Limited Shanghai pilot Free Trade Zone New Area Branch

Pledgor: Shanghai Xinwei Semiconductor Co.,Ltd.

Registration number: Y2024980028897

PE01 Entry into force of the registration of the contract for pledge of patent right