CN115440582A - 一种半导体器件的加工方法 - Google Patents
一种半导体器件的加工方法 Download PDFInfo
- Publication number
- CN115440582A CN115440582A CN202211210542.2A CN202211210542A CN115440582A CN 115440582 A CN115440582 A CN 115440582A CN 202211210542 A CN202211210542 A CN 202211210542A CN 115440582 A CN115440582 A CN 115440582A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- depositing
- dielectric
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000003672 processing method Methods 0.000 title claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 56
- 230000008093 supporting effect Effects 0.000 claims abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 239000003989 dielectric material Substances 0.000 claims description 31
- 230000008021 deposition Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 28
- 238000012545 processing Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 19
- 238000012544 monitoring process Methods 0.000 claims description 6
- 238000005019 vapor deposition process Methods 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 238000005498 polishing Methods 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 239000010408 film Substances 0.000 description 11
- 230000007547 defect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052990 silicon hydride Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种半导体器件的加工方法及一种半导体器件。所述半导体器件的加工方法包括以下步骤：准备带有有源区结构的待加工件；在所述待加工件表面沉积第一介电层，其中，所述第一介电层厚度不小于所述有源区结构的高度；在所述第一介电层的上方沉积支撑层；在所述支撑层上方沉积第二介电层；以及对所述待加工件的所述第一介电层、所述支撑层及所述第二介电层进行研磨，以获得暴露所述有源区结构的平整器件表面。
Description
技术领域
本发明涉及半导体制造技术领域，尤其设计一种半导体器件的加工方法及一种半导体器件。
背景技术
在半导体加工领域中，高密度等离子体化学气相沉积薄膜填充对于半导体的加工至为重要。本领域目前的做法是用高密度等离子气体沉积二氧化硅来对沟槽进行薄膜填充。然而，在使用这种传统工艺对薄膜进行后续的化学机械研磨时，非常容易在有源区(Active Area，AA)结构稀疏的区域造成过度研磨，并产生碟型缺陷。此外，在这种传统的工艺中，往往还需要将半导体器件转移至增强型化学气相淀积设备中进行加工，存在加工工序复杂的缺陷。
为了克服现有技术存在的上述缺陷，本领域亟需一种半导体器件的加工方法，用于避免后续化学机械研磨时碟形缺陷的产生，并避免将半导体器件转移至增强型化学气相沉积设备进行氮化硅沉积的工序，以提高加工半导体器件的经济性以及可靠性。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之前序。
为了克服现有技术存在的上述缺陷，本发明提供了一种半导体器件的加工方法、一种半导体器件，能够避免后续化学机械研磨时碟形缺陷的产生，并避免将半导体器件转移至增强型化学气相沉积设备进行氮化硅沉积的工序，以提高加工半导体器件的经济性以及可靠性。
具体来说，根据本发明的第一方面提供的上述半导体器件加工方法包括：准备带有有源区结构的待加工件。在所述待加工件表面沉积第一介电层，其中，所述第一介电层厚度不小于所述有源区结构的高度。在所述第一介电层的上方沉积支撑层。在所述支撑层上方沉积第二介电层。对所述待加工件的所述第一介电层、所述支撑层及所述第二介电层进行研磨，以获得暴露所述有源区结构的平整器件表面。
进一步地，在本发明的一些实施例中，所述待加工件上设有多个所述有源区结构，所述在所述待加工件表面沉积第一介电层的步骤包括：向各所述有源区结构之间的沟槽沉积介电材料。监测各所述沟槽中的所述介电材料的沉积厚度。响应于所述介电材料的沉积厚度大于或等于所述有源区结构的高度，停止向各所述沟槽沉积所述介电材料的操作，以得到所述第一介电层。
进一步地，在本发明的一些实施例中，所述在所述第一介电层的上方沉积支撑层的步骤包括：在所述第一介电层的上方沉积支撑材料，其中，所述支撑材料的硬度大于所述介电材料。监测所述支撑材料的沉积厚度。响应于所述支撑材料的沉积厚度达到预设的第一厚度阈值，停止向所述第一介电层沉积所述支撑材料的操作，以得到所述支撑层。
进一步地，在本发明的一些实施例中，所述在所述支撑层上方沉积第二介电层的步骤包括：在所述支撑层的上方继续沉积所述介电材料。监测所述介电材料的沉积厚度。响应于所述介电材料的沉积厚度达到预设的第二厚度阈值，停止向所述支撑层沉积所述介电材料的操作，以得到所述第二介电层。
进一步地，在本发明的一些实施例中，所述加工方法，沉积所述第一介电层、所述支撑层和/或所述第二介电层的操作是基于高密度等离子体气相沉积工艺来实现。
进一步地，在本发明的一些实施例中，所述介电材料为SiO2，所述支撑材料为SiN。
进一步地，在本发明的一些实施例中，所述在所述第一介电层的上方沉积支撑材料的步骤包括：在所述第一介电层的上方建立高密度等离子体，并向所述第一介电层的上方通入SiH4、NH3及N2，以在所述第一介电层的上方生成并沉积所述SiN。
进一步地，在本发明的一些实施例中，所述对所述待加工件的所述第一介电层、所述支撑层及所述第二介电层进行研磨，以获得暴露所述有源区结构的平整器件表面的步骤包括：对所述第二介电层进行第一阶段的研磨，直到暴露所述有源区结构上方的支撑层。对剩余的第二介电层及所述支撑层进行第二阶段的研磨，直到去除所述有源区结构上方的支撑层，并暴露所述有源区结构上方的第一介电层及所述有源区结构以外区域的支撑层。对所述有源区结构上方的第一介电层及所述有源区结构以外区域的支撑层进行第三阶段的研磨，直到去除所述有源区结构以外区域的支撑层，并获得暴露所述有源区结构的平整器件表面。
进一步地，在本发明的一些实施例中，各所述有源区结构之间的间距呈不均匀分布。
此外，根据本发明的第二方面提供的半导体器件带有有源区域结构，并具有暴露所述有源区结构的平整器件表面，其中，暴露所述有源区结构的所述平整器件表面是经由如上所述的半导体器件的加工方法加工获得。
附图说明
在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。
图1示出了根据本发明的一些实施例提供的半导体器件的示意图。
图2示出了根据本发明的一些实施例提供的半导体加工方法的流程示意图。
图3A～图3C示出了本发明的一些实施例提供的半导体加工方法对应的加工示意图。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。虽然本发明的描述将结合优选实施例一起介绍，但这并不代表此发明的特征仅限于该实施方式。恰恰相反，结合实施方式作发明介绍的目的是为了覆盖基于本发明的权利要求而有可能延伸出的其它选择或改造。为了提供对本发明的深度了解，以下描述中将包含许多具体的细节。本发明也可以不使用这些细节实施。此外，为了避免混乱或模糊本发明的重点，有些具体细节将在描述中被省略。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接。可以是机械连接，也可以是电连接。可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
另外，在以下的说明中所使用的“上”、“下”、“左”、“右”、“顶”、“底”、“水平”、“垂直”应被理解为该段相关附图中所绘示的方位。此相对性的用语仅是为了方便说明之用，其并不代表其所叙述的装置需以特定方位来制造或运作，因此不应理解为对本发明的限制。
能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种组件、区域、层和/或部分，这些组件、区域、层和/或部分不应被这些用语限定，且这些用语仅是用来区别不同的组件、区域、层和/或部分。因此，以下讨论的第一组件、区域、层和/或部分可在不偏离本发明一些实施例的情况下被称为第二组件、区域、层和/或部分。
如上所述，在半导体加工领域中，高密度等离子体化学气相沉积薄膜填充对于半导体的加工至为重要。本领域目前的做法是用高密度等离子气体沉积二氧化硅来对沟槽进行薄膜填充。然而，在使用这种传统工艺对二氧化硅薄膜进行化学机械研磨时，非常容易在有源区(Active Area，AA)结构稀疏区域产生碟型缺陷。此外，在这种传统的工艺中，往往还需要将半导体器件转移至增强型化学气相淀积设备中进行加工，存在加工工序复杂的缺陷。
为了克服现有技术存在的上述缺陷，本发明提供了一种半导体器件的加工方法以及一种半导体器件，用于避免后续化学机械研磨时碟形缺陷的产生，并避免将半导体器件转移至增强型化学气相沉积设备进行氮化硅沉积的工序，以提高加工半导体器件的经济性以及可靠性。
在一些非限制性的实施例中，本发明的第二方面提供的上述半导体器件可以经由本发明的第一方面提供的上述半导体器件的加工方法来获得。
首先请参考图1。图1示出了根据本发明的一些实施例提供的半导体器件的示意图。
如图1所示，在本发明的一些实施例中，本发明的第二方面提供的上述半导体器件可以包括二氧化硅衬底以及生成于该二氧化硅衬底上的有源区域结构21。各有源区域结构21之间或两侧存在沟槽23。该沟槽23经由本发明的第一方面提供的半导体加工方法，被填充有第一介电层24，并在有源区域结构21及沟槽23的上表面形成平整的器件表面22。
以下将结合一些半导体器件加工方法的实施例来描述上述半导体器件的结构特点及加工流程。本领域的技术人员可以理解，这些加工方法的实施例只是本发明提供的一些非限制性的实施方式，旨在清楚地展示本发明的主要构思，并提供一些便于公众实施的具体方案，而非用于限制该半导体器件的全部加工流程及必然加工顺序。同样地，该半导体器件也只是本发明提供的一种非限制性的实施方式，不对这些加工方法中各步骤的执行主体和执行对象构成限制。
请结合参考图2及图3A～图3C。图2示出了根据本发明的一些实施例提供的半导体加工方法的流程示意图。图3A～图3C示出了本发明的一些实施例提供的半导体加工方法对应的加工示意图。
如图2的步骤S1所示，在半导体器件的加工过程中，技术人员可以首先准备带有有源区结构21的待加工件。在此，该待加工件可以包括硅晶片衬底，其上根据待加工件的电路功能而生成至少一个有源区结构21。该至少一个有源区结构21之间和/或两侧则为沟槽23。各沟槽23可以根据不同的半导体器件以及不同的电路的需求设计，而不均匀分布的状态，因而易于在有源区结构21稀疏区域产生碟型缺陷。
如图2的步骤S2所示，在准备待加工件之后，技术人员可以在该待加工件表面沉积第一介电层31。在此，该第一介电层31厚度不小于该有源区结构21的高度，用于填充有源区结构21之间的沟槽23。
具体来说，如图3A所示，本发明可以使用四氢化硅与氧气对于该有源区结构21之间或两侧的沟槽23进行介电材料的高密度等离子体(High Density Plasma，HDP)沉积。在此，该介电材料可以选用二氧化硅(SiO2)材料。同时，本发明还可以使用传感器监测该介电材料的沉积厚度。当该传感器监测到该介电材料的沉积厚度大于或等于该有源区结构21的沉积厚度时，本发明即可停止沉积操作，以得到该沉积厚度大于或等于该有源区结构21的第一介电层31。
如图2的步骤S3所示，在沉积获得第一介电层31之后，本发明还可以在该第一介电层31的上方沉积支撑层32。
具体来说，如图3B所示，本发明可以在该介电层31的上方提供高频或直流电场，通过高密度等离子气体沉积法，将反应源气体电离以形成等离子体。之后，本发明可以利用低温等离子体作为能量源，通入四氢化硅气体(SIH4)、氨气(NH3)以及氮气(N2)作为反应气体，并利用等离子体放电，使该反应气体激活并实现化学气相沉积，以生成氮化硅(SiN)薄膜。此外，在进行化学气相的沉积同时，本发明还可以使用传感器监测该支撑材料的沉积厚度。响应于该沉积厚度超过所设第一厚度阈值，技术人员可以停止该沉积操作，以形成该氮化硅(SiN)支撑层。
本领域的技术人员可以理解，上述以二氧化硅(SiO2)材料构建第一介电层31，并以氮化硅(SiN)材料构建支撑层的方案，只是本发明提供的一种非限制性的实施方式，旨在清楚地展示本发明的主要构思，并提供一种便于公众实施的具体方案，而非用于限制本发明的保护范围。
可选地，在另一些实施例中，上述支撑材料也可以选择其他硬度大于二氧化硅(SiO2)的耐磨材料，同样达到支撑二氧化硅(SiO2)介电层，以防止碟形缺陷的效果。在此，该第一厚度阈值可以根据介电材料与支撑材料的实际硬度差异来预先标定，其具体数值在此不做限定。
如图2的步骤S3所示，在沉积获得支撑层32之后，本发明还可以在该支撑层32上方沉积第二介电层33。
具体来说，如图3C所示，本发明可以通过化学气相沉积工艺进行介电材料薄膜沉积，以形成第二介电层33。在此，该介电材料薄膜可以同样选择二氧化硅(SiO2)薄膜。此外，在沉积二氧化硅(SiO2)等介电材料的同时，本发明还可以使用传感器监测该介电材料薄膜的厚度。当该介电材料薄膜厚度大于所设第二厚度阈值，技术人员即可停止该沉积操作，以形成该第二介电层33。在此，该第二厚度阈值可以根据实际的气相沉积工艺来预先标定，以获得基本平整的工艺表面为宜，其具体数值在此不做限定。
如图2的步骤S4所示，在完成第一介电层31、支撑层32及第二介电层33的沉积工艺之后，本发明可以对该第一介电层31、支撑层32及第二介电层33进行整体地研磨，直到获得暴露有源区结构21的平整器件表面。
具体来说，上述研磨可以选择化学机械研磨(Chemical-Mechanical Polishing，CMP)工艺，其研磨过程可以大致分为三个阶段。在第一阶段的研磨过程中，本发明可以首先对有源区结构21上方及沟槽23上方的第二介电层33进行研磨，直到暴露该有源区结构21上方的支撑层32。在此过程中，由于具有下方高硬度的支撑层32的支撑。各区域的第二介电层33将被均匀地研磨。
之后，在第二阶段的研磨过程中，本发明可以对有源区结构21上方突起的支撑层32及沟槽23上方剩余的第二介电层33进行研磨，直到去除该有源区结构21上方的支撑层32，并暴露该有源区结构21上方的第一介电层31及该沟槽23上方的支撑层32。在此过程中，沟槽23上方剩余的第二介电层33将在其下方的支撑层32的支撑作用下，具备和有源区结构21上方的支撑层32相当的机械强度，从而降低该第二介电层33与该支撑层32的研磨厚度差异。
再之后，在第三阶段的研磨过程中，本发明可以对该有源区结构21上方的第一介电层31及该沟槽23上方的支撑层32进行研磨，直到去除该沟槽23上方的支撑层32，并获得暴露该有源区结构21的平整器件表面22。在此过程中，有源区结构21上方的第一介电层31将在其下方的有源区结构21的支撑作用下，具备和沟槽23上方的支撑层32相当的机械强度，从而降低该第一介电层31与该支撑层32的研磨厚度差异。此外，由于有源区结构21上方的支撑层32及沟槽23上方的支撑层32为一体沉积形成，具备接近的薄膜厚度，该第二阶段及该第三阶段的研磨过程的研磨厚度差异将构成一个相互补偿的效果，从而进一步提升最后获得的器件表面的平整度。
综上，通过在沉积介电层的过程中加入一层支撑层32，本发明可以为有源区结构21及沟槽23上方的介电材料提供一直的支撑效果，从而减少甚至避免在有源区结构21稀疏的区域产生碟形缺陷产生，并获得暴露该有源区结构21的平整器件表面22的半导体器件。此外，本发明还支持在同一气相沉积设备内先后进行二氧化硅(SiO2)和氮化硅(SiN)的薄膜沉积，以避免将半导体器件转移至增强型化学气相淀积等设备进行氮化硅沉积，从而减少生产工序。如此，本发明能够提高加工半导体器件的经济性以及可靠性。
尽管为使解释简单化将上述方法图示并描述为一系列动作，但是应理解并领会，这些方法不受动作的次序所限，因为根据一个或多个实施例，一些动作可按不同次序发生和/或与来自本文中图示和描述或本文中未图示和描述但本领域技术人员可以理解的其他动作并发地发生。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普适原理可被应用到其他变体而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖性特征相一致的最广范围。
Claims (10)
1.一种半导体器件的加工方法，其特征在于，包括以下步骤：
准备带有有源区结构的待加工件；
在所述待加工件表面沉积第一介电层，其中，所述第一介电层厚度不小于所述有源区结构的高度；
在所述第一介电层的上方沉积支撑层；
在所述支撑层上方沉积第二介电层；以及
对所述待加工件的所述第一介电层、所述支撑层及所述第二介电层进行研磨，以获得暴露所述有源区结构的平整器件表面。
2.如权利要求1所述加工方法，其特征在于，所述待加工件上设有多个所述有源区结构，所述在所述待加工件表面沉积第一介电层的步骤包括：
向各所述有源区结构之间的沟槽沉积介电材料；
监测各所述沟槽中的所述介电材料的沉积厚度；以及
响应于所述介电材料的沉积厚度大于或等于所述有源区结构的高度，停止向各所述沟槽沉积所述介电材料的操作，以得到所述第一介电层。
3.如权利要求2所述加工方法，其特征在于，所述在所述第一介电层的上方沉积支撑层的步骤包括：
在所述第一介电层的上方沉积支撑材料，其中，所述支撑材料的硬度大于所述介电材料；
监测所述支撑材料的沉积厚度；以及
响应于所述支撑材料的沉积厚度达到预设的第一厚度阈值，停止向所述第一介电层沉积所述支撑材料的操作，以得到所述支撑层。
4.如权利要求3所述加工方法，其特征在于，所述在所述支撑层上方沉积第二介电层的步骤包括：
在所述支撑层的上方继续沉积所述介电材料；
监测所述介电材料的沉积厚度；以及
响应于所述介电材料的沉积厚度达到预设的第二厚度阈值，停止向所述支撑层沉积所述介电材料的操作，以得到所述第二介电层。
5.如权利要求4所述加工方法，其特征在于，沉积所述第一介电层、所述支撑层和/或所述第二介电层的操作是基于高密度等离子体气相沉积工艺来实现。
6.如权利要求3或5所述加工方法，其特征在于，所述介电材料为SiO2，所述支撑材料为SiN。
7.如权利要求6所述加工方法，其特征在于，所述在所述第一介电层的上方沉积支撑材料的步骤包括：
在所述第一介电层的上方建立高密度等离子体，并向所述第一介电层的上方通入SiH4、NH3及N2，以在所述第一介电层的上方生成并沉积所述SiN。
8.如权利要求1或4所述加工方法，其特征在于，所述对所述待加工件的所述第一介电层、所述支撑层及所述第二介电层进行研磨，以获得暴露所述有源区结构的平整器件表面的步骤包括：
对所述第二介电层进行第一阶段的研磨，直到暴露所述有源区结构上方的支撑层；
对剩余的第二介电层及所述支撑层进行第二阶段的研磨，直到去除所述有源区结构上方的支撑层，并暴露所述有源区结构上方的第一介电层及所述有源区结构以外区域的支撑层；以及
对所述有源区结构上方的第一介电层及所述有源区结构以外区域的支撑层进行第三阶段的研磨，直到去除所述有源区结构以外区域的支撑层，并获得暴露所述有源区结构的平整器件表面。
9.如权利要求8所述加工方法，其特征在于，各所述有源区结构之间的间距呈不均匀分布。
10.一种半导体器件，其特征在于，带有有源区域结构，并具有暴露所述有源区结构的平整器件表面，其中，暴露所述有源区结构的所述平整器件表面是经由如权利要求1～9中任一项所述的半导体器件的加工方法加工获得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211210542.2A CN115440582A (zh) | 2022-09-30 | 2022-09-30 | 一种半导体器件的加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211210542.2A CN115440582A (zh) | 2022-09-30 | 2022-09-30 | 一种半导体器件的加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115440582A true CN115440582A (zh) | 2022-12-06 |
Family
ID=84251807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211210542.2A Pending CN115440582A (zh) | 2022-09-30 | 2022-09-30 | 一种半导体器件的加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115440582A (zh) |
-
2022
- 2022-09-30 CN CN202211210542.2A patent/CN115440582A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7468326B2 (en) | Method of cleaning a wafer | |
| JP2020136677A (ja) | 基材表面内に形成された凹部を充填するための周期的堆積方法および装置 | |
| TWI317148B (en) | Fabrication method of semiconductor integrated circuit device | |
| US8563095B2 (en) | Silicon nitride passivation layer for covering high aspect ratio features | |
| US9362111B2 (en) | Hermetic CVD-cap with improved step coverage in high aspect ratio structures | |
| KR102138961B1 (ko) | 반도체 장치의 제조 방법, 열처리 장치 및 기억 매체 | |
| CN106340471A (zh) | 半导体器件的制造方法、衬底处理系统及衬底处理装置 | |
| US20230178512A1 (en) | Method of manufacturing a bonded substrate stack by surface activation | |
| WO2020079903A1 (ja) | 窒化膜の成膜方法および半導体装置の製造方法 | |
| CN109690733B (zh) | 贴合式soi晶圆的制造方法 | |
| US20230402427A1 (en) | Heterogenous bonding layers for direct semiconductor bonding | |
| CN115440582A (zh) | 一种半导体器件的加工方法 | |
| CN107275280B (zh) | 半导体器件的制造方法及衬底处理装置 | |
| CN100485881C (zh) | 清洗晶片的方法 | |
| CN112599409A (zh) | 晶圆键合方法 | |
| JP2017092101A (ja) | パターン形成方法 | |
| US9721828B2 (en) | Method to reduce particles during STI fill and reduce CMP scratches | |
| US20230087976A1 (en) | Non-plasma enhanced deposition for recess etch matching | |
| KR100303918B1 (ko) | 반도체커패시터제조설비및이를이용한반도체커패시터제조방법 | |
| CN114823288A (zh) | 层间介质层的形成方法 | |
| Du et al. | Incoming Impact on Dishing Improvement in FEOL Process | |
| JPH10209267A (ja) | 半導体ウェーハの製造方法 | |
| TW202245089A (zh) | 半導體結構 | |
| TW409308B (en) | The method of taking-off the micro-scrape caused by CMP | |
| KR100842883B1 (ko) | 반도체 소자의 소자분리영역 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |