CN112599409A - 晶圆键合方法 - Google Patents
晶圆键合方法 Download PDFInfo
- Publication number
- CN112599409A CN112599409A CN202011445208.6A CN202011445208A CN112599409A CN 112599409 A CN112599409 A CN 112599409A CN 202011445208 A CN202011445208 A CN 202011445208A CN 112599409 A CN112599409 A CN 112599409A
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- device wafer
- low
- bonding method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000010410 layer Substances 0.000 claims abstract description 118
- 239000012790 adhesive layer Substances 0.000 claims abstract description 33
- 230000003647 oxidation Effects 0.000 claims abstract description 24
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 24
- 239000011230 binding agent Substances 0.000 claims abstract description 15
- 238000005406 washing Methods 0.000 claims abstract description 11
- 238000005520 cutting process Methods 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 19
- 239000002243 precursor Substances 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000001179 sorption measurement Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 125
- 238000009966 trimming Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000003292 glue Substances 0.000 description 6
- 238000000227 grinding Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- BIVNKSDKIFWKFA-UHFFFAOYSA-N N-propan-2-yl-N-silylpropan-2-amine Chemical compound CC(C)N([SiH3])C(C)C BIVNKSDKIFWKFA-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000012445 acidic reagent Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种晶圆键合方法，包括：提供器件晶圆，对所述器件晶圆切边处理，切边后的所述器件晶圆呈凸台状，包括基底部和从所述基底部延伸出的凸起部；将所述凸起部面向承载晶圆键合，在所述凸起部与所述承载晶圆之间形成粘结剂层；对键合后的所述器件晶圆的背面减薄；去除减薄后的所述器件晶圆边缘的所述粘结剂层，至少去除露出所述凸起部的所述粘结剂层；形成低温氧化层，所述低温氧化层至少覆盖洗边后的所述粘结剂层的侧壁，以使粘结剂层不暴露，减少后续高温工艺制程使粘结剂层溢出造成的缺陷。
Description
技术领域
本发明属于集成电路制造技术领域，具体涉及一种晶圆键合方法。
背景技术
在晶圆三维集成技术中，为实现多片晶圆的堆叠，需要把晶圆减到足够薄。晶圆减薄到100μm甚至更薄之后，在直接进行后续工艺时很容易发生变形甚至破裂，而临时键合技术可以很好的解决这一问题，尤其是在多片晶圆堆叠中，将临时键合用于转移超薄晶圆，实现承载晶圆的重复利用，即有利于后续工艺的进行，同时还能在很大程度上降低成本。目前最常见的临时键合方法就是使用键合胶将器件晶圆和承载晶圆粘合在一起，在进行减薄和一系列背面工艺后，再使用一定方法解键合。
在晶圆多片堆叠工艺中使用临时键合技术，边缘处理方式关系到缺陷引入与最终产品的良率。常用的方法依次包括：对器件晶圆进行修边处理、器件晶圆和承载晶圆临时键合、减薄器件晶圆以及洗边。在器件晶圆和承载晶圆之间形成键合胶，一般采用洗边工艺将减薄后的器件晶圆的周边和键合胶在晶圆厚度方向上切齐，即将多于的键合胶去掉，但是经过后续的高温工艺，键合胶还是会有可能溢出，导致机台报警，工艺无法进行，这种情况不利于后续制程的进行，尤其是后续的混合键合。
发明内容
本发明的目的在于提供一种晶圆键合方法，避免键合胶溢出，减少缺陷引入。
本发明提供一种晶圆键合方法，包括：
提供器件晶圆，对所述器件晶圆切边处理，切边后的所述器件晶圆呈凸台状，包括基底部和从所述基底部延伸出的凸起部；
将所述凸起部面向承载晶圆键合，在所述凸起部与所述承载晶圆之间形成粘结剂层；
对键合后的所述器件晶圆的背面减薄；
去除减薄后的所述器件晶圆边缘的所述粘结剂层，至少去除露出所述凸起部的所述粘结剂层；
形成低温氧化层，所述低温氧化层至少覆盖洗边后的所述粘结剂层的侧壁。
进一步的，采用等离子体增强化学气相沉积工艺或高密度等离子体化学气相沉积工艺形成所述低温氧化层。
进一步的，采用所述等离子体增强化学气相沉积工艺，在小于等于200℃的温度下形成所述低温氧化层。
进一步的，采用所述等离子体增强化学气相沉积工艺，在150℃～200℃的温度下形成所述低温氧化层。
进一步的，所述形成低温氧化层包括：
提供含硅前驱物；
将所述含硅前驱物气化后作为反应的前驱气体，在减薄后的所述器件晶圆表面形成化学吸附；
通入含氧气体进行氧化，生成所述低温氧化层。
进一步的，去除减薄后的所述器件晶圆边缘的所述粘结剂层的步骤包括：去除所述凸起部下方边缘的所述粘结剂层，形成凹陷；形成低温氧化层的步骤中，所述低温氧化层填充所述凹陷。
进一步的，所述器件晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的金属层。
进一步的，所述低温氧化层覆盖洗边后的所述器件晶圆的上表面和周圈侧壁。
进一步的，所述形成低温氧化层之后还包括：
在所述低温氧化层的表面形成钝化层；
刻蚀所述钝化层、所述低温氧化层、所述衬底以及部分厚度的所述介质层形成硅通孔，所述硅通孔暴露出所述金属层；
在所述硅通孔中填充互连层，所述互连层与所述金属层电连接。
进一步的，在所述硅通孔中填充所述互连层之后还包括：
去除所述器件晶圆在所述承载晶圆上投影范围以外的所述钝化层和所述低温氧化层；
通过解键合将所述器件晶圆与所述承载晶圆分离。
与现有技术相比，本发明具有如下有益效果：
本发明提供一种晶圆键合方法，包括：提供器件晶圆，对所述器件晶圆切边处理，切边后的所述器件晶圆呈凸台状，包括基底部和从所述基底部延伸出的凸起部；将所述凸起部面向承载晶圆键合，在所述凸起部与所述承载晶圆之间形成粘结剂层；对键合后的所述器件晶圆的背面减薄；去除减薄后的所述器件晶圆边缘的所述粘结剂层，至少去除露出所述凸起部的所述粘结剂层；形成低温氧化层，所述低温氧化层至少覆盖洗边后的所述粘结剂层的侧壁，以使粘结剂层不暴露，减少后续高温工艺制程使粘结剂层溢出造成的缺陷。
附图说明
图1为本发明实施例的一种晶圆键合方法流程示意图。
图2a为本发明实施例的器件晶圆与承载晶圆键合后示意图。
图2b为图2a的局部示意图。
图3为本发明实施例的器件晶圆减薄后示意图。
图4a和图4b为本发明实施例的器件晶圆洗边后示意图。
图5为本发明实施例的晶圆键合方法中形成低温氧化层后示意图。
图6为本发明实施例的晶圆键合方法中形成互连层后示意图。
图7为本发明实施例的晶圆键合方法中去除覆盖器件晶圆的周圈侧壁的低温氧化层后示意图。
其中，附图标记如下：
10-承载晶圆；20-器件晶圆；21-衬底；22-介质层；23-金属层；A-粘结剂层；30-低温氧化层；31-钝化层；32-互连层。
具体实施方式
基于上述研究，本发明实施例提供了一种晶圆键合方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种晶圆键合方法，如图1所示，包括：
提供器件晶圆，对所述器件晶圆切边处理，切边后的所述器件晶圆呈凸台状，包括基底部和从所述基底部延伸出的凸起部；
将所述凸起部面向承载晶圆键合，在所述凸起部与所述承载晶圆之间形成粘结剂层；
对键合后的所述器件晶圆的背面减薄；
去除减薄后的所述器件晶圆边缘的所述粘结剂层，至少去除露出所述凸起部的所述粘结剂层；
形成低温氧化层，所述低温氧化层至少覆盖洗边后的所述粘结剂层的侧壁。
下面结合图2至图7介绍本发明实施例的晶圆键合方法的各步骤。
如图2a和图2b所示，提供器件晶圆20，对器件晶圆20切边处理，切边区域为T，器件晶圆20切边处理后呈凸台状，包括基底部20a和从所述基底部延伸出的凸起部20b。器件晶圆20具有相对的正面f2和背面f1。示例性的，器件晶圆20包括衬底21、位于所述衬底21上的介质层22、嵌设于所述介质层22中的金属层23。本实施方式中，所述器件晶圆20的正面f2为所述介质层22远离所述衬底21的一面，所述器件晶圆20的背面f1为所述衬底21远离所述介质层22的一面。衬底21可以为半导体衬底，由适合于半导体装置的任何半导体材料(诸如硅、碳化硅和硅锗等)制成。衬底21中可以形成有各种装置(不限于半导体装置)构件(图中未示出)。衬底21还可以为已经形成有其他层或构件，例如：栅极结构、接触孔、介质层、金属连线和通孔等等。
将切边后的器件晶圆20与承载晶圆10键合，在所述器件晶圆20的正面f2与承载晶圆10之间形成粘结剂层A，所述器件晶圆20与所述承载晶圆10通过所述粘结剂层A键合。为了给器件晶圆20的边缘提供足够的承载以保证其在减薄时不破碎，粘结剂层A的涂抹面积大于切边后器件晶圆的正面f2(键合面)的面积。
如图2和图3所示，对键合后的所述器件晶圆20的背面f1减薄以及平坦化。器件晶圆20减薄的厚度大于等于器件晶圆20切边后剩余的厚度。具体的，减薄以及平坦化可先采用粗研磨再进行精细研磨工艺，粗研磨采用粗研磨机快速进行研磨，精细研磨例如采用化学机械研磨(CMP)工艺。
如图4a和图4b所示，去除减薄后的所述器件晶圆边缘的所述粘结剂层，可采用机械方法刀片切边或化学溶剂洗边。采用机械方法，在所述器件晶圆20的厚度方向上切至承载晶圆10,所述器件晶圆20的厚度方向是指与衬底21的背面f1或正面f2垂直的方向。具体的，切至露出承载晶圆10。通过切边去除背面减薄以及平坦化所带来的器件晶圆20的边缘(周圈)尖角(或不平整部分)，还去除露出的粘结剂层A。采用化学溶剂(例如可用酸性试剂)洗边时，去除露出所述凸起部的所述粘结剂层以外，所述粘结剂层与化学溶剂反应会被过去除一些，形成凹陷B。例如粘结剂层A与器件晶圆20相比往器件晶圆20的圆心方向(向内)凹陷。
器件晶圆20不做限制，可以为硅晶圆、锗(Ge)晶圆、锗化硅(SiGe)晶圆、SOI(绝缘体上硅)晶圆或GOI(绝缘体上锗)晶圆中的任意一种。器件晶圆20可以为经过一定半导体工艺加工处理后的晶圆，即所述晶圆可以形成有芯片(未示出)及所述芯片的后端连线。
如图5所示，形成低温氧化层(Low Temperature Oxidization，LTO)，所述低温氧化层30至少覆盖所述粘结剂层A的侧壁，以防止后续高温工艺使粘结剂层A溢出。粘结剂层A例如为键合胶。示例性的，所述低温氧化层30还覆盖所述减薄后的衬底21上表面，以及切边后的器件晶圆20的周圈侧壁，例如覆盖切边后器件晶圆20与承载晶圆10形成的台阶以及器件晶圆20的上表面。
可采用等离子体增强化学气相沉积(PECVD)工艺或高密度等离子体化学气相沉积(HDPCVD)工艺形成所述低温氧化层30。可利用PECVD方法在小于等于200℃的温度下形成低温氧化层30。例如，可利用PECVD方法在150℃～200℃的温度下(由含硅前驱物以及含氧前驱物)形成低温氧化层30。含硅前驱物例如硅烷、TEOS、原硅酸四乙酯或二异丙氨基硅烷(LTO520)中的任意一种。含氧前驱物例如分子氧和/或臭氧。低温氧化层30可包括二氧化硅。利用炉管生长的低温氧化层30或者用低温化学气相沉积(CVD)生长低温氧化层30，气体反应生成的低温氧化层30会将粘结剂层A存在向内的凹陷B时，将凹陷填充起来，具有更好的包裹效果，减少后续高温工艺制程使粘结剂层溢出造成的缺陷。
形成低温氧化层30的方法具体包括：
提供含硅前驱物；
将所述含硅前驱物气化后作为反应的前驱气体，在减薄后的所述器件晶圆表面形成化学吸附；
把多余的前驱气体抽走；
再通入含氧气体(例如O3)进行氧化，生成低温氧化层30；
抽走多余的气体。
如图6所示，在低温氧化层30的表面形成钝化层31，形成钝化层31的工艺包括：物理气相沉积、化学气相沉积或原子层沉积中任意一种或两种以上的组合。钝化层31对器件晶圆20具有较佳的附着及覆盖能力。钝化层31可以为：氧化硅和/或氮化硅。刻蚀所述钝化层31、低温氧化层30、衬底21以及部分厚度的介质层22形成硅通孔(TSV)，所述硅通孔V暴露出金属层23。在所述硅通孔V中填充互连层32，所述互连层32的材质为导电金属，比如铜或钨。互连层32与金属层23电连接，互连层32将器件晶圆20的电信号引出。
如图6和图7所示，去除器件晶圆20在承载晶圆10上投影范围以外的钝化层31和低温氧化层30，可采用等离子体刻蚀的方法去除。器件晶圆20的背面相关工艺完成之后，器件晶圆20通过解键合与承载晶圆10分离，承载晶圆10循环使用。
综上所述，本发明提供一种晶圆键合方法，包括：提供器件晶圆，对所述器件晶圆切边处理，切边后的所述器件晶圆呈凸台状，包括基底部和从所述基底部延伸出的凸起部；将所述凸起部面向承载晶圆键合，在所述凸起部与所述承载晶圆之间形成粘结剂层；对键合后的所述器件晶圆的背面减薄；去除减薄后的所述器件晶圆边缘的所述粘结剂层，至少去除露出所述凸起部的所述粘结剂层；形成低温氧化层，所述低温氧化层至少覆盖洗边后的所述粘结剂层的侧壁，以使粘结剂层不暴露，减少后续高温工艺制程使粘结剂层溢出造成的缺陷。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种晶圆键合方法，其特征在于，包括：
提供器件晶圆，对所述器件晶圆切边处理，切边后的所述器件晶圆呈凸台状，包括基底部和从所述基底部延伸出的凸起部；
将所述凸起部面向承载晶圆键合，在所述凸起部与所述承载晶圆之间形成粘结剂层；
对键合后的所述器件晶圆的背面减薄；
去除减薄后的所述器件晶圆边缘的所述粘结剂层，至少去除露出所述凸起部的所述粘结剂层；
形成低温氧化层，所述低温氧化层至少覆盖洗边后的所述粘结剂层的侧壁。
2.如权利要求1所述的晶圆键合方法，其特征在于，采用等离子体增强化学气相沉积工艺或高密度等离子体化学气相沉积工艺形成所述低温氧化层。
3.如权利要求2所述的晶圆键合方法，其特征在于，采用所述等离子体增强化学气相沉积工艺，在小于等于200℃的温度下形成所述低温氧化层。
4.如权利要求3所述的晶圆键合方法，其特征在于，采用所述等离子体增强化学气相沉积工艺，在150℃～200℃的温度下形成所述低温氧化层。
5.如权利要求2所述的晶圆键合方法，其特征在于，所述形成低温氧化层包括：
提供含硅前驱物；
将所述含硅前驱物气化后作为反应的前驱气体，在减薄后的所述器件晶圆表面形成化学吸附；
通入含氧气体进行氧化，生成所述低温氧化层。
6.如权利要求1所述的晶圆键合方法，其特征在于，
所述去除减薄后的所述器件晶圆边缘的所述粘结剂层的步骤包括：去除所述凸起部下方边缘的所述粘结剂层，形成凹陷；
形成低温氧化层的步骤中，所述低温氧化层填充所述凹陷。
7.如权利要求1至6任意一项所述的晶圆键合方法，其特征在于，所述器件晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的金属层。
8.如权利要求7所述的晶圆键合方法，其特征在于，所述低温氧化层覆盖洗边后的所述器件晶圆的上表面和周圈侧壁。
9.如权利要求8所述的晶圆键合方法，其特征在于，所述形成低温氧化层之后还包括：
在所述低温氧化层的表面形成钝化层；
刻蚀所述钝化层、所述低温氧化层、所述衬底以及部分厚度的所述介质层形成硅通孔，所述硅通孔暴露出所述金属层；
在所述硅通孔中填充互连层，所述互连层与所述金属层电连接。
10.如权利要求9所述的晶圆键合方法，其特征在于，在所述硅通孔中填充所述互连层之后还包括：
去除所述器件晶圆在所述承载晶圆上投影范围以外的所述钝化层和所述低温氧化层；
通过解键合将所述器件晶圆与所述承载晶圆分离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011445208.6A CN112599409B (zh) | 2020-12-08 | 2020-12-08 | 晶圆键合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011445208.6A CN112599409B (zh) | 2020-12-08 | 2020-12-08 | 晶圆键合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112599409A true CN112599409A (zh) | 2021-04-02 |
| CN112599409B CN112599409B (zh) | 2023-12-08 |
Family
ID=75192302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011445208.6A Active CN112599409B (zh) | 2020-12-08 | 2020-12-08 | 晶圆键合方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112599409B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116344337A (zh) * | 2023-05-30 | 2023-06-27 | 北京无线电测量研究所 | 一种化合物半导体晶圆背面加工方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109918A (ja) * | 2001-09-28 | 2003-04-11 | Internatl Business Mach Corp <Ibm> | 化学機械研磨（ｃｍｐ）を用いてボンディングのためにウェハを平滑化する装置およびその方法 |
| CN101079372A (zh) * | 2006-05-25 | 2007-11-28 | 索尼株式会社 | 基板处理方法和半导体装置的制造方法 |
| JP2012222233A (ja) * | 2011-04-12 | 2012-11-12 | Hitachi High-Technologies Corp | プラズマ処理装置 |
| US20160141263A1 (en) * | 2014-11-18 | 2016-05-19 | International Business Machines Corporation | Semiconductor device including built-in crack-arresting film structure |
| CN106571376A (zh) * | 2015-10-13 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
-
2020
- 2020-12-08 CN CN202011445208.6A patent/CN112599409B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109918A (ja) * | 2001-09-28 | 2003-04-11 | Internatl Business Mach Corp <Ibm> | 化学機械研磨（ｃｍｐ）を用いてボンディングのためにウェハを平滑化する装置およびその方法 |
| CN101079372A (zh) * | 2006-05-25 | 2007-11-28 | 索尼株式会社 | 基板处理方法和半导体装置的制造方法 |
| JP2012222233A (ja) * | 2011-04-12 | 2012-11-12 | Hitachi High-Technologies Corp | プラズマ処理装置 |
| US20160141263A1 (en) * | 2014-11-18 | 2016-05-19 | International Business Machines Corporation | Semiconductor device including built-in crack-arresting film structure |
| CN106571376A (zh) * | 2015-10-13 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116344337A (zh) * | 2023-05-30 | 2023-06-27 | 北京无线电测量研究所 | 一种化合物半导体晶圆背面加工方法 |
| CN116344337B (zh) * | 2023-05-30 | 2023-07-25 | 北京无线电测量研究所 | 一种化合物半导体晶圆背面加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112599409B (zh) | 2023-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6580128B2 (en) | Semiconductor substrate, semiconductor device, and processes of production of same | |
| US6524890B2 (en) | Method for manufacturing semiconductor device having element isolation structure | |
| US10062656B2 (en) | Composite bond structure in stacked semiconductor structure | |
| US11830837B2 (en) | Semiconductor package with air gap | |
| US20110260297A1 (en) | Through-substrate via and fabrication method thereof | |
| CN109390305A (zh) | 一种键合晶圆及其制备方法 | |
| US11545395B2 (en) | Techniques for wafer stack processing | |
| CN110875268A (zh) | 晶圆级封装方法及封装结构 | |
| US7723821B2 (en) | Microelectronic assembly | |
| CN112599409B (zh) | 晶圆键合方法 | |
| CN111564362B (zh) | 晶圆边缘处理方法 | |
| CN116504753B (zh) | 逻辑电路与后道互连电路混合键合的三维集成结构及工艺 | |
| US20230005756A1 (en) | Semiconductor device and method of manufacturing a semiconductor device using multiple cmp processes | |
| CN115881622A (zh) | 一种晶圆键合的方法 | |
| JP2001028354A (ja) | 半導体装置の製造方法 | |
| US11817306B2 (en) | Method for manufacturing semiconductor package with air gap | |
| CN112071746B (zh) | 晶圆键合方法 | |
| US10950631B1 (en) | Semiconductor-on-insulator wafer having a composite insulator layer | |
| CN107527863B (zh) | 一种半导体器件的制作方法 | |
| US11935854B2 (en) | Method for forming bonded semiconductor structure utilizing concave/convex profile design for bonding pads | |
| US20240047266A1 (en) | Method of forming protective layer utilized in silicon remove process | |
| JP2000306993A (ja) | 多層基板の製造方法 | |
| CN116403890A (zh) | 封装方法 | |
| JP2003324199A (ja) | 半導体装置の製造方法 | |
| CN114725063A (zh) | 半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |