CN100485881C - 清洗晶片的方法 - Google Patents

清洗晶片的方法 Download PDF

Info

Publication number
CN100485881C
CN100485881C CNB2005100978956A CN200510097895A CN100485881C CN 100485881 C CN100485881 C CN 100485881C CN B2005100978956 A CNB2005100978956 A CN B2005100978956A CN 200510097895 A CN200510097895 A CN 200510097895A CN 100485881 C CN100485881 C CN 100485881C
Authority
CN
China
Prior art keywords
wafer
depositing operation
dry type
type cleaning
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100978956A
Other languages
English (en)
Other versions
CN1925113A (zh
Inventor
陈明德
吴一经
黄建栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2005100978956A priority Critical patent/CN100485881C/zh
Publication of CN1925113A publication Critical patent/CN1925113A/zh
Application granted granted Critical
Publication of CN100485881C publication Critical patent/CN100485881C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供一种清洗晶片的方法。首先提供一晶片,并将晶片载入一反应室。接着顶起晶片,并对晶片进行一干式清洗工艺,以清洗晶片的晶面、晶背与晶边。最后对晶片进行一沉积工艺,其中干式清洗工艺与沉积工艺是利用原位方式(in-situ)进行。

Description

清洗晶片的方法
技术领域
本发明涉及一种清洗晶片的方法,尤其涉及一种在进行沉积工艺前通过顶起晶片而可有效去除附着于晶片的晶面、晶背与晶边上微粒的清洗晶片的方法。
背景技术
一般而言,半导体工艺主要是利用反复进行沉积工艺、光刻工艺与蚀刻工艺等,堆叠出所欲制作的半导体元件。在各工艺的进行过程中,不可避免的会产生微粒,特别是在蚀刻工艺之后,晶片的表面(包括晶面、晶背与晶边)经常会有大量的高分子聚合物(polymer)残留,而这些高分子聚合物若不加以去除,则于后续工艺中即可能由于受热而成为微粒(particle)的来源,进而影响后续工艺的良率与产品的稳定性。特别是对于沉积工艺而言,若晶片未能有效清洗而使高分子聚合物残留于晶片的表面,则于进行沉积工艺时会由于微粒而严重影响欲沉积的薄膜与晶片之间的附着力,进而造成薄膜脱落(film peeling)问题,而影响产品的良率。
请参考图1,图1为现有一沉积工艺的流程图。如图1所示,现有沉积工艺的流程如下所述:
步骤10:提供一欲进行沉积工艺的晶片;
步骤12:接着对晶片进行一清洗工艺;以及
步骤14:对晶片进行一沉积工艺。
由上述可知,尽管现有方法在进行沉积工艺之前会先对晶片进行一清洗工艺,但由于晶片在进行清洗工艺时是平贴于沉积机台的静电吸盘(E-chuck)上,因此仅能针对晶片的晶面(front side)进行清洗,而对于晶片的晶背(back side)与晶边(bevel)则无法达到清洗的作用。
请参考图2,图2为现有沉积工艺前进行的清洗工艺的方法示意图。如图2所示,首先将一欲进行沉积工艺的晶片20载入一沉积机台30。沉积机台30包含有一反应室32、一静电吸盘34设置于反应室32的底部用以承载晶片20、一冷却系统36设于反应室32的底部、多个射频电源(RF power)38与感应线圈(inductive coils)40,分别设置于反应室32的顶部、底部与侧壁,用以激发气体以产生等离子体。接着进行清洗工艺,通过设置于反应室32的底部、顶部与侧壁的射频电源38供给不同的电压,同时通过感应线圈40激发反应室32内的气体并产生等离子体清洗晶片20。
然而如图2所示,在进行清洗工艺时晶片20是平贴于静电吸盘34上,因此仅有附着于晶面22的微粒会被清洗,而附着于晶背24与晶边26的微粒并未被清洗而仍会残留于晶片20上。在此状况下,残留于晶背24与晶边26的微粒将在后续沉积工艺中影响到薄膜(未图示)与晶片20之间的附着力,而欠佳的附着力将使薄膜于后续工艺中因热效应造成脱落,进而影响产品良率。
由上述可知,现有清洗晶片的方法显然有其缺点,而犹待进一步的改善。鉴于此,申请人根据此等缺点及依据多年从事半导体工艺的相关经验,悉心观察且研究,而提出改良的本发明。
发明内容
据此,本发明的一目的在于提供一种清洗晶片的方法,以彻底清洗晶片的晶面、晶背与晶边。
本发明的另一目的在于提供一种进行沉积工艺的方法,以确保沉积工艺的良率。
根据本发明,揭露了一种清洗晶片的方法。首先提供一晶片,并将晶片载入一反应室。接着顶起晶片,并对晶片进行一干式清洗工艺。最后对晶片进行一沉积工艺,其中干式清洗工艺与沉积工艺是利用原位方式(in-situ)方式进行。
根据本发明,还揭露了一种进行沉积工艺的方法。首先提供一晶片,并将晶片载入一反应室。随后顶起晶片,并对晶片进行一干式清洗工艺,以清洗晶片的晶面(front side)、晶背(back side)与晶边(bevel)。最后对晶片进行一沉积工艺,其中干式清洗工艺与沉积工艺是利用原位方式(in-situ)方式进行。
由于本发明的方法是于晶片被顶起的状况下进行干式清洗工艺,因此不仅可清洗晶片的晶面,还可有效去除附着于晶片的晶背与晶边的微粒,故可确保后续沉积工艺的良率。
附图说明
图1为现有一沉积工艺的流程图;
图2为现有沉积工艺前进行的清洗工艺的方法示意图;
图3为本发明一优选实施例清洗晶片的方法的流程图;
图4至图6为本发明清洗晶片的方法应用于一浅沟隔离填充工艺的方法示意图;
图7至图9为本发明另一优选实施例进行沉积工艺的方法示意图。
主要元件符号说明
10    步骤流程            12    步骤流程
14    步骤流程            20    晶片
22    晶面                24    晶背
26    晶边                30    沉积机台
32    反应室              34    静电吸盘
36    冷却系统            38    射频电源
40    感应线圈            50    步骤流程
52    步骤流程            54    步骤流程
60    晶片                62    垫氧化层
64    垫氮化层            66    浅沟槽
68    衬氧化层            70    衬氮化层
80    沉积机台            82    反应室
84    静电吸盘            86    冷却系统
88    射频电源            90    感应线圈
92    顶针                94    晶面
96    晶背                98    晶边
99    氧化层              100   晶片
102   堆叠栅极结构        104   场氧化层
106   栅极介电层          108   多晶硅层
110   顶盖层              112   埋藏漏极与源极
120   沉积机台            122   反应室
124   静电吸盘            126   冷却系统
128   射频电源            130   感应线圈
132   顶针                134   晶面
136   晶背                138   晶边
140   介电层
具体实施方式
请参考图3,图3为本发明一优选实施例清洗晶片的方法的流程图。如图3所示,本发明清洗晶片的方法包括下列步骤:
步骤50:提供一晶片,并将晶片载入一沉积机台的反应室;
步骤52:接着顶起晶片,并对晶片进行一干式清洗工艺;以及
步骤54:对晶片进行一沉积工艺。
由上述可知,本发明清洗晶片的方法是在进行沉积工艺之前,先将晶片顶起并进行一干式清洗工艺,由此去除晶片的晶面、晶背与晶边上所附着的微粒,以确保后续沉积工艺的良率。请继续参考图4至图6,图4至图6为本发明清洗晶片的方法应用于一浅沟隔离填充(STI filling)工艺的方法示意图。如图4所示,首先提供一晶片60,其中晶片60包括一垫氧化层(padoxide layer)62设于晶片60的表面,一垫氮化层(pad nitride layer)64设于垫氧化层62的表面,以及多个浅沟槽66。此外,各浅沟槽66的内壁还包含有一衬氧化层(liner oxide layer)68以及一衬氮化层(liner nitride layer)70。接着将晶片60载入一沉积机台80,其中于本实施例中,浅沟隔离填充工艺是利用高密度等离子体化学气相沉积工艺达成,因此沉积机台80为一高密度等离子体化学气相沉积机台,然而本发明的沉积机台80并不局限于此,而可视沉积工艺的不同,例如各式化学气相沉积工艺(CVD)、等离子体增强化学气相沉积工艺(PECVD)或物理气相沉积工艺(PVD)等,而为其他沉积机台。沉积机台80包括一反应室82、一静电吸盘84设置于反应室82的底部用以承载晶片60、一冷却系统86设于反应室82的底部用以冷却反应室82与晶片60、多个射频电源(RF power)88与感应线圈(inductive coils)90,设置于反应室82的顶部、底部与侧壁,用以激发气体以产生等离子体。
接着如图5所示,接着进行一干式清洗工艺。首先,利用沉积机台80的静电吸盘84上原本具备的顶针(pin)92将晶片60顶起,并于反应室80中通入反应气体。在此同时设置于反应室82的底部、顶部与侧壁的射频电源88会供给不同的电压,同时通过感应线圈90激发反应室82内的气体,进而产生等离子体,藉以对晶片60进行干式清洗工艺。值得注意的是本发明的干式清洗工艺还同时具备有预热晶片60的作用。另外,在本发明的干式清洗工艺中,通入的气体可为氧气、臭氧、含氧气体,例如一氧化二氮(N2O),以及惰性气体,例如氩(argon)中的至少任一种或其组合,然而本发明的干式清洗工艺所通入的气体并不限于此,而可视效果与欲清除的微粒不同而选用其他气体。另外,本发明的干式清洗工艺也不限定于等离子体清洗工艺,而可视效果直接利用通入气体以及加热方式,达到清洗晶片60的效果。
承上述,由于本发明的方法是于晶片60被顶起的状况下进行,因此不仅晶片60的晶面94会被等离子体清洗,同时附着于晶背96与晶边98的微粒也会于干式清洗工艺中被去除,因此可确保后续沉积工艺的良率。如图6所示,接着进行一沉积工艺,于晶片60的晶面94与浅沟槽66中沉积一氧化层99,其中氧化层99在经后续化学机械抛光(CMP)工艺后即形成浅沟隔离。由于本发明的干式清洗工艺与沉积工艺是以原位方式(in-situ)在同一反应室82中进行,同时于干式清洗工艺中,晶片60的晶面94、晶背96与晶边98的微粒均被彻底清除,故确保了氧化层99与晶片60(衬氮化层70)之间良好的附着力,因此不会在后续工艺中发生脱落的问题。值得注意的是在本实施例中,沉积工艺是于晶片60被顶起的状况下进行,而本发明的应用并不限于此。换句话说,沉积工艺中晶片60的位置可视薄膜沉积的效果与实际状况而作调整,而并不限定于被顶起的状况。另外,上述所揭露的浅沟隔离填充工艺仅用作说明本发明清洗晶片的方法的一优选实施例,而并非本发明清洗晶片的方法的限制。举例来说,本发明清洗晶片的方法也可用于沉积介电层之前,如沉积氮化层或是氮氧化层之前。
请继续参考图7至第9图,图7至第9图为本发明另一优选实施例进行沉积工艺的方法示意图,其中本实施例是以一堆叠式栅极快闪存储器的介电层沉积工艺为例,但本发明进行沉积工艺的方法并不局限于此。首先,如图7所示,提供一晶片100,上述晶片100包括多个堆叠栅极结构102,并利用场氧化层104加以隔离。堆叠栅极结构102包括一栅极介电层106设于晶片100的表面,一多晶硅层108设于栅极介电层106上,以及一顶盖层110设于多晶硅层108上。另外,堆叠栅极结构102与场氧化层104之间的晶片100中还包括作为快闪存储器的埋藏漏极与源极(buried drainand source,BD/BS)112。接着将晶片100载入一沉积机台120,其中于本实施例中,沉积机台120为一高密度等离子体化学气相沉积机台,然而本发明的沉积机台并不局限于此,而可视沉积工艺的不同,例如各式化学气相沉积工艺、等离子体增强化学气相沉积工艺或物理气相沉积工艺等,而为其他沉积机台。沉积机台120包括一反应室122、一静电吸盘124设置于反应室122的底部用以承载晶片100、一冷却系统126设于反应室122的底部用以冷却反应室122与晶片100、多个射频电源(RF power)128与感应线圈(inductive coils)130,设置于反应室122的顶部、底部与侧壁,用以激发气体以产生等离子体。
接着如图8所示,接着进行一干式清洗工艺,并同时进行一预热工艺。首先,利用沉积机台120的静电吸盘124上原本具备的顶针132将晶片100顶起,并于反应室122中通入反应气体。在此同时设置于反应室122的底部、顶部与侧壁的射频电源128会供给不同的电压,同时通过感应线圈130激发反应室122内的气体以产生等离子体,由此对晶片100进行干式清洗工艺。在本发明的干式清洗工艺中,通入的气体可为氧气、臭氧、含氧气体,例如一氧化二氮(N2O),以及惰性气体,例如氩(argon)中的至少任一种或其组合,然而本发明的干式清洗工艺所通入的气体并不限于此,而可视效果与欲清除的微粒不同而选用其他气体。另外,射频电源128所供应的电压大小也无限定,而可视效果加以调整由此达到较佳的清洗效果与预热效果。
由于本发明的方法是于晶片100被顶起的状况下进行,因此不仅晶片100的晶面134会被等离子体清洗,同时附着于晶背136与晶边138的微粒也会于干式清洗工艺中被去除,因此可确保后续沉积工艺的良率。如图9所示,接着将晶片100下降至静电吸盘124表面,并进行一沉积工艺,于晶片100的晶面134与堆叠栅极结构102上全面沉积一介电层140,其中介电层140包括氧化层、氮化层、氮氧化层或其他介电材质。
由于本发明的干式清洗工艺与沉积工艺是以原位方式(in-situ)方式在同一反应室122中进行,且于干式清洗工艺中晶片100的晶面134、晶背136与晶边138的微粒均被彻底清除,故确保了后续沉积的介电层140的品质,以及介电层140与晶片100之间良好的附着力,而不会在后续工艺中发生脱落的问题。另外,值得注意的是在本实施例中,沉积工艺是于晶片100在平贴于静电吸盘124的状况下进行,而本发明的应用并不限于此。换句话说,在沉积工艺中晶片100的位置可视薄膜沉积的效果与实际状况而作调整,而并不限定于平贴于静电吸盘124的状况下进行。
相较于现有清洗晶片的方法,本发明清洗晶片的方法是先将晶片顶起,再进行一干式清洗工艺,例如一等离子体清洗工艺,藉以清除附着于晶片的晶面、晶背与晶边的微粒,因此可有效清洗晶片以确保后续沉积工艺的可靠度。相比之下,现有清洗晶片的方法是在晶片平贴于静电吸盘的状况下进行清洗工艺,因此无法去除附着于晶背与晶边的微粒。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。

Claims (10)

1.一种清洗晶片的方法,包括以下步骤:
提供一晶片,并将该晶片载入一反应室;
顶起该晶片,并对该晶片进行一干式清洗工艺;以及
对该晶片进行一沉积工艺;
其中该干式清洗工艺与该沉积工艺是利用原位方式进行。
2.如权利要求1所述的方法,其中该干式清洗工艺是用于清洗该晶片的一晶面、一晶背与一晶边。
3.如权利要求1所述的方法,其中该干式清洗工艺包括一等离子体清洗工艺。
4.如权利要求3所述的方法,还包括在进行该等离子体清洗工艺时于该反应室中通入至少一气体。
5.如权利要求4所述的方法,其中该气体是选自含氧气体与惰性气体中的至少一种。
6.如权利要求1所述的方法,还包括在进行该干式清洗工艺时,一并进行一预热工艺。
7.如权利要求1所述的方法,其中该沉积工艺包括一化学气相沉积工艺、一等离子体增强化学气相沉积工艺、一高密度等离子体化学气相沉积工艺或一物理气相沉积工艺。
8.如权利要求1所述的方法,其中该沉积工艺于该晶片上沉积至少一介电层。
9.如权利要求8所述的方法,其中该介电层包括一氧化层、一氮化层与一氮氧化层。
10.如权利要求1所述的方法,其中该沉积工艺是在顶起该晶片时进行。
CNB2005100978956A 2005-09-02 2005-09-02 清洗晶片的方法 Active CN100485881C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100978956A CN100485881C (zh) 2005-09-02 2005-09-02 清洗晶片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100978956A CN100485881C (zh) 2005-09-02 2005-09-02 清洗晶片的方法

Publications (2)

Publication Number Publication Date
CN1925113A CN1925113A (zh) 2007-03-07
CN100485881C true CN100485881C (zh) 2009-05-06

Family

ID=37817681

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100978956A Active CN100485881C (zh) 2005-09-02 2005-09-02 清洗晶片的方法

Country Status (1)

Country Link
CN (1) CN100485881C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7578889B2 (en) * 2007-03-30 2009-08-25 Lam Research Corporation Methodology for cleaning of surface metal contamination from electrode assemblies
CN110060944A (zh) * 2019-04-03 2019-07-26 长电科技(宿迁)有限公司 一种具有等离子清洗功能的包封预热台

Also Published As

Publication number Publication date
CN1925113A (zh) 2007-03-07

Similar Documents

Publication Publication Date Title
US7468326B2 (en) Method of cleaning a wafer
US7618515B2 (en) Focus ring, plasma etching apparatus and plasma etching method
US20140004690A1 (en) Method of manufacturing semiconductor device
US9397196B2 (en) Methods of manufacturing semiconductor devices that include performing hydrogen plasma treatment on insulating layer
US20190043866A1 (en) Method for forming semiconductor integrated circuit structure
CN100485881C (zh) 清洗晶片的方法
JP2004128037A (ja) 半導体装置の製造方法
CN115206762A (zh) 用于等离子体蚀刻的装置和方法
US20210025056A1 (en) Electrostatic chuck for damage-free substrate processing
US8623726B2 (en) Method for filling a physical isolation trench and integrating a vertical channel array with a periphery circuit
US10381360B1 (en) Control gate dummy for word line uniformity and method for producing the same
US20070232069A1 (en) Chemical mechanical polishing apparatus
KR101053988B1 (ko) 불휘발성 메모리 소자의 게이트 패턴 및 그 형성방법
CN106158621B (zh) 半导体器件制作方法、半导体器件及电子装置
CN111180450B (zh) 一种半导体器件及其制作方法、电子装置
US20080014753A1 (en) Method of Manufacturing a Semiconductor Device Using a Radical Oxidation Process
KR101185990B1 (ko) 반도체 소자의 형성방법
JP5698847B2 (ja) 半導体素子の製造方法
US20070077772A1 (en) Apparatus and method for manufacturing semiconductor device using plasma
CN113611604A (zh) 半导体元件的制作方法
CN102592988A (zh) 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法
JP2004179301A (ja) 半導体集積回路装置の製造方法
US6552360B1 (en) Method and circuit layout for reducing post chemical mechanical polishing defect count
KR100725709B1 (ko) 반도체 소자의 제조 방법
CN113223995A (zh) 浅沟槽隔离结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant