CN115425008A - 半导体结构 - Google Patents

半导体结构 Download PDF

Info

Publication number
CN115425008A
CN115425008A CN202110609507.7A CN202110609507A CN115425008A CN 115425008 A CN115425008 A CN 115425008A CN 202110609507 A CN202110609507 A CN 202110609507A CN 115425008 A CN115425008 A CN 115425008A
Authority
CN
China
Prior art keywords
metal layer
semiconductor structure
connection
silicon
connecting column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110609507.7A
Other languages
English (en)
Inventor
李宗翰
刘志拯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110609507.7A priority Critical patent/CN115425008A/zh
Priority to PCT/CN2021/120401 priority patent/WO2022252447A1/zh
Priority to US17/568,375 priority patent/US20220384280A1/en
Publication of CN115425008A publication Critical patent/CN115425008A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体技术领域，提出了一种半导体结构，包括半导体基体和测试元件组，测试元件组包括：第一金属层，第一金属层位于半导体基体上，第一金属层形成有预留空间，预留空间贯通第一金属层；第二金属层，第二金属层位于第一金属层的上方，且与第一金属层间隔设置；硅通孔，硅通孔位于半导体基体内，且穿过预留空间，硅通孔与第二金属层相连接；其中，硅通孔的截面积小于预留空间的截面积，以使得硅通孔与第一金属层相间隔。通过在第一金属层上形成有预留空间，从而可以使得硅通孔穿过预留空间后与第二金属层相连接，并保证硅通孔和第一金属层不连接，从而可以通过测试设备与第二金属层相连接，以实现对硅通孔的测试。

Description

半导体结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构。
背景技术
随着半导体器件日趋高功能化，利用TEG(Test Element Group，测试元件组)芯片来评估半导体的结构及组装流程显得尤为重要。
发明内容
本发明提供一种半导体结构，以方便测试硅通孔的性能。
本发明提供了一种半导体结构，包括半导体基体和测试元件组，测试元件组包括：
第一金属层，第一金属层位于半导体基体上，第一金属层形成有预留空间，预留空间贯通第一金属层；
第二金属层，第二金属层位于第一金属层的上方，且与第一金属层间隔设置；
硅通孔，硅通孔位于半导体基体内，且穿过预留空间，硅通孔与第二金属层相连接；
其中，硅通孔的截面积小于预留空间的截面积，以使得硅通孔与第一金属层相间隔。
在本发明的一个实施例中，预留空间设置于第一金属层的边缘。
在本发明的一个实施例中，预留空间为多个，硅通孔为多个；
其中，多个预留空间中的至少一个位于第一金属层的拐角区域。
在本发明的一个实施例中，预留空间为矩形，第一金属层的四个拐角区域均形成有预留空间。
在本发明的一个实施例中，测试元件组还包括：
第一连接柱，第一连接柱的两端分别连接第一金属层与第二金属层。
在本发明的一个实施例中，测试元件组还包括：
第二连接柱，第二连接柱的两端分别连接硅通孔与第二金属层。
在本发明的一个实施例中，第一连接柱的横截面的面积小于第二连接柱的横截面的面积。
在本发明的一个实施例中，测试元件组还包括：
第三金属层，第三金属层位于第二金属层的上方，且与第二金属层间隔设置；
第三连接柱，第三连接柱的两端分别连接第二金属层与第三金属层。
在本发明的一个实施例中，第一连接柱与第三连接柱沿垂直于半导体基体的方向上在同一个平面上的投影至少部分不重合。
在本发明的一个实施例中，测试元件组还包括：
第四金属层，第四金属层位于第三金属层的上方，且与第三金属层间隔设置；
第四连接柱，第四连接柱的两端分别连接第三金属层与第四金属层。
在本发明的一个实施例中，第三连接柱与第四连接柱沿垂直于半导体基体的方向上在同一个平面上的投影至少部分不重合。
在本发明的一个实施例中，测试元件组还包括：
第五金属层，第五金属层位于第四金属层的上方，且与第四金属层间隔设置；
第五连接柱，第五连接柱的两端分别连接第四金属层与第五金属层。
在本发明的一个实施例中，第四连接柱与第五连接柱沿垂直于半导体基体的方向上在同一个平面上的投影至少部分不重合。
在本发明的一个实施例中，第五金属层为重布线层。
在本发明的一个实施例中，第四连接柱的横截面的面积小于第五连接柱的横截面的面积。
在本发明的一个实施例中，重布线层的线条宽度大于第一金属层、第二金属层、第三金属层以及第四金属层中任意之一的线条宽度。
在本发明的一个实施例中，第一金属层、第二金属层、第三金属层、第四金属层以及第五金属层中的至少之一为网格状结构。
在本发明的一个实施例中，第三金属层为重布线层；
其中，第一连接柱的横截面的面积小于第三连接柱的横截面的面积。
在本发明的一个实施例中，第四金属层为重布线层；
其中，第三连接柱的横截面的面积小于第四连接柱的横截面的面积。
本发明实施例的半导体结构包括半导体基体和测试元件组，测试元件组包括第一金属层、第二金属层以及硅通孔，通过在第一金属层上形成有预留空间，从而可以使得硅通孔穿过预留空间后与第二金属层相连接，并保证硅通孔和第一金属层不连接，从而可以通过测试设备与第二金属层相连接，以实现对硅通孔的测试。
附图说明
通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标，特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1是根据一示例性实施方式示出的一种半导体结构的测试元件组的结构示意图；
图2是根据一示例性实施方式示出的一种半导体结构的第一金属层和硅通孔的结构示意图；
图3是根据一示例性实施方式示出的一种半导体结构的第二金属层的结构示意图；
图4是根据一示例性实施方式示出的一种半导体结构的第一连接柱和第二连接柱的结构示意图；
图5是根据一示例性实施方式示出的一种半导体结构的第三金属层的结构示意图；
图6是根据一示例性实施方式示出的一种半导体结构的第三连接柱的结构示意图；
图7是根据一示例性实施方式示出的一种半导体结构的第四金属层的结构示意图；
图8是根据一示例性实施方式示出的一种半导体结构的第四连接柱的结构示意图；
图9是根据一示例性实施方式示出的一种半导体结构的第五金属层的结构示意图；
图10是根据一示例性实施方式示出的一种半导体结构的第五连接柱的结构示意图。
附图标记说明如下：
1、测试元件组；10、第一金属层；11、预留空间；20、第二金属层；21、第一连接柱；22、第二连接柱；30、硅通孔；40、第三金属层；41、第三连接柱；50、第四金属层；51、第四连接柱；60、第五金属层；61、第五连接柱。
具体实施方式
体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
在对本公开的不同示例性实施方式的下面描述中，参照附图进行，附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本公开的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。
本发明的一个实施例提供了一种半导体结构，请参考图1至图3，半导体结构包括半导体基体和测试元件组1，测试元件组1包括：第一金属层10，第一金属层10位于半导体基体上，第一金属层10形成有预留空间11，预留空间11贯通第一金属层10的上表面和下表面；第二金属层20，第二金属层20位于第一金属层10的上方，且与第一金属层10间隔设置；硅通孔30，硅通孔30位于半导体基体内，且穿过预留空间11，硅通孔30与第二金属层20相连接；其中，硅通孔30的截面积小于预留空间11的截面积，以使得硅通孔30与第一金属层10相间隔。
本发明一个实施例的半导体结构包括半导体基体和测试元件组1，测试元件组1包括第一金属层10、第二金属层20以及硅通孔30，通过在第一金属层10上形成有预留空间11，从而可以使得硅通孔30穿过预留空间11后与第二金属层20相连接，并保证硅通孔30和第一金属层10不连接，从而可以通过测试设备与第二金属层20相连接，以实现对硅通孔30的测试。
需要说明的是，半导体结构包括实际器件晶片和测试元件组1，通过测试元件组1可以实现对实际器件晶片的测试，即测试元件组1成为检测晶片或者测试晶片。而本实施例中，实际器件晶片包括与本申请中的硅通孔30大致相同的结构，因此通过检测测试元件组1的硅通孔30(TSV)性能即可以得到实际器件晶片的硅通孔性能。
在一些实施例中，测试元件组1的布线层可以仅包括第一金属层10和第二金属层20，考虑到第二金属层20与硅通孔30相连接，因此可以在第二金属层20上设置有测试焊盘(test pad)，可以使用探针与相应的测试焊盘(即与硅通孔30相连接的测试焊盘)相连接，以此实现对硅通孔30的测试。
在一个实施例中，半导体基体包括衬底，第一金属层10位于衬底的上方，测试元件组1还包括：接触孔，接触孔的两端分别连接第一金属层10和衬底。半导体基体还可以包括绝缘层，测试元件组1可以位于绝缘层内，绝缘层实现对测试元件组1的保护和隔离。硅通孔30贯通衬底，可以在形成第一金属层10后，形成硅通孔30，因此，第一金属层10形成的预留空间11可以保证硅通孔30的顺利形成。
在一个实施例中，预留空间11可以形成于第一金属层10的中部，即预留空间11具有周向封闭的壁面。
可选的，预留空间11设置于第一金属层10的边缘。
预留空间11位于第一金属层10的周向外侧，即预留空间11的周向壁面不是封闭的。
在一个实施例中，预留空间11为多个，硅通孔30为多个，即多个硅通孔30分别穿过相应的预留空间11，以与第二金属层20相连接。在某些实施例中，多个预留空间11中的至少一个位于第一金属层10的拐角区域，以此保证第一金属层10的结构不用过于复杂化，从而降低制作成本。
在一个实施例中，结合图2所示，预留空间11为矩形，第一金属层10的四个拐角区域均形成有预留空间11，即类似在一个矩形结构上切除了4个拐角，从而形成了4个预留空间11，以此保证相应的硅通孔30穿过。
在一个实施例中，如图4所示，测试元件组1还包括：第一连接柱21，第一连接柱21的两端分别连接第一金属层10与第二金属层20，从而可以使得第一金属层10通过第一连接柱21与第二金属层20进行连接。
可选的，第一连接柱21可以是接触孔结构或过孔结构。
在一个实施例中，如图4所示，测试元件组1还包括：第二连接柱22，第二连接柱22的两端分别连接硅通孔30与第二金属层20，即硅通孔30可以通过第二连接柱22与第二金属层20进行连接，以此保证连接的稳定性，且可以减小硅通孔30的长度。
可选的，第二连接柱22可以是接触孔结构。第二连接柱22可以为多个，多个第二连接柱22与多个硅通孔30相对应。
在一个实施例中，第一连接柱21的横截面的面积小于第二连接柱22的横截面的面积。考虑到硅通孔30自身的结构特性，且为了能够可靠连接硅通孔30，因此第二连接柱22的横截面的面积相对较大，而第一连接柱21用于连接相邻的第一金属层10与第二金属层20，且第一金属层10与第二金属层20的线宽较小，因此第一连接柱21的横截面的面积可以相对较小，以此降低空间占用率，且可以适当简化结构。
可选的，第一金属层10与第二金属层20可以为网格状结构。
在一个实施例中，如图1、图5和图6所示，测试元件组1还包括：第三金属层40，第三金属层40位于第二金属层20的上方，且与第二金属层20间隔设置；第三连接柱41，第三连接柱41的两端分别连接第二金属层20与第三金属层40，即第二金属层20通过第三连接柱41与第三金属层40相连接，此时，硅通孔30可以与第三金属层40相连接，从而进行检测硅通孔30时，可以使得探针与第三金属层40上的测试焊盘相连接。
在一些实施例中，测试元件组1的布线层可以仅包括第一金属层10、第二金属层20以及第三金属层40，考虑到第二金属层20与硅通孔30相连接，且第三金属层40可以通过第三连接柱41与第二金属层20相连接，即可以实现第三金属层40与硅通孔30的电连接，因此可以在第三金属层40上设置有测试焊盘，可以使用探针与相应的测试焊盘相连接，以此实现对硅通孔30的测试。
进一步的，第三金属层40为重布线层(RDL)，即通过第三金属层40可以将第二金属层20和第一金属层10上的连接焊盘引出，以方便后续测试使用。可选的，第一连接柱21的横截面的面积小于第三连接柱41的横截面的面积，相应的，第三金属层40的线宽较大，以此保证第三金属层40可靠覆盖第三连接柱41，且实现了与第二金属层20的可靠连接，重布线层的线条宽度大于第一金属层10与第二金属层20中任意之一的线条宽度。
在一个实施例中，第一连接柱21与第三连接柱41沿垂直于半导体基体的方向上在同一个平面上的投影至少部分不重合，即第一连接柱21与第三连接柱41在竖直空间内属于错开设置，考虑到第一连接柱21与第三连接柱41分别连接于第二金属层20的相对两个表面，因此将第一连接柱21与第三连接柱41在竖直空间内错开设置，可以避免应力集中于一个位置处，以此保证半导体结构的稳定性，可以增加半导体结构的使用寿命。可选的，第二连接柱22与第三连接柱41沿垂直于半导体基体的方向上在同一个平面上的投影至少部分不重合。
进一步的，第一连接柱21、第二连接柱22以及第三连接柱41可以均为多个。第三连接柱41可以是过孔结构。
在某些实施例中，第一连接柱21与第三连接柱41沿垂直于半导体基体的方向上在同一个平面上的投影相重合，即第一连接柱21与第三连接柱41的结构可以完全相同。
可选的，第三金属层40可以为网格状结构。
在一个实施例中，如图1、图7和图8所示，测试元件组1还包括：第四金属层50，第四金属层50位于第三金属层40的上方，且与第三金属层40间隔设置；第四连接柱51，第四连接柱51的两端分别连接第三金属层40与第四金属层50，即第三金属层40通过第四连接柱51与第四金属层50相连接，此时，硅通孔30可以与第四金属层50相连接，从而进行检测硅通孔30时，可以使得探针与第四金属层50上的测试焊盘相连接。
在一些实施例中，测试元件组1的布线层可以仅包括第一金属层10、第二金属层20、第三金属层40以及第四金属层50，考虑到第二金属层20与硅通孔30相连接，第三金属层40通过第三连接柱41与第二金属层20相连接，且第四金属层50通过第四连接柱51与第三金属层40相连接，即可以实现第四金属层50与硅通孔30的电连接，因此可以在第四金属层50上设置有测试焊盘，可以使用探针与相应的测试焊盘相连接，以此实现对硅通孔30的测试。
进一步的，第四金属层50为重布线层，即可以通过第四金属层50将可以将第三金属层40、第二金属层20以及第一金属层10上的连接焊盘引出，以方便后续测试使用。可选的，第三连接柱41的横截面的面积小于第四连接柱51的横截面的面积，相应的，第四金属层50的线宽较大，以此保证第四金属层50可靠覆盖第四连接柱51，且实现了与第三金属层40的可靠连接，重布线层的线条宽度大于第一金属层10、第二金属层20以及第三金属层40中任意之一的线条宽度。
在一个实施例中，第三连接柱41与第四连接柱51沿垂直于半导体基体的方向上在同一个平面上的投影至少部分不重合，即第三连接柱41与第四连接柱51在竖直空间内属于错开设置，考虑到第三连接柱41与第四连接柱51分别连接于第三金属层40的相对两个表面，因此将第三连接柱41与第四连接柱51在竖直空间内错开设置，可以避免应力集中于一个位置处，以此保证半导体结构的稳定性，可以增加半导体结构的使用寿命。
进一步的，第三连接柱41与第四连接柱51可以均为多个。第三连接柱41与第四连接柱51可以是过孔结构。
在某些实施例中，第三连接柱41与第四连接柱51沿垂直于半导体基体的方向上在同一个平面上的投影相重合，即第三连接柱41与第四连接柱51的结构可以完全相同。
可选的，第四金属层50可以为网格状结构。
在一个实施例中，如图1、图9和图10所示，测试元件组1还包括：第五金属层60，第五金属层60位于第四金属层50的上方，且与第四金属层50间隔设置；第五连接柱61，第五连接柱61的两端分别连接第四金属层50与第五金属层60，即第四金属层50通过第五连接柱61与第五金属层60相连接，此时，硅通孔30可以与第五金属层60相连接，从而进行检测硅通孔30时，可以使得探针与第五金属层60上的测试焊盘相连接。
在一些实施例中，测试元件组1的布线层可以仅包括第一金属层10、第二金属层20、第三金属层40、第四金属层50以及第五金属层60，考虑到第二金属层20与硅通孔30相连接，第三金属层40通过第三连接柱41与第二金属层20相连接，第四金属层50通过第四连接柱51与第三金属层40相连接，且第五金属层60通过第五连接柱61与第四金属层50相连接，即可以实现第五金属层60与硅通孔30的电连接，因此可以在第五金属层60上设置有测试焊盘，可以使用探针与相应的测试焊盘相连接，以此实现对硅通孔30的测试。
进一步的，第五金属层60为重布线层，即可以通过第五金属层60将第四金属层50、第三金属层40、第二金属层20以及第一金属层10上的连接焊盘引出，以方便后续测试使用。可选的，第四连接柱51的横截面的面积小于第五连接柱61的横截面的面积，相应的，第五金属层60的线宽较大，以此保证第五金属层60完全覆盖第五连接柱61，且实现了与第四金属层50的可靠连接，重布线层的线条宽度大于第一金属层10、第二金属层20、第三金属层40以及第四金属层50中任意之一的线条宽度。。
在一个实施例中，第四连接柱51与第五连接柱61沿垂直于半导体基体的方向上在同一个平面上的投影至少部分不重合，即第四连接柱51与第五连接柱61在竖直空间内属于错开设置，考虑到第四连接柱51与第五连接柱61分别连接于第四连接柱51的相对两个表面，因此将第四连接柱51与第五连接柱61在竖直空间内错开设置，可以避免应力集中于一个位置处，以此保证半导体结构的稳定性，可以增加半导体结构的使用寿命。
进一步的，第四连接柱51与第五连接柱61可以均为多个。第四连接柱51与第五连接柱61可以是过孔结构。
在某些实施例中，第四连接柱51与第五连接柱61沿垂直于半导体基体的方向上在同一个平面上的投影相重合，即第四连接柱51与第五连接柱61的结构可以完全相同。
可选的，第五金属层60为网格状结构。
在一个实施例中，测试元件组1还可以包括第六金属层、第七金属层等，此处不作限定，可以根据实际结构进行确定，以可靠引出各个导电连接结构。位于最上层的金属层可以为重布线层。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和示例实施方式仅被视为示例性的，本发明的真正范围和精神由所附的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (17)

1.一种半导体结构，其特征在于，包括半导体基体和测试元件组，所述测试元件组包括：
第一金属层，所述第一金属层位于所述半导体基体上，所述第一金属层形成有预留空间，所述预留空间贯通所述第一金属层；
第二金属层，所述第二金属层位于所述第一金属层的上方，且与所述第一金属层间隔设置；
硅通孔，所述硅通孔位于所述半导体基体内，且穿过所述预留空间，所述硅通孔与所述第二金属层相连接；
其中，所述硅通孔的截面积小于所述预留空间的截面积，以使得所述硅通孔与所述第一金属层相间隔。
2.根据权利要求1所述的半导体结构，其特征在于，所述预留空间设置于所述第一金属层的边缘。
3.根据权利要求2所述的半导体结构，其特征在于，所述预留空间为多个，所述硅通孔为多个；
其中，多个所述预留空间中的至少一个位于所述第一金属层的拐角区域。
4.根据权利要求3所述的半导体结构，其特征在于，所述预留空间为矩形，所述第一金属层的四个拐角区域均形成有所述预留空间。
5.根据权利要求1至4中任一项所述的半导体结构，其特征在于，所述测试元件组还包括：
第一连接柱，所述第一连接柱的两端分别连接所述第一金属层与所述第二金属层。
6.根据权利要求5所述的半导体结构，其特征在于，所述测试元件组还包括：
第二连接柱，所述第二连接柱的两端分别连接所述硅通孔与所述第二金属层。
7.根据权利要求6所述的半导体结构，其特征在于，所述第一连接柱的横截面的面积小于所述第二连接柱的横截面的面积。
8.根据权利要求5所述的半导体结构，其特征在于，所述测试元件组还包括：
第三金属层，所述第三金属层位于所述第二金属层的上方，且与所述第二金属层间隔设置；
第三连接柱，所述第三连接柱的两端分别连接所述第二金属层与所述第三金属层。
9.根据权利要求8所述的半导体结构，其特征在于，所述第一连接柱与所述第三连接柱沿垂直于所述半导体基体的方向上在同一个平面上的投影至少部分不重合。
10.根据权利要求8所述的半导体结构，其特征在于，所述测试元件组还包括：
第四金属层，所述第四金属层位于所述第三金属层的上方，且与所述第三金属层间隔设置；
第四连接柱，所述第四连接柱的两端分别连接所述第三金属层与所述第四金属层。
11.根据权利要求10所述的半导体结构，其特征在于，所述第三连接柱与所述第四连接柱沿垂直于所述半导体基体的方向上在同一个平面上的投影至少部分不重合。
12.根据权利要求10所述的半导体结构，其特征在于，所述测试元件组还包括：
第五金属层，所述第五金属层位于所述第四金属层的上方，且与所述第四金属层间隔设置；
第五连接柱，所述第五连接柱的两端分别连接所述第四金属层与所述第五金属层。
13.根据权利要求12所述的半导体结构，其特征在于，所述第四连接柱与所述第五连接柱沿垂直于所述半导体基体的方向上在同一个平面上的投影至少部分不重合。
14.根据权利要求12或13所述的半导体结构，其特征在于，所述第五金属层为重布线层。
15.根据权利要求14所述的半导体结构，其特征在于，所述第四连接柱的横截面的面积小于所述第五连接柱的横截面的面积。
16.根据权利要求14所述的半导体结构，其特征在于，所述重布线层的线条宽度大于所述第一金属层、所述第二金属层、所述第三金属层以及所述第四金属层中任意之一的线条宽度。
17.根据权利要求12所述的半导体结构，其特征在于，所述第一金属层、所述第二金属层、所述第三金属层、所述第四金属层以及所述第五金属层中的至少之一为网格状结构。
CN202110609507.7A 2021-06-01 2021-06-01 半导体结构 Pending CN115425008A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110609507.7A CN115425008A (zh) 2021-06-01 2021-06-01 半导体结构
PCT/CN2021/120401 WO2022252447A1 (zh) 2021-06-01 2021-09-24 半导体结构
US17/568,375 US20220384280A1 (en) 2021-06-01 2022-01-04 Semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110609507.7A CN115425008A (zh) 2021-06-01 2021-06-01 半导体结构

Publications (1)

Publication Number Publication Date
CN115425008A true CN115425008A (zh) 2022-12-02

Family

ID=84230498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110609507.7A Pending CN115425008A (zh) 2021-06-01 2021-06-01 半导体结构

Country Status (2)

Country Link
CN (1) CN115425008A (zh)
WO (1) WO2022252447A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598523B2 (en) * 2007-03-19 2009-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures for stacking dies having through-silicon vias
CN103137511B (zh) * 2011-11-25 2016-01-06 中芯国际集成电路制造(上海)有限公司 硅通孔测试结构及对应的测试方法
CN103187400B (zh) * 2011-12-31 2016-02-17 中芯国际集成电路制造(上海)有限公司 硅通孔检测结构及检测方法
CN104752406B (zh) * 2013-12-27 2017-10-20 中芯国际集成电路制造(上海)有限公司 一种硅通孔的测试结构
US11121047B2 (en) * 2019-03-14 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure

Also Published As

Publication number Publication date
WO2022252447A1 (zh) 2022-12-08

Similar Documents

Publication Publication Date Title
US11984405B2 (en) Pad structure design in fan-out package
US20230207506A1 (en) Pad Design For Reliability Enhancement in Packages
US7646079B2 (en) Semiconductor device, method of manufacturing the same, circuit board, and method of manufacturing the same
US7605019B2 (en) Semiconductor device with stacked chips and method for manufacturing thereof
US6844631B2 (en) Semiconductor device having a bond pad and method therefor
US20030173668A1 (en) Semiconductor device having a bond pad and method therefor
US10756007B2 (en) Pad design for reliability enhancement in packages
CN110047911B (zh) 一种半导体晶圆、键合结构及其键合方法
CN109904144B (zh) 具有测试键结构的半导体晶元
US6958543B2 (en) Semiconductor equipment with lateral and vertical MOS regions
US10529592B2 (en) Semiconductor device assembly with pillar array
CN102800650A (zh) 用于ic钝化结构的均匀度控制
CN103050473A (zh) 具有可再造底部填充物的晶圆级芯片尺寸封装件
US9412710B2 (en) Semiconductor device
US8921984B2 (en) Through silicon via in semiconductor device
US20170345796A1 (en) Electronic device with stacked electronic chips
CN115425008A (zh) 半导体结构
US8378491B2 (en) Integrated circuit including interconnect levels
TWI538156B (zh) 晶片間無微接觸點之晶圓級晶片堆疊結構及其製造方法
US7420280B1 (en) Reduced stress under bump metallization structure
CN110071085B (zh) 半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件
US20220384280A1 (en) Semiconductor structure
CN109524377B (zh) 一种芯片的重布线结构
TW490784B (en) A semiconductor wafer is disclosed for avoiding scrub mark while testing
CN111354699B (zh) 半导体元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination