CN1154168C - 晶片缺陷检查及特性分析的方法 - Google Patents
晶片缺陷检查及特性分析的方法 Download PDFInfo
- Publication number
- CN1154168C CN1154168C CNB991179196A CN99117919A CN1154168C CN 1154168 C CN1154168 C CN 1154168C CN B991179196 A CNB991179196 A CN B991179196A CN 99117919 A CN99117919 A CN 99117919A CN 1154168 C CN1154168 C CN 1154168C
- Authority
- CN
- China
- Prior art keywords
- coordinate
- coordinate system
- wafer
- specificity analysis
- analysis instrument
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提出一种晶片缺陷检查及特性分析的方法,以检查工具与特性分析工具的两坐标系统的一坐标转换矩阵来准确地在两坐标系统中转换传递晶片缺陷坐标位置,因此特性分析工具可准确地驱动至缺陷位置并分析缺陷特性。在一晶片进行标准工艺前先形成用以定位对准晶片的几个对准记号,而后以对准记号在一检查工具的坐标系统与一特性分析工具的坐标系统的坐标资料来获得两坐标系统的坐标转换矩阵。
Description
本发明涉及一种半导体工艺中检测晶片的方法,特别是涉及一种晶片缺陷检查及特性分析的方法,其可整合半导体工艺自动化分析晶片的缺陷特性。
当半导体设计规格缩小时,要改善及维持半导体工艺成品率更加困难。类微粒(partical-like)缺陷为工艺实际成品率杀手中最为重要的关键。因此,微粒的特征鉴定分析及减少对于体积电路(IC)制造的成品率改善有重大的关系。
一般而言,具有图案与不具图案的晶片都必须经历数百个工艺步骤的先前检查。上述两种形式的晶片上的缺陷可以以光学仪器来侦测,但是对整个晶片层次而言缺陷的材料特性分析仍旧不是一个简单的程序。
未完成的晶片在进行各种不同工艺之前需经由检查来确认每一步骤工艺是否正确良好,利用此检查方式来维持产品成品率。一般而言,检查步骤是来检查由工艺设备(例如PECVD、LPCVD、SACVD、PVC等)所产生的微粒数目。
在以检查工具检查之后,缺陷晶片的图形(mapping)传递至一检视及特性分析工具,例如检视的SEM/EDX或FIB,材料特性分析可以找出成品率杀手的根源。
现有技术是采用1点、2点、3点或4点对准来调整检查工具与特性分析工具系统的坐标差。在对准之后,选取最大的缺陷并且晶片被驱动至此缺陷位置。由两系统坐标差可以获得坐标补偿,此步骤以人工操作称为补偿微对准,其可提供比原点补偿方法更准确的对准方法。然而,对大部分应用而言,补偿值大于欲检测分析区域的大小,所以特性分析工具无法十分准确地找到缺陷位置,而必须加入人工来调整工具。因此,此方法无法达到完全地自动化检视及特性分析。
因此,本发明的主要目的就是提供一种晶片缺陷检查及特性分析的方法,提供检查工具与特性分析工具两系统准确的坐标转换,使得半导体检测工艺自动化,并且可降低错误分析的频率。
根据本发明的主要目的,提出一种晶片缺陷检查及特性分析的方法,将晶片作记号、缺陷检查、缺陷定位以及缺陷特性分析等整合成一自动化工艺流程。在晶片加工之前,于晶片边界周围附近一个或几个位置形成用以晶片定位的对准记号(alignment mark)。然后,晶片接受检查并且输送至进行特性分析的诊断工具。以检查与诊断工具两者的对准记号的坐标为基准,可经由简单代数坐标运算于检查及特性分析工具两者之间作坐标转换。经由此简单代数坐标操作,检查所得的缺陷坐标可准确地在上述两系统中来回转换。然后,晶片可以轻易地被指出缺陷位置提供进一步特性分析用途。
为使本发明的上述和其他目的、特征、和优点能更明显易懂,下文特举一优选实施例,作详细说明如下:
本发明提供一种新的工艺技术方法,一种晶片缺陷检查及特性分析的方法对现今标准的极大型集成电路(ULSI)工艺流程中的缺陷特性分析工艺具有高度地自动化、整合性与相容性。本发明将晶片作记号、缺陷检查、缺陷定位以及缺陷特性分析等整合成一自动化工艺流程。
在晶片进一步加工之前(例如进行氧化、扩散、注入、蚀刻、沉积、光刻等),或在晶片进行标准IC工艺前,于晶片边界周围附近几个(1点、2点、3点或4点)位置形成用以晶片定位的对准记号。在晶片进行加工之后,具有对准记号的晶片在接受检查工具(例如KLA,Tencor,Inspex,Orbot等)的检查,并且输送至进行特性分析的诊断工具(例如SEM,EDX,SAM,SIM等)。以检查工具与诊断及特性分析工具两者的对准记号的坐标为基准,可经由简单代数坐标运算于检查及特性分析工具两者之间作坐标转换。因此,经由此简单代数坐标操作,检查所得的缺陷坐标可准确地在上述两系统中来回转换。然后,晶片可以轻易地被指出缺陷位置提供特性分析工具进一步特性分析用途。如此,本发明提供一种用以缺陷特性分析的自动化及整合性的方法。
以下针对上述本发明优选实施例所提出的简单代数坐标运算而以3点或4点对准记号来说明。
以对准记号为3个而言,若对准记号在检查工具的坐标系统的坐标表示为(IX1,IY1),(IX2,IY2),(IX3,IY3),而在特性分析工具的坐标系统的坐标表示为(CX1,CY1),(CX2,CY2),(CX3,CY3),则两系统坐标关系二变数一阶方程式表示如下:
CX=a1*IX+b1IY+c1
CY=a2*IX+b2IY+c2若以矩阵表示如下,并解出M矩阵。
C=M*I
经由上述代数运算可解出M矩阵,而M矩阵即可作为上述晶片具有3个对准记号时两系统的坐标转换矩阵。
以对准记号为4个而言,对准记号在检查工具的坐标系统的坐标表示为(IX1,IY1),(IX2,IY2),(IX3,IY3),(IX4,IY4),而在该特性分析工具的坐标系统的坐标表示为(CX1,CY1),(CX2,CY2),(CX3,CY3),(CX4,CY4),则两系统坐标关系为二元二次方程式表示如下:
CX=a1*IX+b1IY+c1*LX*IY+d1
CY=a2*IX+b2IY+c2*IX*IY+d2若以矩阵表示如下,并解出M矩阵。
C=M*I
经由上述代数运算可解出M矩阵,而M矩阵即可作为上述晶片具有4个对准记号时两系统的坐标转换矩阵。
因此,用以侦测晶片缺陷的检查工具与用以诊断及分析晶片缺陷的特性分析工具的两系统可以上述举例的简单代数运算而得一坐标转换矩阵,其提供两系统作坐标来回转换,得以重复验证晶片缺陷的位置与特性,这样的方式与标准IC工艺相容并且可自动化。
由上述本发明优选实施例可知,应用本发明的晶片缺陷检查及特性分析的方法可以自动地以检查工具侦测缺陷位置,并且经由坐标转换将检查工具侦测得的缺陷位置定位于特性分析工具坐标系统,而特性分析工具再准确地诊断及分析该定位点的缺陷特性,这种操作方法完全自动化并且与标准IC工艺相容,使得半导体工艺中缺陷检查及特性分析的程序正确且简单易行。
虽然本发明已结合一优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员,在不脱离本发明的精神和范围内,可作出各种更动与润饰,因此本发明的保护范围应由后附的权利要求和等同物界定。
Claims (7)
1.一种晶片缺陷检查及特性分析的方法,其可在晶片阶段自动地定位缺陷位置及分析缺陷特性;该方法至少包括:
在一晶片进行标准集成电路工艺前,在该晶片边界周围附近形成至少一对准记号;
在该晶片进行标准集成电路工艺后,将这些对准记号在一检查工具的坐标系统与一特性分析工具的坐标系统的坐标数据经由一简单代数运算,求得该检查工具的坐标系统至该特性分析工具的坐标系统的一坐标转换矩阵;以及
以该坐标转换矩阵为转换基础,将该检查工具取得该晶片的一缺陷的坐标由该检查工具的坐标系统转换至该特性分析工具的坐标系统,依此方式该特性分析工具可准确地驱动至该缺陷位置并分析该缺陷特性,且利用该坐标转换矩阵可使该检查工具的坐标系统与该特性分析工具的坐标系统作来回转换,以使晶片检查与分析的步骤自动化。
2.如权利要求1所述的方法,其中这些对准记号为3个,在该检查工具的坐标系统的坐标表示为(IX1,IY1),(IX2,IY2),(IX3,IY3),在该特性分析工具的坐标系统的坐标表示为(CX1,CY1),(CX2,CY2),(CX3,CY3),则坐标关系二元一次方程式如下:
CX=a1*IX+b1IY+c1
CY=a2*IX+b2IY+c2以该简单代数运算,则以矩阵表示为:
C=M*I
其中,该坐标转换矩阵为M矩阵。
3.如权利要求1所述的方法,其中这些对准记号为4个,在该检查工具的坐标系统的坐标表示为(IX1,IY1),(IX2,IY2),(IX3,IY3),(IX4,IY4),在该特性分析工具的坐标系统的坐标表示为(CX1,CY1),(CX2,CY2),(CX3,CY3),(CX4,CY4),则坐标关系二元二次方程如下:
CX=a1*IX+b1IY+c1*IX*IY+d1
CY=a2*IX+b2IY+c2*IX*IY+d2以该简单代数运算,则以矩阵表示为:
C=M*I
其中,该坐标转换矩阵为M矩阵。
4.一种晶片缺陷检查及特性分析的方法,其可于晶片阶段自动地定位缺陷位置及分析缺陷特性;该方法至少包括:
在一晶片进行进一步加工之前,于该晶片上形成至少一对准记号;
在该晶片进行加工之后,将这些对准记号在一检查工具的坐标系统与一特性分析工具的坐标系统的坐标数据经由一简单代数运算,求得该检查工具的坐标系统至该特性分析工具的坐标系统的一坐标转换矩阵;以及
以该坐标转换矩阵为转换基础,将该检查工具取得该晶片的一缺陷的坐标由该检查工具的坐标系统转换至该特性分析工具的坐标系统,依此方式该特性分析工具可准确地驱动至该缺陷位置并分析该缺陷特性,且利用该坐标转换矩阵可使该检查工具的坐标系统与该特性分析工具的坐标系统作来回转换,以使晶片检查与分析的步骤自动化。
5.如权利要求4所述的方法,其中该加工步骤包括氧化、扩散、注入、蚀刻、沉积、光刻工艺步骤的任一种组合。
6.如权利要求5所述的方法,其中这些对准记号为3个,在该检查工具的坐标表示为(IX1,IY1),(IX2,IY2),(IX3,IY3),在该特性分析工具的坐标系统的坐标表示为(CX1,CY1)(CX2,CY2)(CX3,CY3),则坐标关系二元一次方程式如下:
CX=a1*IX+b1IY+c1
CY=a2*IX+b2IY+c2以该简单代数运算,则以矩阵表示为:
C=M*I
其中,该坐标转换矩阵为M矩阵。
7.如权利要求5所述的方法,其中这些对准记号为4个,在该检查工具的坐标系统的坐标表示为(IX1,IY1),(IX2,IY2),(IX3,IY3),(IX4,IY4),在该特性分析工具的坐标系统的坐标表示为(CX1,CY1),(CX2,CY2),(CX3,CY3),(CX4,CY4),则坐标系统二元二次方程式如下:
CX=a1*IX+b1IY+c1*IX*IY+d1
CY=a2*IX+b2IY+c2*IX*IY+d2以该简单代数运算,则以矩阵表示为:
C=M*I
其中,该坐标转换矩阵为M矩阵。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB991179196A CN1154168C (zh) | 1999-08-16 | 1999-08-16 | 晶片缺陷检查及特性分析的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB991179196A CN1154168C (zh) | 1999-08-16 | 1999-08-16 | 晶片缺陷检查及特性分析的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1284744A CN1284744A (zh) | 2001-02-21 |
CN1154168C true CN1154168C (zh) | 2004-06-16 |
Family
ID=5280337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB991179196A Expired - Lifetime CN1154168C (zh) | 1999-08-16 | 1999-08-16 | 晶片缺陷检查及特性分析的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1154168C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100465612C (zh) * | 2005-06-10 | 2009-03-04 | 联华电子股份有限公司 | 缺陷检测方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9002497B2 (en) * | 2003-07-03 | 2015-04-07 | Kla-Tencor Technologies Corp. | Methods and systems for inspection of wafers and reticles using designer intent data |
CN100382229C (zh) * | 2003-10-08 | 2008-04-16 | 茂德科技股份有限公司 | 一种可校正制造工艺偏差的对准标记及其对准方法 |
CN102269712A (zh) * | 2010-06-04 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 一种晶片缺陷检测方法 |
CN103531500A (zh) * | 2013-10-21 | 2014-01-22 | 上海华力微电子有限公司 | 晶圆缺陷检测设备的校准方法 |
TW201517192A (zh) * | 2013-10-23 | 2015-05-01 | Macronix Int Co Ltd | 晶片對資料庫的影像檢測方法 |
CN105588844A (zh) * | 2014-10-24 | 2016-05-18 | 旺宏电子股份有限公司 | 芯片对数据库的接触窗检测方法 |
CN105866652B (zh) * | 2016-03-24 | 2019-01-18 | 上海华力微电子有限公司 | 自动晶圆校准方法 |
CN106312322A (zh) * | 2016-09-05 | 2017-01-11 | 大族激光科技产业集团股份有限公司 | 不良芯粒标记装置及方法 |
CN107589364A (zh) * | 2017-08-23 | 2018-01-16 | 中国电子科技集团公司第四十研究所 | 一种晶圆上mmic裸片的快速自动测试方法 |
CN108376655B (zh) * | 2018-01-30 | 2021-05-11 | 北京世纪金光半导体有限公司 | 一种晶圆制造过程中检测缺陷的定位和跟踪方法 |
CN109211924A (zh) * | 2018-09-29 | 2019-01-15 | 上海华虹宏力半导体制造有限公司 | 芯片制造过程中的缺陷检测方法 |
-
1999
- 1999-08-16 CN CNB991179196A patent/CN1154168C/zh not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100465612C (zh) * | 2005-06-10 | 2009-03-04 | 联华电子股份有限公司 | 缺陷检测方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1284744A (zh) | 2001-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1154168C (zh) | 晶片缺陷检查及特性分析的方法 | |
EP0910123B1 (en) | Process control system | |
US6367040B1 (en) | System and method for determining yield impact for semiconductor devices | |
CN113454445A (zh) | 零件检查期间对于参考未对准进行补偿 | |
CN1080927C (zh) | 检测晶片缺陷的方法 | |
CN111429408B (zh) | 一种封装芯片金线检测方法 | |
CN101261285A (zh) | 自动管理探针记号偏移的系统和方法 | |
US6392434B1 (en) | Method for testing semiconductor wafers | |
US20090226078A1 (en) | Method and apparatus for aligning a substrate and for inspecting a pattern on a substrate | |
US6539272B1 (en) | Electric device inspection method and electric device inspection system | |
KR20020068179A (ko) | 웨이퍼 디펙트 소스의 성분별 불량칩수 표시 방법 | |
CN107831638B (zh) | 一种检测掩膜版与掩膜台接触面污染的方法 | |
CN113611626B (zh) | 一种在线检测硅槽刻蚀深度的方法 | |
CN104952750A (zh) | 一种硅片电学测试的早期侦测系统及方法 | |
CN104237279B (zh) | 背离率的计算方法和二次离子质谱分析方法 | |
US6708574B2 (en) | Abnormal photoresist line/space profile detection through signal processing of metrology waveform | |
US7137085B1 (en) | Wafer level global bitmap characterization in integrated circuit technology development | |
Mc Fadden et al. | A computer aided engineering workstation for registration control | |
CN101576747B (zh) | 检测测量数据非单峰分布的方法及装置 | |
WO2002031877A1 (fr) | Procede d"analyse de specimen | |
CN117878025B (zh) | 一种自动卡控晶圆图谱上缺陷芯片的方法 | |
CN113359399B (zh) | 一种曝光方法及曝光系统 | |
CN112946997A (zh) | 一种光罩修正方法及系统 | |
KR19980076613A (ko) | 반도체 제조용 설비의 공정파라메타 관리방법 | |
JP2001053118A (ja) | ウェーハ欠陥検査および特性分析の方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C53 | Correction of patent for invention or patent application | ||
CB02 | Change of applicant information |
Applicant after: Taiwan Semiconductor Manufacturing Co., Ltd. Applicant before: Shida Integrated Circuit Co., Ltd. |
|
COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: SHIDA INTEGRATED CIRCUIT CO., LTD. TO: TAIWAN SEMICONDUCTOR MFG |
|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20040616 |