JP2001053118A - ウェーハ欠陥検査および特性分析の方法 - Google Patents
ウェーハ欠陥検査および特性分析の方法Info
- Publication number
- JP2001053118A JP2001053118A JP11338643A JP33864399A JP2001053118A JP 2001053118 A JP2001053118 A JP 2001053118A JP 11338643 A JP11338643 A JP 11338643A JP 33864399 A JP33864399 A JP 33864399A JP 2001053118 A JP2001053118 A JP 2001053118A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- defect
- coordinate system
- tool
- coordinate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
(57)【要約】
【課題】 検査ツールおよび特性分析ツールの２座標系
の座標変換行列を用いて、正確に２座標系間でのウェー
ハ欠陥の座標位置を転送し、特性分析ツールを用いて、
欠陥位置にまで正確に駆動して欠陥特性を分析できる、
ウェーハ欠陥検査および特性分析の方法を提供する。 【解決手段】 ウェーハにおける標準製造プロセスを行
なう前に、先ず、ウェーハを定位および位置合わせする
ためのアライメントマークを形成してから、アライメン
トマークを用いて、検査ツールの座標系統および特性分
析ツールの座標系統の座標データから、２座標系統の座
標変換行列を得る。
の座標変換行列を用いて、正確に２座標系間でのウェー
ハ欠陥の座標位置を転送し、特性分析ツールを用いて、
欠陥位置にまで正確に駆動して欠陥特性を分析できる、
ウェーハ欠陥検査および特性分析の方法を提供する。 【解決手段】 ウェーハにおける標準製造プロセスを行
なう前に、先ず、ウェーハを定位および位置合わせする
ためのアライメントマークを形成してから、アライメン
トマークを用いて、検査ツールの座標系統および特性分
析ツールの座標系統の座標データから、２座標系統の座
標変換行列を得る。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体製造プロ
セスにおいてウェーハを検査測定する方法に関し、特
に、半導体製造プロセスのウェーハ欠陥特性の自動分析
に適合することができる、ウェーハの欠陥検査および特
性分析の方法に関する。
セスにおいてウェーハを検査測定する方法に関し、特
に、半導体製造プロセスのウェーハ欠陥特性の自動分析
に適合することができる、ウェーハの欠陥検査および特
性分析の方法に関する。
【０００２】
【従来の技術】半導体のデザインルールが縮小されるに
つれて、半導体製造プロセスの歩留まりの改善ならびに
維持がさらに困難なものとなってくる。微粒子類(parti
cal-like)欠陥は、製造プロセスの実質的な歩留まりを
悪化させるもののうち最も重要なキーポイントとなって
いる。従って、微粒子の特徴鑑定分析と削減とが、集積
回路(IC)製造の歩留まり学習および改善に密接な関係を
有していることになる。
つれて、半導体製造プロセスの歩留まりの改善ならびに
維持がさらに困難なものとなってくる。微粒子類(parti
cal-like)欠陥は、製造プロセスの実質的な歩留まりを
悪化させるもののうち最も重要なキーポイントとなって
いる。従って、微粒子の特徴鑑定分析と削減とが、集積
回路(IC)製造の歩留まり学習および改善に密接な関係を
有していることになる。
【０００３】一般的に言って、パターンを有するウェー
ハおよび有しないウェーハのいずれも数百個の製造プロ
セスステップの事前検査を経る必要がある。上記２形態
のウェーハにある欠陥は、光学計器で検出することがで
きるが、ウェーハ製造プロセス全体について言えば、欠
陥の材料特性分析は、やはり容易な手続ではない。
ハおよび有しないウェーハのいずれも数百個の製造プロ
セスステップの事前検査を経る必要がある。上記２形態
のウェーハにある欠陥は、光学計器で検出することがで
きるが、ウェーハ製造プロセス全体について言えば、欠
陥の材料特性分析は、やはり容易な手続ではない。
【０００４】未完成のウェーハに対して各種の異なる製
造プロセスを行なう前に、検査により各ステップの製造
過程が正確で良好かどうかを確認する必要があり、この
検査方式によって製品の歩留まりを維持している。一般
的に、検査ステップは製造設備（例えば、PECVD, LPCV
D, SACVD, PVD等）により生成された微粒子の数量を検
査するために用いられている。
造プロセスを行なう前に、検査により各ステップの製造
過程が正確で良好かどうかを確認する必要があり、この
検査方式によって製品の歩留まりを維持している。一般
的に、検査ステップは製造設備（例えば、PECVD, LPCV
D, SACVD, PVD等）により生成された微粒子の数量を検
査するために用いられている。
【０００５】検査ツールで検査した後、欠陥ウェーハの
マッピング (mapping) を検査および特性分析ツール、
例えば検査用SEM/EDXまたはFIBへ伝送して、材料特性分
析により歩留まりが悪化の原因を探し出すことができ
る。
マッピング (mapping) を検査および特性分析ツール、
例えば検査用SEM/EDXまたはFIBへ伝送して、材料特性分
析により歩留まりが悪化の原因を探し出すことができ
る。
【０００６】
【発明が解決しようとする課題】従来技術においては、
１点、２点、３点または４点を位置合わせすることによ
り、検査ツールおよび特性分析ツール２系統の座標差を
調整していた。位置合わせの後、最大の欠陥を選出する
とともに、ウェーハを前記欠陥位置まで駆動していた。
２系統の座標差より座標補償(coordinate compensatio
n)を得ることができ、このステップの手動操作を補償マ
イクロアライメント(compensating micro-alignment)と
呼び、原点補償法よりも正確にアライメントできる方法
であった。しかし、大部分の運用について言えば、補償
値は検査分析したい領域の大きさより大きいので、特性
分析ツールでは欠陥位置を十分に正確に探し出すことが
できず、手動によりツールを調整する必要があった。従
って、この方法では完全な自動検査および特性分析を達
成できなかった。
１点、２点、３点または４点を位置合わせすることによ
り、検査ツールおよび特性分析ツール２系統の座標差を
調整していた。位置合わせの後、最大の欠陥を選出する
とともに、ウェーハを前記欠陥位置まで駆動していた。
２系統の座標差より座標補償(coordinate compensatio
n)を得ることができ、このステップの手動操作を補償マ
イクロアライメント(compensating micro-alignment)と
呼び、原点補償法よりも正確にアライメントできる方法
であった。しかし、大部分の運用について言えば、補償
値は検査分析したい領域の大きさより大きいので、特性
分析ツールでは欠陥位置を十分に正確に探し出すことが
できず、手動によりツールを調整する必要があった。従
って、この方法では完全な自動検査および特性分析を達
成できなかった。
【０００７】そこで、この発明の主な目的は、ウェーハ
欠陥検査および特性分析の方法を提供して、検査ツール
および特性分析ツール２系統の正確な座標変換(coordin
atetransformation)を実現し、半導体の検査工程を自動
化するとともに、分析エラーの頻度を低減できるように
することにある。
欠陥検査および特性分析の方法を提供して、検査ツール
および特性分析ツール２系統の正確な座標変換(coordin
atetransformation)を実現し、半導体の検査工程を自動
化するとともに、分析エラーの頻度を低減できるように
することにある。
【０００８】
【課題を解決するための手段】上記した課題を解決し，
所望の目的を達成するために、この発明にかかるウェー
ハの欠陥検査および特性分析の方法は、ウェーハに対す
るマーク付け、欠陥検査、欠陥定位、欠陥特性分析を自
動化された製造プロセスフローとして統合するものであ
る。ウェーハを加工する前に、ウェーハの外周付近の１
つまたはいくつかの位置にウェーハを定位するためのア
ライメントマーク(alignment mark)を形成する。そし
て、前記ウェーハが検査を受けてから、特性分析を行う
ための診断ツールに転送される。検査および診断ツール
という両者のアライメントマークの座標を基準にすれ
ば、簡単な代数座標演算により検査および特性分析ツー
ル両者間での座標変換を行うことができる。この簡単な
代数座標操作によって、検査で得られる欠陥の座標が正
確に上述した２系統間で相互変換することができる。そ
して、ウェーハは欠陥位置が容易に定位されるので、次
の特性分析に用いることができる。
所望の目的を達成するために、この発明にかかるウェー
ハの欠陥検査および特性分析の方法は、ウェーハに対す
るマーク付け、欠陥検査、欠陥定位、欠陥特性分析を自
動化された製造プロセスフローとして統合するものであ
る。ウェーハを加工する前に、ウェーハの外周付近の１
つまたはいくつかの位置にウェーハを定位するためのア
ライメントマーク(alignment mark)を形成する。そし
て、前記ウェーハが検査を受けてから、特性分析を行う
ための診断ツールに転送される。検査および診断ツール
という両者のアライメントマークの座標を基準にすれ
ば、簡単な代数座標演算により検査および特性分析ツー
ル両者間での座標変換を行うことができる。この簡単な
代数座標操作によって、検査で得られる欠陥の座標が正
確に上述した２系統間で相互変換することができる。そ
して、ウェーハは欠陥位置が容易に定位されるので、次
の特性分析に用いることができる。
【０００９】この発明は上記した手段に基づいて、新し
い製造プロセス技術の方法を提供するものであって、そ
のウェーハの欠陥検査および特性分析の方法が、今日の
標準になっている超々大型集積回路（Ultra Large Scal
e Integrated circuit=ULSI）製造プロセスフロー中の
欠陥特性分析製造プロセスにつき、高度な自動化、統合
性ならびに互換性を有するものとなっている。この発明
は、ウェーハに対するマーク付け、欠陥検査、欠陥定
位、欠陥特性分析を自動化製造プロセスフローに統合す
る。
い製造プロセス技術の方法を提供するものであって、そ
のウェーハの欠陥検査および特性分析の方法が、今日の
標準になっている超々大型集積回路（Ultra Large Scal
e Integrated circuit=ULSI）製造プロセスフロー中の
欠陥特性分析製造プロセスにつき、高度な自動化、統合
性ならびに互換性を有するものとなっている。この発明
は、ウェーハに対するマーク付け、欠陥検査、欠陥定
位、欠陥特性分析を自動化製造プロセスフローに統合す
る。
【００１０】
【発明の実施の形態】この発明の上述した目的ならびに
その他の目的と、特徴および利点とをさらに明確で分か
りやすくするため、以下の好適な実施形態に基づいて、
下記の通り詳しく説明する（図面なし）。ウェーハが次
の加工ステップに進む前（例えば、酸化、拡散、イオン
注入、エッチング、堆積、フォトリソグラフィーな
ど）、またはウェーハが標準的なＩＣ製造プロセスに進
む前に、ウェーハの外周付近のいくつか（１点、２点、
３点または４点）の位置にウェーハ定位に用いるアライ
メントマークを形成する。ウェーハを加工してから、ア
ライメントマークを有するウェーハを検査ツール（例え
ば、KLA,Tencor,Inspex,Orbotなど）により検査すると
ともに、特性分析を行うための診断ツール(例えば、SE
M,EDX,SAM,SIMなど)に転送する。検査ツールと診断なら
びに特性分析ツールという両者のアライメントマークの
座標を基準とすれば、簡単な代数座標演算により検査お
よび特性分析ツール両者間での座標変換を行うことがで
きる。つまり、この簡単な代数座標操作により検査して
得られる欠陥の座標が正確に上述した２系統の間で相互
変換することができる。そして、ウェーハの欠陥位置が
容易に指定されるので、特性分析ツールにより次特性分
析に用いられることができる。このように、この発明
は、欠陥特性分析に使用する自動化および統合性の方法
を提供するものである。
その他の目的と、特徴および利点とをさらに明確で分か
りやすくするため、以下の好適な実施形態に基づいて、
下記の通り詳しく説明する（図面なし）。ウェーハが次
の加工ステップに進む前（例えば、酸化、拡散、イオン
注入、エッチング、堆積、フォトリソグラフィーな
ど）、またはウェーハが標準的なＩＣ製造プロセスに進
む前に、ウェーハの外周付近のいくつか（１点、２点、
３点または４点）の位置にウェーハ定位に用いるアライ
メントマークを形成する。ウェーハを加工してから、ア
ライメントマークを有するウェーハを検査ツール（例え
ば、KLA,Tencor,Inspex,Orbotなど）により検査すると
ともに、特性分析を行うための診断ツール(例えば、SE
M,EDX,SAM,SIMなど)に転送する。検査ツールと診断なら
びに特性分析ツールという両者のアライメントマークの
座標を基準とすれば、簡単な代数座標演算により検査お
よび特性分析ツール両者間での座標変換を行うことがで
きる。つまり、この簡単な代数座標操作により検査して
得られる欠陥の座標が正確に上述した２系統の間で相互
変換することができる。そして、ウェーハの欠陥位置が
容易に指定されるので、特性分析ツールにより次特性分
析に用いられることができる。このように、この発明
は、欠陥特性分析に使用する自動化および統合性の方法
を提供するものである。
【００１１】次には、上述したこの発明の好適な実施形
態で開示される簡単な代数座標演算につき、３点または
４点のアライメントマークを用いて説明する。アライメ
ントマークが３点である時、もしもアライメントマーク
が検査ツールの座標系統における座標を（ＩＸ1，Ｉ
Ｙ1），（ＩＸ2，ＩＹ2），（ＩＸ3，ＩＹ3）、特性分
析ツールの座標系統における座標を（ＣＸ1，ＣＹ1），
（ＣＸ2，ＣＹ2），（ＣＸ3，ＣＹ3）と表示する場合、
２系統の座標関係は２変数１次方程式として表される。
態で開示される簡単な代数座標演算につき、３点または
４点のアライメントマークを用いて説明する。アライメ
ントマークが３点である時、もしもアライメントマーク
が検査ツールの座標系統における座標を（ＩＸ1，Ｉ
Ｙ1），（ＩＸ2，ＩＹ2），（ＩＸ3，ＩＹ3）、特性分
析ツールの座標系統における座標を（ＣＸ1，ＣＹ1），
（ＣＸ2，ＣＹ2），（ＣＸ3，ＣＹ3）と表示する場合、
２系統の座標関係は２変数１次方程式として表される。
【００１２】
【数５】
【００１３】この数式５を行列で表示すると下記の数式
６となり、Ｍ行列を解くことができる。
６となり、Ｍ行列を解くことができる。
【００１４】
【数６】
【００１５】上述の代数演算よりＭ行列を解くことがで
きるうえ、Ｍ行列は上述のウェーハが３個のアライメン
トマークを有する時、２系統の座標が行列変換できる。
きるうえ、Ｍ行列は上述のウェーハが３個のアライメン
トマークを有する時、２系統の座標が行列変換できる。
【００１６】アライメントマークが４点である時、アラ
イメントマークが検査ツールの座標系統における座標を
（ＩＸ1，ＩＹ1），（ＩＸ2，ＩＹ2），（ＩＸ3，Ｉ
Ｙ3），（ＩＸ4，ＩＹ4）、特性分析ツールの座標系統
における座標を（ＣＸ1，ＣＹ1），（ＣＸ2，ＣＹ2），
（ＣＸ3，ＣＹ3），（ＣＸ4，ＣＹ4）と表示する場合、
２系統の座標関係が２変数２次方程式として表される。
イメントマークが検査ツールの座標系統における座標を
（ＩＸ1，ＩＹ1），（ＩＸ2，ＩＹ2），（ＩＸ3，Ｉ
Ｙ3），（ＩＸ4，ＩＹ4）、特性分析ツールの座標系統
における座標を（ＣＸ1，ＣＹ1），（ＣＸ2，ＣＹ2），
（ＣＸ3，ＣＹ3），（ＣＸ4，ＣＹ4）と表示する場合、
２系統の座標関係が２変数２次方程式として表される。
【００１７】
【数７】
【００１８】この数式７を行列で表示すると下記の数式
８となり、Ｍ行列を解くことができる。
８となり、Ｍ行列を解くことができる。
【００１９】
【数８】
【００２０】上述の代数演算によりＭ行列を解くことが
できるうえ、Ｍ行列は上述のウェーハが４個のアライメ
ントマークを有する時、２系統の座標が行列変換でき
る。
できるうえ、Ｍ行列は上述のウェーハが４個のアライメ
ントマークを有する時、２系統の座標が行列変換でき
る。
【００２１】従って、ウェーハ欠陥検査に用いられる検
査ツールと、ウェーハ欠陥の診断ならびに分析に用いら
れる特性分析ツールという２系統が、上述した好適な実
施形態の簡単な代数演算により座標変換行列を得ること
ができ、２系統間での座標の相互変換を行うことがで
き、ウェーハ欠陥の位置ならびに特性を再現可能に実現
することができるので、このような方式は、標準的なIC
製造プロセスへの互換性を有するから自動化を実現する
ことができる。
査ツールと、ウェーハ欠陥の診断ならびに分析に用いら
れる特性分析ツールという２系統が、上述した好適な実
施形態の簡単な代数演算により座標変換行列を得ること
ができ、２系統間での座標の相互変換を行うことがで
き、ウェーハ欠陥の位置ならびに特性を再現可能に実現
することができるので、このような方式は、標準的なIC
製造プロセスへの互換性を有するから自動化を実現する
ことができる。
【００２２】この発明を好適な実施形態により開示した
が、もとよりこの発明を限定するものではなく、当業者
であれば明らかであるように、この発明の技術思想の範
囲において、適当な変更ならびに修正が当然なされうる
ものであるから、その特許権保護の範囲は特許請求の範
囲および、それと均等な領域を基準として決めなければ
ならない。
が、もとよりこの発明を限定するものではなく、当業者
であれば明らかであるように、この発明の技術思想の範
囲において、適当な変更ならびに修正が当然なされうる
ものであるから、その特許権保護の範囲は特許請求の範
囲および、それと均等な領域を基準として決めなければ
ならない。
【００２３】
【発明の効果】上述したようにこの発明の好適な実施形
態により、この発明にかかるウェーハ欠陥検査および特
性分析の方法は、自動的に検査ツールを用いて欠陥位置
を検出できるとともに、座標変換を経て検査ツールを用
いて検出された欠陥位置を特性分析ツール座標系統にお
いて定位することができ、しかも特性分析ツールにより
当該定位点の欠陥特性を正確に診断ならびに分析するこ
とができる。すなわち、このような操作方法を完全に自
動化できるとともに、標準的なIC製造プロセスとの互換
性を有することができるので、半導体製造プロセスの欠
陥検査および特性分析プロセスを正確かつ簡単に実行す
ることができる。従って、産業上の利用価値が高い。
態により、この発明にかかるウェーハ欠陥検査および特
性分析の方法は、自動的に検査ツールを用いて欠陥位置
を検出できるとともに、座標変換を経て検査ツールを用
いて検出された欠陥位置を特性分析ツール座標系統にお
いて定位することができ、しかも特性分析ツールにより
当該定位点の欠陥特性を正確に診断ならびに分析するこ
とができる。すなわち、このような操作方法を完全に自
動化できるとともに、標準的なIC製造プロセスとの互換
性を有することができるので、半導体製造プロセスの欠
陥検査および特性分析プロセスを正確かつ簡単に実行す
ることができる。従って、産業上の利用価値が高い。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 侯 上▲勇▼ 台湾新竹市光復路一段531巷72−８號４樓 之２ Ｆターム(参考） 4M106 AA01 CA38 CA50 DA15
Claims (7)
- 【請求項１】 ウェーハ段階で自動的に欠陥位置へ定位
して欠陥特性を分析するものであって、 ウェーハが標準的な集積回路製造プロセスを行う前に、
前記ウェーハの周辺付近にある複数個の位置に複数個の
ウェーハ定位用のアライメントマークを形成するステッ
プと、 前記ウェーハが標準的な集積回路製造プロセスを行った
後に、前記アライメントマークにつき、検査ツールの座
標系統ならびに特性分析ツールの座標系統の座標データ
を、簡単な代数演算を用いて、前記検査ツールの座標系
統から前記特性分析ツールの座標系統への座標変換行列
を求めるステップと、 前記座標変換行列を基準として変換し、前記検査ツール
により得られる前記ウェーハのある欠陥の座標を、前記
検査ツールの座標系統から前記特性分析ツールの座標系
統へ変換するものであって、この方式により前記特性分
析ツールが正確に前記欠陥位置まで駆動されて前記欠陥
特性の分析を実現するステップとを具備するウェーハ欠
陥検査および分析の方法。 - 【請求項２】 ウェーハ段階で自動的に欠陥位置へ定位
して欠陥特性を分析するものであって、 ウェーハが標準的な集積回路製造プロセスを行う前に、
前記ウェーハの周辺付近にある複数個の位置に、１つの
ウェーハ定位用のアライメントマークを形成するステッ
プと、 前記ウェーハが標準的な集積回路製造プロセスを行った
後に、前記アライメントマークにつき、検査ツールの座
標系統ならびに特性分析ツールの座標系統の座標データ
を、簡単な代数演算を用いて、前記検査ツールの座標系
統から前記特性分析ツールの座標系統への座標変換行列
を求めるステップと、 前記座標変換行列を基準として変換し、前記検査ツール
により得られる前記ウェーハのある欠陥の座標を、前記
検査ツールの座標系統から前記特性分析ツールの座標系
統へ変換するものであって、この方式により前記特性分
析ツールが正確に前記欠陥位置まで駆動されて前記欠陥
特性の分析を実現するステップとを具備するウェーハ欠
陥検査および分析の方法。 - 【請求項３】 ウェーハ段階で自動的に欠陥位置へ定位
して欠陥特性を分析するものであって、 ウェーハが次の加工ステップに進む前に、前記ウェーハ
上に複数個のウェーハ定位用のアライメントマークを形
成するステップと、 前記ウェーハを加工した後に、前記アライメントマーク
につき、検査ツールの座標系統ならびに特性分析ツール
の座標系統の座標データを、簡単な代数演算を用いて、
前記検査ツールの座標系統から前記特性分析ツールの座
標系統への座標変換行列を求めるステップと、 前記座標変換行列を基準として変換し、検査ツールによ
り得られる前記ウェーハのある欠陥の座標を、前記検査
ツールの座標系統から前記特性分析ツールの座標系統へ
変換するものであって、この方式により前記特性分析ツ
ールが正確に前記欠陥位置まで駆動されて前記欠陥特性
の分析を実現するステップとを具備するウェーハ欠陥検
査および分析の方法。 - 【請求項４】 上記加工ステップが、酸化、拡散、イオ
ン注入、エッチング、堆積、フォトリソグラフィーとい
う工種の任意の組合せからなるものである請求項３記載
のウェーハ欠陥検査および分析の方法。 - 【請求項５】 上記アライメントマークが、３個であ
り、上記検査ツールの座標系統における座標を（Ｉ
Ｘ1，ＩＹ1），（ＩＸ2，ＩＹ2），（ＩＸ3，ＩＹ3）、
上記特性分析ツールの座標系統における座標を（Ｃ
Ｘ1，ＣＹ1），（ＣＸ2，ＣＹ2），（ＣＸ3，ＣＹ3）と
表示する場合、座標関係が、２変数１次方程式として下
記の数式１で表され、 【数１】 上記した簡単な代数演算により、行列で表示すると、下
記の数式２で表され、 【数２】 式中、上記座標変換行列をＭ行列とするものである請求
項１または３記載のウェーハ欠陥検査および分析の方
法。 - 【請求項６】 上記アライメントマークが、４個であ
り、上記検査ツールの座標系統における座標を（Ｉ
Ｘ1，ＩＹ1），（ＩＸ2，ＩＹ2），（ＩＸ3，ＩＹ3），
（ＩＸ4，ＩＹ4）、上記特性分析ツールの座標系統にお
ける座標を（ＣＸ1，ＣＹ1），（ＣＸ2，ＣＹ2），（Ｃ
Ｘ3，ＣＹ3），（ＣＸ4，ＣＹ4）と表示する場合、座標
関係が２変数２次方程式として数式３で表され、 【数３】 上記した簡単な代数演算により、行列で表示すると、下
記の数式４で表され、 【数４】 式中、上記座標変換行列をＭ行列とするものである請求
項１または３記載のウェーハ欠陥検査および分析の方
法。 - 【請求項７】 ウェーハ段階で自動的に欠陥位置を定位
して欠陥特性を分析するものであって、 ウェーハが標準的な製造プロセスを行なう前に形成され
た複数個のアライメントマークを用いて、検査ツールの
座標系統ならびに特性分析ツールの座標系統の座標デー
タにつき、２座標系統の座標変換行列を獲得し、前記ウ
ェーハが標準的なプロセスを行った後に、前記検査ツー
ルを用いて前記ウェーハに欠陥が有るか否かを検査し、
前記ウェーハに欠陥がある場合は、前記欠陥を前記座標
変換行列を用いて、前記検査ツールの座標系統における
座標から前記特性分析ツールの座標系統における座標へ
変換するものであって、この方式により前記特性分析ツ
ールが正確に前記欠陥位置まで駆動されて前記欠陥の特
性の分析を実現するウェーハ欠陥検査および分析の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW88113168A TW430913B (en) | 1999-08-02 | 1999-08-02 | Method for detecting the defect and analyzing the feature of a wafer |
| TW88113168 | 1999-08-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001053118A true JP2001053118A (ja) | 2001-02-23 |
Family
ID=21641744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11338643A Pending JP2001053118A (ja) | 1999-08-02 | 1999-11-29 | ウェーハ欠陥検査および特性分析の方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2001053118A (ja) |
| TW (1) | TW430913B (ja) |
-
1999
- 1999-08-02 TW TW88113168A patent/TW430913B/zh not_active IP Right Cessation
- 1999-11-29 JP JP11338643A patent/JP2001053118A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW430913B (en) | 2001-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0910123B1 (en) | Process control system | |
| US7173693B2 (en) | Method for inspecting defects and an apparatus of the same | |
| US6766208B2 (en) | Automatic production quality control method and system | |
| US8804137B2 (en) | Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability | |
| US8755045B2 (en) | Detecting method for forming semiconductor device | |
| US6028664A (en) | Method and system for establishing a common reference point on a semiconductor wafer inspected by two or more scanning mechanisms | |
| US7202094B2 (en) | Process for locating, displaying, analyzing, and optionally monitoring potential transient defect sites in one or more integrated circuit chips of a semiconductor substrate | |
| US20090226078A1 (en) | Method and apparatus for aligning a substrate and for inspecting a pattern on a substrate | |
| US7760930B2 (en) | Translation engine of defect pattern recognition | |
| KR102557190B1 (ko) | 설계를 사용한 사전 층 결함 사이트 검토 | |
| KR100389135B1 (ko) | 웨이퍼 디펙트 소스의 성분별 불량칩수 표시 방법 | |
| CN1154168C (zh) | 晶片缺陷检查及特性分析的方法 | |
| JP2001053118A (ja) | ウェーハ欠陥検査および特性分析の方法 | |
| JP2993683B2 (ja) | 検査方法及び検査システム | |
| US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
| US6934920B2 (en) | Specimen analyzing method | |
| US20070087274A1 (en) | Wiring correction method | |
| US6379848B1 (en) | Reticle for use in photolithography and methods for inspecting and making same | |
| US20060025956A1 (en) | Semiconductor device fabrication method | |
| Skumanich et al. | Advanced Interconnect Process Development Utilizing Wafer Inspection with" on-the-fly" automatic defect classification | |
| KR20080001734A (ko) | 마스크 결함 위치 검사 방법 | |
| Baird | EYESEE: a machine vision system for inspection of integrated circuit chips | |
| KR20040069692A (ko) | 인위적인 디펙트가 삽입된 웨이퍼 및 이를 이용한인스펙션과 리뷰 방법 | |
| Ridens et al. | Waferless pattern recognition recipe creation using StatTrax | |
| Harris et al. | Automated Wafer Inspector Characterization |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031202 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040302 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040305 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040831 |