KR20040069692A - 인위적인 디펙트가 삽입된 웨이퍼 및 이를 이용한인스펙션과 리뷰 방법 - Google Patents

인위적인 디펙트가 삽입된 웨이퍼 및 이를 이용한인스펙션과 리뷰 방법 Download PDF

Info

Publication number
KR20040069692A
KR20040069692A KR1020030006207A KR20030006207A KR20040069692A KR 20040069692 A KR20040069692 A KR 20040069692A KR 1020030006207 A KR1020030006207 A KR 1020030006207A KR 20030006207 A KR20030006207 A KR 20030006207A KR 20040069692 A KR20040069692 A KR 20040069692A
Authority
KR
South Korea
Prior art keywords
defect
wafer
inspection
review
review method
Prior art date
Application number
KR1020030006207A
Other languages
English (en)
Inventor
이상용
전현실
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030006207A priority Critical patent/KR20040069692A/ko
Publication of KR20040069692A publication Critical patent/KR20040069692A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 인위적인 디펙트(Defect)가 삽입된 웨이퍼 및 이를 이용한 인스펙션(Inspection)과 리뷰(Review) 방법에 관한 것으로, 본 발명에 의한 웨이퍼는 특정 위치에 인위적인 디펙트가 형성되어, 공정중에 형성된 디펙트를 이루는 파티클(Particle)이 너무 작거나 또는 파티클을 찾지 못한 경우에도 용이하게 인스펙션이 가능하다.
또한 본 발명에 의한 인스펙션과 리뷰방법은 웨이퍼 위에 형성된 인위적인 디펙트를 디펙트 키(Defect Key)로 지정하여 인스펙션하는 단계와; 디펙트 키를 디펙트 목록에 첨가하는 단계; 및 목록에 첨가된 디펙트를 리얼라인(Realign)해서 리뷰를 실시하는 단계를 포함한다.
본 발명은 얼라인을 용이하게 달성하고, 또한 얼라인에 소요되는 시간을 단축함으로써 생산성을 향상시키는 효과가 있다.

Description

인위적인 디펙트가 삽입된 웨이퍼 및 이를 이용한 인스펙션과 리뷰 방법{Wafer Having Artificial Defect And Inspection and Review Method Using the Same}
본 발명은 인위적인 디펙트가 삽입된 웨이퍼 및 이를 이용한 인스펙션과 리뷰 방법에 관한 것으로, 보다 상세하게 설명하면 에 관한 것이다.
최근의 반도체 산업은 괄목할 만한 성장을 지속해왔으며, 특히 DRAM 분야의 생산기술 및 수율은 엄청난 발전을 거듭해왔다. 이런 생산기술 및 수율의 극대화는 인-라인 모니터링(In-line Monitoring)기법을 통해 한차례 도약하였다. 과거에는 단위 공정에 의해 발생할 수 있는 파티클(Particle)의 분석을 간접적인 모니터링, 즉 웨이퍼에 의한 모니터링 방식을 취하였다. 이러한 간접적인 방식에 있어서는, 예를 들면 건식식각 공정의 파티글 발생 여부를 측정하기 위해서는 베어 실리콘 웨이퍼(Bare-Silicon Wafer)나 기타 막질이 형성되어있으나 패턴이 형성되지 않은 웨이퍼(Non-patterned Wafer)를 건식 식각장치의 한 공정 사이클을 지나게 하고그 과정에서 공정 사이클 전후의 파티클 증가치를 조사하는 방법을 사용한다. 그러나 이런 경우에는 웨이퍼상에 실제 식각이 이루어져서 파티클 측정에 노이즈로서 영향을 주는 것을 방지하기 위해 일반적으로 반응 가스만을 흐르게하고 플라즈마(Plasma)는 켜지 않는 방법을 대신 사용하는 간접적인 측정이 보통이다. 따러서, 실제 식각공정에 의한 파티클의 발생을 모티터 할 수 있는지에 대해서는 꾸준히 논란이 있어왔다.
이런 간접적인 모니터링 방식에 비해 인-라인 모티터링이란 반도체 제조공정에 있어서 주요 단위 공정마다 웨이퍼 인스펙션(Wafer Inspection) 공정을 추가하여 단위 공정을 거친 실제 생산 웨이퍼를 인스펙션하고 이 인스펙션 공정에 의해 얻어진 각 공정 프로세스 및 공정 설비 하드웨어 자체의 디펙트(Defect) 발생 정도를 모니터하여 현장에서 바로 각 공정에서 발생할 수 있는 불량의 분석 및 불량방지 동작을 빠른 시간내에 가능토록 하는 것이다.
일반적으로 디바이스를 불량화할 수 있는 디펙트(Defect)의 크기는 그 디바이스의 디자인 룰(Design rule: 디바이스에 적용된 최소 선폭)의 절반 이상인 경우를 말한다. 즉 256M DRAM과 같이 0.18 마이크론의 디자인 룰의 경우는 0.09마이크론 정도으 크기를 갖는 디펙트가 디바이스의 동작여부에 영향을 미치게 된다.
이러한 디펙트를 검출하는 방식으로는 레이저 산란(Laser Scattering) 방식과 광학 영상처리 방식(Optical Image Processing) 방식이 있다. 레이저 산란 방식은 일정한 각도로 조사되는 레이저 광선이 디펙트에 의해 산란되는 것을 검출하는 방법이고, 광학 영상처리 방식은 현미경을 통해 입사된 웨이퍼의 광학적 영상을CCD 카메라 센서 등을 통해 입력하고 이를 디지털 변환하여 처리한 후 이미 기억되어 있는 기준(reference) 영상과 비교하여 디펙트의 유무를 판별하는 방식이다.
이렇게 인스펙션공정에서 기준 영상과 비교하여 검출된 디펙트는 맵(Map)으로 작성되며 작성된 맵은 디펙트를 분석하는 리뷰(Review)공정에 전달된다. 이 과정에서 맵과 웨이퍼를 얼라인(align)하여야 하는데, 도 1a는 종래 인스펙션과 리뷰방법에서의 스크라이브 라인의 얼라인 과정을 도시한 사진이다. 이러한 웨이퍼의 얼라인에는 비교적 적은 배율의 OM 모드가 사용되고, OM 모드에서 얼라인되면 맵상의 디펙트로 표시된 지점에 대응하는 웨이퍼의 표면으로 이동하여 고배율의 SEM 모드로서 디펙트를 조사한다. 이러한 과정이 도 1b 내지 1d에 나타나있다.
즉, 도 1b 종래 인스펙션과 리뷰방법에서의 원하는 디펙트의 아이디를 디펙트 목록에서 찾아 파티클을 리뷰하는 과정을 도시한 사진이고, 도 1c는 종래 인스펙션과 리뷰방법에서의 디펙트 표시된 맵의 사진이고, 도 1d는 도 1c의 디펙트를 클릭하여 파티클을 리뷰하는 과정을 도시한 사진이다.
저배율로써 전체를 파악하여 얼라인 한 후, 고배율로써, 디펙트를 분석한다. 웨이퍼는 동일한 칩이 다수 형성되어 있으므로 처음부터 고 배율로서 얼라인하면 국소적인 칩끼리 얼라인될 뿐 전체적으로 웨이퍼가 얼라인되지 않기 때문이다. 이러한 얼라인은 스크라이브 라인을 십자로 맞추는데 통상 웨이퍼 상의 정 중앙의 왼쪽과 오른쪽 가장자리를 일치시켜 웨이퍼의 방향(결정방향)을 일치시킨후 파티클을 하나 검출하고 이를 이용하여 최종적으로 얼라인이 달성된다.
그런데 파티클이 없거나 너무 작아 찾지 못하는 경우에는 얼라인이 어려울뿐만 아니라 파티클을 찾는데 많은 시간을 소비하여 얼라인에 많은 시간이 소요되므로 생산성이 결여되는 문제가 있었다.
따라서 본 발명은 얼라인을 용이하게 달성하고, 또한 얼라인에 소요되는 시간을 단축함으로써, 생산성을 향상시킬 수 있도록 하는데 그 목적이 있다.
도 1a는 종래 인스펙션과 리뷰방법에서의 스크라이브 라인의 얼라인 과정을 도시한 사진이고,
도 1b는 종래 인스펙션과 리뷰방법에서의 원하는 디펙트의 아이디를 디펙트 목록에서 찾아 파티클을 리뷰하는 과정을 도시한 사진이고,
도 1c는 종래 인스펙션과 리뷰방법에서의 디펙트 표시된 맵의 사진이고,
도 1d는 도 1c의 디펙트를 클릭하여 파티클을 리뷰하는 과정을 도시한 사진이고,
도 2a는 본 발명에 의한 인스펙션과 리뷰방법에서의 인위적 디펙트가 삽입된 스크라이브 라인의 얼라인 과정을 도시한 사진이고,
도 2b는 본 발명에 의한 인스펙션과 리뷰방법에서의 도 2a의 디펙트 키를 목록에 첨가시키는 과정을 도시한 사진이고,
도 2c는 본 발명에 의한 인스펙션과 리뷰방법에서의 인위적 디펙트 및 공정상에서 형성된 디펙트가 표시된 맵의 사진이고,
도 2d는 본 발명에 의한 인스펙션과 리뷰방법에서의 공정상에서 형성된 임의의 디펙트를 클릭하여 파티클을 리뷰하는 과정을 도시한 사진이다.
이러한 목적을 달성하기 위하여 본 발명에 의한 웨이퍼는 웨이퍼 상의 특정 위치에 인위적인 디펙트가 형성되어, 공정중에 형성된 디펙트를 이루는 파티클이 너무 작거나 또는 파티클을 찾지 못한 경우에도 용이하게 인스펙션과 리뷰가 가능하다.
또한 본 발명에 의한 인스펙션과 리뷰방법은 웨이퍼 위에 형성된 인위적인 디펙트를 디펙트 키로 지정하여 인스펙션하는 단계와; 디펙트 키를 디펙트 목록에 첨가하는 단계; 및 목록에 첨가된 디펙트를 리얼라인해서 리뷰를 실시하는 단계를 포함한다.
이하, 도면을 중심으로 본 발명을 상세히 설명한다.
도 2a는 본 발명에 의한 인스펙션과 리뷰방법에서의 인위적 디펙트가 삽입된 스크라이브 라인의 얼라인 과정을 도시한 사진이다. 인위적 디펙트는 웨이퍼의 중심에 형성하였으나 이것은 편의적일 뿐 디펙트는 웨이퍼 상의 임의의 위치에 형성될 수 있다. 종래의 인스펙션과 리뷰방법에서와 같이 웨이퍼 상의 정 중앙의 왼쪽과 오른쪽 가장자리를 일치시켜 웨이퍼의 방향(결정방향)을 일치시킨 후, 인위적 디펙트를 이용하여 웨이퍼를 얼라인한다.
도 2b는 본 발명에 의한 인스펙션과 리뷰방법에서의 도 2a의 디펙트 키를 목록에 첨가시키는 과정을 도시한 사진이다. 이렇게 목록에 삽입된 디펙트 키를 지정하고 이러한 디펙트 키를 이용하여 리얼라인한다.
도 2c는 본 발명에 의한 인스펙션과 리뷰방법에서의 인위적 디펙트 및 공정상에서 형성된 디펙트가 표시된 맵의 사진이다. 이 맵과 웨이퍼는 얼라인 되어 있으므로 검사하고자 하는 디펙트가 표시된 맵을 더블클릭하여 디펙트를 리뷰한다.
도 2d는 본 발명에 의한 인스펙션과 리뷰방법에서의 공정상에서 형성된 임의의 디펙트를 클릭하여 파티클을 리뷰하는 과정을 도시한 사진이다. 이렇게 임의의 디펙트 키를 삽입하여 인스펙션과 리뷰를 수행하면 종래 자연적인 파티클의 탐색으로 인한 작업시간을 크게 단축시킬 수 있게 되며, 자연적인 파티클의 크기가 너무 작은 경우에도 용이하게 얼라인의 달성이 가능하다.
한편, 본 명세서와 도면에 개시된 발명의 실시예들은 이해를 돕기 위해 특정 예를 예시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것이 아니다.여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변화예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
본 발명은 얼라인을 용이하게 달성하고, 또한 얼라인에 소요되는 시간을 단축함으로써, 생산성을 향상시킬 수 있다.

Claims (2)

  1. 웨이퍼 상의 특정 위치에 인위적인 디펙트가 형성되어, 공정중에 형성된 디펙트를 이루는 파티클이 너무 작거나 또는 파티클을 찾지 못한 경우에도 용이하게 인스펙션이 가능한 웨이퍼.
  2. 웨이퍼 위에 형성된 인위적인 디펙트를 디펙트 키로 지정하여 인스펙션하는 단계;
    상기 디펙트 키를 디펙트 목록에 첨가하는 단계; 및
    상기 목록에 첨가된 디펙트를 사용하여 리얼라인해서 리뷰를 실시하는 단계;
    를 포함하는 인스펙션과 리뷰방법.
KR1020030006207A 2003-01-30 2003-01-30 인위적인 디펙트가 삽입된 웨이퍼 및 이를 이용한인스펙션과 리뷰 방법 KR20040069692A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030006207A KR20040069692A (ko) 2003-01-30 2003-01-30 인위적인 디펙트가 삽입된 웨이퍼 및 이를 이용한인스펙션과 리뷰 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030006207A KR20040069692A (ko) 2003-01-30 2003-01-30 인위적인 디펙트가 삽입된 웨이퍼 및 이를 이용한인스펙션과 리뷰 방법

Publications (1)

Publication Number Publication Date
KR20040069692A true KR20040069692A (ko) 2004-08-06

Family

ID=37358384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030006207A KR20040069692A (ko) 2003-01-30 2003-01-30 인위적인 디펙트가 삽입된 웨이퍼 및 이를 이용한인스펙션과 리뷰 방법

Country Status (1)

Country Link
KR (1) KR20040069692A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007093193A1 (en) * 2006-02-16 2007-08-23 Freescale Semiconductor, Inc. Method of detecting defects in an integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007093193A1 (en) * 2006-02-16 2007-08-23 Freescale Semiconductor, Inc. Method of detecting defects in an integrated circuit

Similar Documents

Publication Publication Date Title
US8755045B2 (en) Detecting method for forming semiconductor device
KR20080100363A (ko) 웨이퍼의 특성을 판정하기 위한 방법 및 시스템
JPH08220006A (ja) 微小異物の分析方法、分析装置およびこれらを用いる半導体素子もしくは液晶表示素子の製法
JP2006313680A (ja) 電子線式観察装置
CN108604560B (zh) 使用设计文件或检查图像自动抗扭斜
JP2017096943A (ja) 検査装置、コンピュータ装置および検査方法
KR102557190B1 (ko) 설계를 사용한 사전 층 결함 사이트 검토
US10510677B2 (en) Die
KR100851212B1 (ko) 반도체 웨이퍼 표면결함 검사 방법 및 이를 위한원자간력현미경 장치
US9318395B2 (en) Systems and methods for preparation of samples for sub-surface defect review
JP6906044B2 (ja) 感度改善およびニューサンス抑制のため、論理的およびホットスポット検査でｚレイヤコンテキストを使用するシステムおよび方法
JP2008135568A (ja) 欠陥レビュー方法および装置
US8526708B2 (en) Measurement of critical dimensions of semiconductor wafers
US9541824B1 (en) Method and system for fast inspecting defects
JP2005236094A (ja) 半導体装置の製造方法、不良解析方法および不良解析システム
KR20040069692A (ko) 인위적인 디펙트가 삽입된 웨이퍼 및 이를 이용한인스펙션과 리뷰 방법
TW202247314A (zh) 矽片邊緣粗糙度檢測治具及檢測方法
TWI276818B (en) Defect detection method
JP2003086644A (ja) 構造化されていないウエーハを検査するための装置及び方法
JP3070745B2 (ja) 欠陥検査方法及びその装置並びにそれを用いた半導体の製造方法
JP7197816B2 (ja) 光電子デバイス製造支援装置
JP2008147679A (ja) 電子線応用装置
JPH11274256A (ja) 試料検査装置
Cho et al. The Potential of Inline Automated Defect Review of Mechanical Property and Electrical Characterization by AFM
Harris et al. Automated Wafer Inspector Characterization

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination