CN115397110A - 一种带台阶槽及埋入式线路的基板制作方法 - Google Patents

一种带台阶槽及埋入式线路的基板制作方法 Download PDF

Info

Publication number
CN115397110A
CN115397110A CN202210922061.8A CN202210922061A CN115397110A CN 115397110 A CN115397110 A CN 115397110A CN 202210922061 A CN202210922061 A CN 202210922061A CN 115397110 A CN115397110 A CN 115397110A
Authority
CN
China
Prior art keywords
layer
copper
insulating medium
conductive hole
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210922061.8A
Other languages
English (en)
Other versions
CN115397110B (zh
Inventor
谷新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongshan Xincheng Semiconductor Co ltd
Original Assignee
Zhongshan Xincheng Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongshan Xincheng Semiconductor Co ltd filed Critical Zhongshan Xincheng Semiconductor Co ltd
Priority to CN202210922061.8A priority Critical patent/CN115397110B/zh
Publication of CN115397110A publication Critical patent/CN115397110A/zh
Application granted granted Critical
Publication of CN115397110B publication Critical patent/CN115397110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开了一种带台阶槽及埋入式线路的基板制作方法，包括以下步骤：步骤一：提供一块基板坯件；步骤二：在基板坯件上加工出通槽并嵌入阻胶片；步骤三：在基板坯件下表面依次压合第三绝缘介质层和第二铜箔层；步骤四：在第三绝缘介质层和第二铜箔层加工出盲孔；步骤五：进行图形转移形成干膜保护层、干膜图案层；步骤六：进行电镀处理形成第四线路层、第三填铜导电孔、第四填铜导电孔；步骤七：将干膜保护层和干膜图案层去除；步骤八：将裸露在外的那部分第二铜箔层去除；步骤九：制作阻焊层；步骤十：将阻胶片取出形成台阶槽；步骤十一：镀镍金形成镍金层作为用于与外部元器件互联的引脚。

Description

一种带台阶槽及埋入式线路的基板制作方法
技术领域
本发明涉及一种带台阶槽及埋入式线路的基板制作方法。
背景技术
随着以手机、平板电脑为代表的消费终端对芯片器件的薄型化和高密度化的需求发展，降低封装后芯片的高度和增加基板的布线密度是实现芯片器件薄型化和高密度化的主要途径。
目前通过制作埋入式线路可以大大降低基板上线路的线宽以及线距从而提高布线密度，然而采用埋入式线路的基板一般需要使用单面积层工艺制作，由于板件结构不对称这类基板往往存在较严重的翘曲情况。
因此，如何克服上述存在的缺陷，已成为本领域技术人员亟待解决的重要课题。
发明内容
本发明克服了上述技术的不足，提供了一种带台阶槽及埋入式线路的基板制作方法。
为实现上述目的，本发明采用了下列技术方案：
一种带台阶槽及埋入式线路的基板制作方法，包括以下步骤：
步骤一：提供一块基板坯件1，所述基板坯件1包括第一绝缘介质层11，所述第一绝缘介质层11的上表面设有第一线路层12、下表面设有第二线路层13，所述第一绝缘介质层11中设有与所述第一线路层12电连通的第一填铜导电孔14，所述第一绝缘介质层11上压合有第二绝缘介质层15，所述第二绝缘介质层15上表面设有埋入所述第二绝缘介质层15中的第三线路层16，所述第二绝缘介质层15上表面还覆盖有第一铜箔层17，所述基板坯件1上还设有位于第一绝缘介质层11和第二绝缘介质层15中并与所述第三线路层16电连通的第二填铜导电孔18；
步骤二：在所述基板坯件1上加工出贯穿所述基板坯件1的通槽19，并通过临时键合材料在所述通槽19内嵌入与所述基板坯件1上下平齐的阻胶片2；
步骤三：在所述基板坯件1下表面依次压合一层第三绝缘介质层3和一层第二铜箔层4；
步骤四：在所述第三绝缘介质层3和第二铜箔层4加工出分别与第一填铜导电孔14、第二填铜导电孔18位置对应的盲孔31；
步骤五：在所述第一铜箔层17和第二铜箔层4表面进行图形转移使第一铜箔层17表面形成干膜保护层5、使第二铜箔层4表面形成干膜图案层6；
步骤六：进行电镀处理，在第二铜箔层4未被干膜图案层6覆盖部分形成第四线路层7、在与所述第一填铜导电孔14位置对应的盲孔31处形成能够与第一填铜导电孔14电连通的第三填铜导电孔8、在与所述第二填铜导电孔18位置对应的盲孔31处形成能够与第二填铜导电孔18电连通的第四填铜导电孔9；
步骤七：使用化学溶液将所述干膜保护层5和干膜图案层6去除；
步骤八：使用酸性蚀刻溶液将第一铜箔层17和还裸露在外的那部分第二铜箔层4去除；
步骤九：分别在第二线路层13、第四线路层7、第三填铜导电孔8、第四填铜导电孔9表面制作用于将第二线路层13、第四线路层7、第三填铜导电孔8、第四填铜导电孔9不需要外露的部分保护起来的阻焊层10；
步骤十：通过激光加工将用于固定所述阻胶片2的临时键合材料烧蚀掉，将阻胶片2取出从而使所述通槽19处形成能够供外部元器件封装在其中的台阶槽；
步骤十一：对第二线路层13、第四线路层7、第三填铜导电孔8、第四填铜导电孔9外露的部分镀镍金形成镍金层20作为用于与外部元器件互联的引脚。
优选的，所述第三线路层16的线宽A≥7μm、线距B≥7μm。
优选的，所述第一线路层12、第二线路层13、第三线路层16、第四线路层7的厚度都为C，并且5μm≤C≤50μm，所述第一绝缘介质层11、第二绝缘介质层15、第三绝缘介质层3的厚度均为D，并且10μm≤D≤100μm。
优选的，所述第一填铜导电孔14、第二填铜导电孔18、第三填铜导电孔8、第四填铜导电孔9的直径均为E，并且30μm≤E≤200μm。
优选的，步骤二中使用的临时键合材料为热解键合树脂。
优选的，步骤二中通过机械铣槽或激光烧槽工艺加工出所述通槽19。
优选的，步骤七中使用碱性化学溶液去除所述干膜保护层5和干膜图案层6。
与现有技术相比，本发明的有益效果是：
本案基板制作方法在已制作好的带埋入式线路的基板坯件远离埋入式线路的一面继续压合第三绝缘介质层，并在第三绝缘介质层上制作出第四线路层、第三填铜导电孔、第四填铜导电孔从而提高基板的整体强度，避免由于通过单面积层制作埋入式线路而导致结构不对称继而产生基板翘曲的情况。另外，在基板坯件上压合第三绝缘介质层前，先在基板坯件上加工出通槽并在通槽中嵌入阻胶片，如此可以避免通槽在制作过程中收到污染，最后在线路制作完毕后再通过烧蚀掉临时键合材料将阻胶片取出，这样就可以在基板上形成一个可以用于将外部元器件封装在其中的台阶槽，从而避免由于外部元器件封装在基板表面导致总体高度增加，如此便可以进一步降低线路板成品的体积。
附图说明
图1是本案基板坯件截面示意图。
图2是本案步骤二加工出通槽后基板坯件截面示意图。
图3是本案步骤二嵌入阻胶片后基板坯件截面示意图。
图4是本案基板制作方法完成步骤三后截面示意图。
图5是本案基板制作方法完成步骤五后截面示意图。
图6是本案基板制作方法完成步骤六后截面示意图。
图7是本案基板制作方法完成步骤八后截面示意图。
图8是本案基板制作方法完成步骤十一后截面示意图。
图9是应用本案制作方法所制作的基板的一种应用实例。
具体实施方式
以下通过实施例对本发明特征及其它相关特征作进一步详细说明，以便于同行业技术人员的理解：
如图1至图8所示，一种带台阶槽及埋入式线路的基板制作方法，包括以下步骤：
步骤一：提供一块基板坯件1，所述基板坯件1包括第一绝缘介质层11，所述第一绝缘介质层11的上表面设有第一线路层12、下表面设有第二线路层13，所述第一绝缘介质层11中设有与所述第一线路层12电连通的第一填铜导电孔14，所述第一绝缘介质层11上压合有第二绝缘介质层15，所述第二绝缘介质层15上表面设有埋入所述第二绝缘介质层15中的第三线路层16，所述第二绝缘介质层15上表面还覆盖有第一铜箔层17，所述基板坯件1上还设有位于第一绝缘介质层11和第二绝缘介质层15中并与所述第三线路层16电连通的第二填铜导电孔18；
步骤二：在所述基板坯件1上加工出贯穿所述基板坯件1的通槽19，并通过临时键合材料在所述通槽19内嵌入与所述基板坯件1上下平齐的阻胶片2；
步骤三：在所述基板坯件1下表面依次压合一层第三绝缘介质层3和一层第二铜箔层4；
步骤四：在所述第三绝缘介质层3和第二铜箔层4加工出分别与第一填铜导电孔14、第二填铜导电孔18位置对应的盲孔31；
步骤五：在所述第一铜箔层17和第二铜箔层4表面进行图形转移使第一铜箔层17表面形成干膜保护层5、使第二铜箔层4表面形成干膜图案层6；
步骤六：进行电镀处理，在第二铜箔层4未被干膜图案层6覆盖部分形成第四线路层7、在与所述第一填铜导电孔14位置对应的盲孔31处形成能够与第一填铜导电孔14电连通的第三填铜导电孔8、在与所述第二填铜导电孔18位置对应的盲孔31处形成能够与第二填铜导电孔18电连通的第四填铜导电孔9；
步骤七：使用化学溶液将所述干膜保护层5和干膜图案层6去除；
步骤八：使用酸性蚀刻溶液将第一铜箔层17和还裸露在外的那部分第二铜箔层4去除；
步骤九：分别在第二线路层13、第四线路层7、第三填铜导电孔8、第四填铜导电孔9表面制作用于将第二线路层13、第四线路层7、第三填铜导电孔8、第四填铜导电孔9不需要外露的部分保护起来的阻焊层10；
步骤十：通过激光加工将用于固定所述阻胶片2的临时键合材料烧蚀掉，将阻胶片2取出从而使所述通槽19处形成能够供外部元器件封装在其中的台阶槽；
步骤十一：对第二线路层13、第四线路层7、第三填铜导电孔8、第四填铜导电孔9外露的部分镀镍金形成镍金层20作为用于与外部元器件互联的引脚。
如上所述，本案基板制作方法在已制作好的带埋入式线路的基板坯件1远离埋入式线路的一面继续压合第三绝缘介质层3，并在第三绝缘介质层3上制作出第四线路层7、第三填铜导电孔8、第四填铜导电孔9从而提高基板的整体强度，避免由于通过单面积层制作埋入式线路而导致结构不对称继而产生基板翘曲的情况。另外，在基板坯件1上压合第三绝缘介质层3前，先在基板坯件1上加工出通槽19并在通槽19中嵌入阻胶片2，如此可以避免通槽19在制作过程中收到污染，最后在线路制作完毕后再通过烧蚀掉临时键合材料将阻胶片2取出，这样就可以在基板上形成一个可以用于将外部元器件封装在其中的台阶槽，从而避免由于外部元器件封装在基板表面导致总体高度增加，如此便可以进一步降低线路板成品的体积。
如图1至图8所示，优选的，所述第三线路层16的线宽A≥7μm、线距B≥7μm，如此，通过埋入式的线路可以大大提高基板坯件1上的布线密度，从而增加空间利用率。
如图1至图8所示，优选的，所述第一线路层12、第二线路层13、第三线路层16、第四线路层7的厚度都为C，并且5μm≤C≤50μm，所述第一绝缘介质层11、第二绝缘介质层15、第三绝缘介质层3的厚度均为D，并且10μm≤D≤100μm，如此，便可保证线路承载电流的能力，同时也可以保证绝缘介质层的强度。
如图1至图8所示，优选的，所述第一填铜导电孔14、第二填铜导电孔18、第三填铜导电孔8、第四填铜导电孔9的直径均为E，并且30μm≤E≤200μm，如此，便可保证各填铜导电孔的导通能力。
如图1至图8所示，优选的，步骤二中使用的临时键合材料为热解键合树脂，如此，便可方便后期通过激光加工将临时键合材料烧蚀掉从而取出阻胶片2。
如图1至图8所示，优选的，步骤二中通过机械铣槽或激光烧槽工艺加工出所述通槽19。
如图1至图8所示，优选的，步骤七中使用碱性化学溶液去除所述干膜保护层5和干膜图案层6，如此，便可保证在去除干膜保护层5和干膜图案层6时不会损伤到已完成电镀的区域。
如图9所示，是本案制作方法所制作的基板的一种应用实例，其中由通槽19形成的台阶槽中放置有芯片21，芯片21与由镍金层20形成的引脚通过金线22互联，同时在基板上表面设有用于将芯片21封装在基板中的塑封料23。
如上所述，本案保护的是一种带台阶槽及埋入式线路的基板制作方法，一切与本案相同或相近似的技术方案都应示为落入本案的保护范围内。

Claims (7)

1.一种带台阶槽及埋入式线路的基板制作方法，其特征在于包括以下步骤：
步骤一：提供一块基板坯件(1)，所述基板坯件(1)包括第一绝缘介质层(11)，所述第一绝缘介质层(11)的上表面设有第一线路层(12)、下表面设有第二线路层(13)，所述第一绝缘介质层(11)中设有与所述第一线路层(12)电连通的第一填铜导电孔(14)，所述第一绝缘介质层(11)上压合有第二绝缘介质层(15)，所述第二绝缘介质层(15)上表面设有埋入所述第二绝缘介质层(15)中的第三线路层(16)，所述第二绝缘介质层(15)上表面还覆盖有第一铜箔层(17)，所述基板坯件(1)上还设有位于第一绝缘介质层(11)和第二绝缘介质层(15)中并与所述第三线路层(16)电连通的第二填铜导电孔(18)；
步骤二：在所述基板坯件(1)上加工出贯穿所述基板坯件(1)的通槽(19)，并通过临时键合材料在所述通槽(19)内嵌入与所述基板坯件(1)上下平齐的阻胶片(2)；
步骤三：在所述基板坯件(1)下表面依次压合一层第三绝缘介质层(3)和一层第二铜箔层(4)；
步骤四：在所述第三绝缘介质层(3)和第二铜箔层(4)加工出分别与第一填铜导电孔(14)、第二填铜导电孔(18)位置对应的盲孔(31)；
步骤五：在所述第一铜箔层(17)和第二铜箔层(4)表面进行图形转移使第一铜箔层(17)表面形成干膜保护层(5)、使第二铜箔层(4)表面形成干膜图案层(6)；
步骤六：进行电镀处理，在第二铜箔层(4)未被干膜图案层(6)覆盖部分形成第四线路层(7)、在与所述第一填铜导电孔(14)位置对应的盲孔(31)处形成能够与第一填铜导电孔(14)电连通的第三填铜导电孔(8)、在与所述第二填铜导电孔(18)位置对应的盲孔(31)处形成能够与第二填铜导电孔(18)电连通的第四填铜导电孔(9)；
步骤七：使用化学溶液将所述干膜保护层(5)和干膜图案层(6)去除；
步骤八：使用酸性蚀刻溶液将第一铜箔层(17)和还裸露在外的那部分第二铜箔层(4)去除；
步骤九：分别在第二线路层(13)、第四线路层(7)、第三填铜导电孔(8)、第四填铜导电孔(9)表面制作用于将第二线路层(13)、第四线路层(7)、第三填铜导电孔(8)、第四填铜导电孔(9)不需要外露的部分保护起来的阻焊层(10)；
步骤十：通过激光加工将用于固定所述阻胶片(2)的临时键合材料烧蚀掉，将阻胶片(2)取出从而使所述通槽(19)处形成能够供外部元器件封装在其中的台阶槽；
步骤十一：对第二线路层(13)、第四线路层(7)、第三填铜导电孔(8)、第四填铜导电孔(9)外露的部分镀镍金形成镍金层(20)作为用于与外部元器件互联的引脚。
2.根据权利要求1所述的一种带台阶槽及埋入式线路的基板制作方法，其特征在于所述第三线路层(16)的线宽A≥7μm、线距B≥7μm。
3.根据权利要求1所述的一种带台阶槽及埋入式线路的基板制作方法，其特征在于所述第一线路层(12)、第二线路层(13)、第三线路层(16)、第四线路层(7)的厚度都为C，并且5μm≤C≤50μm，所述第一绝缘介质层(11)、第二绝缘介质层(15)、第三绝缘介质层(3)的厚度均为D，并且10μm≤D≤100μm。
4.根据权利要求1所述的一种带台阶槽及埋入式线路的基板制作方法，其特征在于所述第一填铜导电孔(14)、第二填铜导电孔(18)、第三填铜导电孔(8)、第四填铜导电孔(9)的直径均为E，并且30μm≤E≤200μm。
5.根据权利要求1所述的一种带台阶槽及埋入式线路的基板制作方法，其特征在于步骤二中使用的临时键合材料为热解键合树脂。
6.根据权利要求1所述的一种带台阶槽及埋入式线路的基板制作方法，其特征在于步骤二中通过机械铣槽或激光烧槽工艺加工出所述通槽(19)。
7.根据权利要求1所述的一种带台阶槽及埋入式线路的基板制作方法，其特征在于步骤七中使用碱性化学溶液去除所述干膜保护层(5)和干膜图案层(6)。
CN202210922061.8A 2022-08-02 2022-08-02 一种带台阶槽及埋入式线路的基板制作方法 Active CN115397110B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210922061.8A CN115397110B (zh) 2022-08-02 2022-08-02 一种带台阶槽及埋入式线路的基板制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210922061.8A CN115397110B (zh) 2022-08-02 2022-08-02 一种带台阶槽及埋入式线路的基板制作方法

Publications (2)

Publication Number Publication Date
CN115397110A true CN115397110A (zh) 2022-11-25
CN115397110B CN115397110B (zh) 2023-06-09

Family

ID=84118285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210922061.8A Active CN115397110B (zh) 2022-08-02 2022-08-02 一种带台阶槽及埋入式线路的基板制作方法

Country Status (1)

Country Link
CN (1) CN115397110B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300482A (ja) * 2007-05-30 2008-12-11 Nec Toppan Circuit Solutions Inc 印刷配線板及びその製造方法ならびに半導体装置
CN101364581A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 嵌埋有芯片的承载板结构及其制作方法
KR20090046449A (ko) * 2007-11-06 2009-05-11 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
EP2068361A1 (en) * 2007-12-04 2009-06-10 Phoenix Precision Technology Corporation Packaging substrate having chip embedded therein and manufacturing method thereof
KR20090096809A (ko) * 2008-03-10 2009-09-15 대덕전자 주식회사 반도체 부품 내장형 인쇄회로기판 제조 방법
US20140291005A1 (en) * 2013-03-28 2014-10-02 Kyocera Slc Technologies Corporation Wiring board
JP2015135940A (ja) * 2013-12-16 2015-07-27 味の素株式会社 部品内蔵基板の製造方法および半導体装置
CN105704948A (zh) * 2016-03-28 2016-06-22 上海美维电子有限公司 超薄印制电路板的制作方法及超薄印制电路板
CN106163135A (zh) * 2015-04-21 2016-11-23 深南电路股份有限公司 一种局部混压电路板结构及其加工方法
CN107124833A (zh) * 2016-02-24 2017-09-01 大德电子株式会社 印刷电路板的制造方法
CN107613642A (zh) * 2017-08-31 2018-01-19 江苏普诺威电子股份有限公司 含阶梯槽埋容线路板的制作方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300482A (ja) * 2007-05-30 2008-12-11 Nec Toppan Circuit Solutions Inc 印刷配線板及びその製造方法ならびに半導体装置
CN101364581A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 嵌埋有芯片的承载板结构及其制作方法
KR20090046449A (ko) * 2007-11-06 2009-05-11 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
EP2068361A1 (en) * 2007-12-04 2009-06-10 Phoenix Precision Technology Corporation Packaging substrate having chip embedded therein and manufacturing method thereof
KR20090096809A (ko) * 2008-03-10 2009-09-15 대덕전자 주식회사 반도체 부품 내장형 인쇄회로기판 제조 방법
US20140291005A1 (en) * 2013-03-28 2014-10-02 Kyocera Slc Technologies Corporation Wiring board
JP2015135940A (ja) * 2013-12-16 2015-07-27 味の素株式会社 部品内蔵基板の製造方法および半導体装置
CN106163135A (zh) * 2015-04-21 2016-11-23 深南电路股份有限公司 一种局部混压电路板结构及其加工方法
CN107124833A (zh) * 2016-02-24 2017-09-01 大德电子株式会社 印刷电路板的制造方法
CN105704948A (zh) * 2016-03-28 2016-06-22 上海美维电子有限公司 超薄印制电路板的制作方法及超薄印制电路板
CN107613642A (zh) * 2017-08-31 2018-01-19 江苏普诺威电子股份有限公司 含阶梯槽埋容线路板的制作方法

Also Published As

Publication number Publication date
CN115397110B (zh) 2023-06-09

Similar Documents

Publication Publication Date Title
CN103904050B (zh) 封装基板、封装基板制作方法及封装结构
US20100142170A1 (en) Chip embedded printed circuit board and manufacturing method thereof
CN101789383B (zh) 具有凹穴结构的封装基板的制作方法
US20120017435A1 (en) Method of manufacturing PCB having electronic components embedded therein
CN103458628A (zh) 多层电路板及其制作方法
CN102548253A (zh) 多层电路板的制作方法
WO2022012422A1 (zh) 封装基板制作方法
KR20140081193A (ko) 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법
CN109618509B (zh) 一种pcb的制造方法
US10515898B2 (en) Circuit board incorporating semiconductor IC and manufacturing method thereof
CN103151330B (zh) 线路基板及线路基板制作工艺
CN104244582A (zh) 埋入式高密度互连印刷电路板及其制作方法
WO2015083345A1 (ja) 部品内蔵配線基板及びその製造方法
KR100861620B1 (ko) 인쇄회로기판의 제조방법
TWI417993B (zh) 具凹穴結構的封裝基板、半導體封裝體及其製作方法
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
US20090083976A1 (en) Method for manufacturing printed circuit board
JP2018195742A (ja) 半導体ｉｃ内蔵基板及びその製造方法
CN115397110B (zh) 一种带台阶槽及埋入式线路的基板制作方法
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
TWM508791U (zh) 封裝基板與晶片封裝結構
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
CN203491244U (zh) 一种封装结构
CN112040677A (zh) 一种新型电路板积层方法
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant