CN115395364B - 半导体激光器及其制备方法 - Google Patents
半导体激光器及其制备方法 Download PDFInfo
- Publication number
- CN115395364B CN115395364B CN202211064379.3A CN202211064379A CN115395364B CN 115395364 B CN115395364 B CN 115395364B CN 202211064379 A CN202211064379 A CN 202211064379A CN 115395364 B CN115395364 B CN 115395364B
- Authority
- CN
- China
- Prior art keywords
- region
- film
- semiconductor laser
- thickness
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0203—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明涉及激光器制备技术领域,提供了一种半导体激光器的制备方法,包括S1至S6等几个步骤。还提供一种半导体激光器,包括外延结构以及于所述外延结构上制作的微纳米结构,所述微纳米结构中集成有HR膜和AR膜,所述HR膜和所述AR膜均有多层,层数为奇数层。本发明制备工艺中直接集成了HR膜和AR膜的,将后工艺的三个核心工序解条,夹条和镀膜三个工序简化成只有解条一个工序了,省去了夹条和腔面镀膜这两道工序,而这两道工序的设备都是及其昂贵的,所以本发明极大的降低了生产成本;省去了夹条和镀膜工序,也杜绝了这些工序造成的断条,散条和镀膜不均等异常,提高了良率。
Description
技术领域
本发明涉及激光器制备技术领域,具体为一种半导体激光器及其制备方法。
背景技术
目前业界侧面出光的LD chip,都是需要先将wafer进行解理成Bar条,然后再将Bar条通过叠Bar的方式固定后再进行腔面镀膜。因为InP或者GaAs本身强度差,在解理成百微米宽度的Bar条时,在叠Bar过程中容易出现断条,散条和镀膜不均等等外观异常,造成良率损失。
另外,目前侧面出光的LD chip的后段制造工艺中三个核心工序-解条,夹条和镀膜,夹条用的叠巴机和镀膜使用的镀膜机都是精密设备,设备价格昂贵,是投入成本的重要组成部分。如能简化工艺,则会直接降低固资投入和生产成本。
发明内容
本发明的目的在于提供一种半导体激光器及其制备方法,至少可以解决现有技术中的部分缺陷。
为实现上述目的,本发明实施例提供如下技术方案:一种半导体激光器的制备方法,包括如下步骤:
S1,在外延结构上制作掩膜层,并在掩膜层上划分区域,其中Y1区域、Y2区域、Y4区域、Y6区域以及Y8区域为待刻蚀的区域,Y3区域、Y7区域以及Y9区域为保留区域,且所述Y1区域、所述Y2区域、所述Y3区域、所述Y4区域、所述Y5区域、所述Y6区域、所述Y7区域、所述Y8区域、所述Y9区域依次设置,且所述Y9区域远离所述Y8区域的一侧还设有另一Y2区域,在该Y2区域远离所述Y9区域的一侧还设有另一Y1区域;
S2,于所述掩膜层向下对所述外延结构进行刻蚀,使得所述待刻蚀区域向下形成深沟,而所述保留区域被保护不被刻蚀;
S3,清洗掉剩余的掩膜层,然后采用薄膜沉积,对所述深沟进行填充生长,当所述Y4区域、所述Y6区域以及所述Y8区域所对应的深沟被完全填充后还继续向上沉积一定厚度的薄膜,所述深沟中的薄膜的厚度加上继续沉积的薄膜的厚度之和为D1;
S4,接着采用沉积厚度为D1的薄膜为掩膜层,通过光刻和刻蚀制造脊波导,所述脊波导位于所述Y5区域;
S5,对当前结构使用光刻胶做掩膜,保护所述Y1区域、所述Y2区域、所述Y3区域、所述Y4区域、所述Y6区域、所述Y7区域、所述Y8区域以及所述Y9区域,然后将除这几个区域以外的其他区域采用干法刻蚀和湿法刻蚀的方式去除薄膜;
S6,接着进行后续制作得到激光器,本激光器集成有HR膜和AR膜。
进一步,在所述S3步骤结束后,判断所述深沟是否被填满,判断的方式具体是:采用SEM测量所述Y2区域靠近Y9区域和Y3区域的侧面沉积的厚度d1,若所述d1不小于所述Y4区域、所述Y6区域以及Y8区域中侧面宽度最大的一个,则所述深沟被填满。
进一步,在所述S5步骤后,继续进行薄膜沉积,再使用光刻胶做掩膜分别制作出chip之间的解理区和脊波导上供电流注入的接触天窗。
进一步,在天窗制作完毕后,再次测量所述Y2区域靠近Y9区域和Y3区域的侧面沉积的厚度d2。
进一步,继续通过光刻胶掩膜并制造P面的金属电极,然后减薄后制作N面电极、退火,退火后对wafer进行解条,所述Y1区域所在的宽度为解条street的宽度,不能伤到所述Y2区域,解条后得到的Bar条可以直接进行解个成chip,每个chip均具有所述HR膜和所述AR膜。
进一步,在出光端,所述Y4区域所在的薄膜、所述Y3区域所在的薄膜以及所述Y3区域靠近所述Y2区域形成的厚度为d2的薄膜,三者组成所述AR膜。
进一步,在背光端,所述Y6区域所在的薄膜、所述Y7区域所在的薄膜、所述Y8区域所在的薄膜、所述Y9区域所在的薄膜以及所述Y9区域靠近所述Y2区域形成的厚度为d2的薄膜,五者组成所述HR膜。
进一步,在激光器的外延结构上制作掩膜,当激光器是FP激光器时,在一次外延结构上制作掩膜层;当激光器为DFB激光器时,则在一次外延结构、光栅结构以及二次外延结构均制作完毕后,在二次外延结构上制作掩膜层。
进一步,做出所述脊波导后继续进行薄膜沉积,沉积的厚度为D2,D1和D2的厚度之和不大于800nm。
本发明实施例提供另一种技术方案:一种半导体激光器,包括外延结构以及于所述外延结构上制作的微纳米结构,所述微纳米结构中集成有HR膜和AR膜,所述HR膜和所述AR膜均有多层,层数为奇数层。
与现有技术相比,本发明的有益效果是:
1、制备工艺中直接集成了HR膜和AR膜的,将后工艺的三个核心工序解条,夹条和镀膜三个工序简化成只有解条一个工序了,省去了夹条和腔面镀膜这两道工序,而这两道工序的设备都是及其昂贵的,所以本发明极大的降低了生产成本。
2、省去了夹条和镀膜工序,也杜绝了这些工序造成的断条,散条和镀膜不均等异常,提高了良率。
附图说明
图1为本发明实施例提供的一种半导体激光器的俯视视角示意图;
图2为本发明实施例提供的一种半导体激光器的外延结构示意图;
附图标记中:1-衬底;2-N-InP缓冲层;3-下隔离层;4-下波导层;5-量子阱层;6-上波导层;7-上隔离层;8-InP空间层;9-刻蚀停止层;10-P-InP层;11-接触层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
请参阅图1和图2,本发明实施例提供一种半导体激光器的制备方法,包括如下步骤:S1,在外延结构上制作掩膜层,并在掩膜层上划分区域,其中Y1区域、Y2区域、Y4区域、Y6区域以及Y8区域为待刻蚀的区域,Y3区域、Y7区域以及Y9区域为保留区域,且所述Y1区域、所述Y2区域、所述Y3区域、所述Y4区域、所述Y5区域、所述Y6区域、所述Y7区域、所述Y8区域、所述Y9区域依次设置,且所述Y9区域远离所述Y8区域的一侧还设有另一Y2区域,在该Y2区域远离所述Y9区域的一侧还设有另一Y1区域;S2,于所述掩膜层向下对所述外延结构进行刻蚀,使得所述待刻蚀区域向下形成深沟,而所述保留区域被保护不被刻蚀;S3,清洗掉剩余的掩膜层,然后采用薄膜沉积,对所述深沟进行填充生长,直至所述Y4区域、所述Y6区域以及所述Y8区域所对应的深沟被完全填充后,继续沉积一定厚度的薄膜,所述深沟中的薄膜的厚度加上继续沉积的薄膜的厚度之和为D1;S4,接着采用沉积厚度为D1的薄膜为掩膜层,通过光刻和刻蚀制造脊波导,所述脊波导位于所述Y5区域;S5,对当前结构使用光刻胶做掩膜,保护所述Y1区域、所述Y2区域、所述Y3区域、所述Y4区域、所述Y6区域、所述Y7区域、所述Y8区域以及所述Y9区域,然后将除这几个区域以外的其他区域采用干法刻蚀和湿法刻蚀的方式去除薄膜;S6,接着继续使用光刻胶在当前结构做掩膜做出解理区,并进行后续制作得到激光器,本激光器集成有HR膜和AR膜。在本实施例中,制备工艺中实现了HR膜和AR膜的集成,省去了夹条和腔面镀膜这两道工序,而这两道工序的设备都是及其昂贵的,所以本发明极大的降低了生产成本。省去了夹条和镀膜工序,杜绝了这些工序造成的断条,散条和镀膜不均等异常,提高了良率。具体地,在制备过程中,自然就实现了HR(高反射率)膜和AR(增透)膜的集成,不用再去做夹条和腔面镀膜工序,从而避免这两道工序带来的问题。
作为本发明所述里的优化方案,请参阅图1和图2,先使用MOCVD在衬底1,依次生长N-InP缓冲层2,下隔离层3,下波导层4,量子阱层5,上波导层6,上隔离层7,InP空间层8,刻蚀停止层9,P-InP层10,接触层11。本发明不仅适用于FP激光器,也可适用于DFB激光器,如是DFB激光器则要将一次外延,光栅结构以及二次外延制作完成。
进一步优化上述方案,请参阅图1,使用PECVD沉积SiNx或SiO2作为掩膜层,使用电子束直写曝光设备做光刻,然后使用ICP(感应耦合等离子)设备刻蚀,制作出如图二中所需的类似于光栅的微纳米结构。其中Y1区域,Y2区域,Y4区域,Y6区域和Y8区域为刻蚀下去形成4-6um的深沟;Y3区域、Y7区域和Y9区域为保留区域。然后使用湿法清洗方式去掉SiNx或SiO2的掩膜层。然后使用薄膜沉积方法,例如采用PECVD设备,进行SiO2薄膜沉积,PECVD设备有良好侧向生长能力,可很好的实现深沟填充生长。继续沉积SiO2后,Y4区域,Y6区域和Y8区域的深沟被完全填充,然后继续沉积并在表面形成厚度50-150nm的SiO2薄膜,此时定义深沟中沉积的薄膜以及表面再继续形成的该50-150nm厚的薄膜之和为D1。接着,通过SEM(扫描电子显微镜)测量得到Y2区域靠近Y9区域和Y3区域的侧面沉积的厚度d1,保证d1大于Y4区域、Y6区域以及Y8区域中最大的一个区域的宽度,这是因为PECVD设备在生长时只能控制沟中的深度,对于沟的侧面方向无法控制,该侧面方向就是竖向面,如图1是俯视图,在主视视角中,竖向面即为侧面,此时我们不知道沟是否被填满,因此通过SEM测量Y2区域靠近Y9区域和Y3区域的侧面沉积的厚度d1,若d1不小于Y4区域、Y6区域以及Y8区域中最大的一个区域的宽度,则可所述深沟被填满。
进一步优化上述技术方案,请参阅图1,直接使用D1厚度的填充SiO2作为掩膜层,通过光刻的方式和刻蚀的继续制造脊波导,纵向为Y5区域,横向为X1,X2区域,其中X2为脊沟,X1为脊条,其中纵向即为图1中Y5区域的长度方向,横向则为图1中Y5区域的宽度方向,再划定X1和X2两个区域,即可定义脊沟和脊条。
进一步优化上述技术方案,请参阅图1,继续做光刻,使用光刻胶做掩膜保护Y1-Y4和Y6-Y9区域,然后将其他区域的D1厚度SiO2使用干法刻蚀+湿法刻蚀的方式去除。使用PECVD设备进行SiO2薄膜沉积,沉积厚度为D2,生长时控制D1+D2的总厚度不超过800nm,否则应力过大,会破裂。然后继续做光刻,光刻胶做掩膜,使用干法刻蚀方式在chip之间制作解理区以及在脊波导的脊条上制作供电流注入接触的天窗。此时,要再测量Y2区域靠近Y9区域和Y3区域的侧面沉积的厚度d2,再测一次的目的是,又经过了新一轮的沉积后,d2会变厚,其实际值就会变为d1的厚度加上第二次长完后又新生成的厚度,所以需要得到准确的d2数据,来匹配后续的AR膜和HR膜的反射率。
进一步优化上述方案,请参阅图1和图2,继续做光刻,使用光刻胶做掩膜制作出解理区。继续通过光刻制造P面的金属电极,然后进行减薄后制作N面电极,退火。对wafer(晶圆)进行解条,纵向的Y1区域宽度为解条street(划道)的宽度,不能伤到Y2区域。解出来的Bar条可直接进行解个成chip,不需要再腔面镀HR膜和AR膜了。在出光端,通过Y4区域(低折射率的SiO2薄膜),Y3区域(高折射率的InP薄膜)以及Y3靠近Y2形成的厚度为d2的低折射率SiO2薄膜,形成了所述AR膜。其中Y4区域是后面沉积的薄膜,Y3区域是保留下来的外延结构中的材料。而在背光端,通过Y6区域(低折射率的SiO2薄膜),Y7区域(高折射率的InP薄膜),Y8区域(低折射率的SiO2薄膜),Y9区域(高折射率的InP薄膜)以及Y9区域靠近Y2区域形成的厚度为d2的低折射率SiO2薄膜,形成了HR膜。
作为本发明实施例的优化方案,HR膜的反射率控制可以通过前期模拟和验证,设计好Y6区域,Y7区域,Y8区域和Y9区域的宽度(即图1中左右方向)。因HR膜的调整空间更大,AR膜层调整空间小,所以d2厚度以优先满足AR膜需要来设定,HR膜通过设计Y6,Y7,Y8和Y9的宽度(即图1中左右方向)来控制反射率。
作为本发明实施例的优化方案,所述HR膜和所述AR膜均有多层,层数为奇数层,优选的,HR膜层为5层,AR膜层为3层。但这并不是唯一方案,可根据不同LD chip(半导体激光器芯片)需要,设计不同的层数为奇数的膜系。
本发明实施例提供一种半导体激光器,请参阅图1和图2,由上述的制备方法制备得到。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。
Claims (10)
1.一种半导体激光器的制备方法,其特征在于,包括如下步骤:
S1,在外延结构上制作掩膜层,并在掩膜层上划分区域,其中Y1区域、Y2区域、Y4区域、Y6区域以及Y8区域为待刻蚀的区域,Y3区域、Y7区域以及Y9区域为保留区域,且所述Y1区域、所述Y2区域、所述Y3区域、所述Y4区域、Y5区域、所述Y6区域、所述Y7区域、所述Y8区域、所述Y9区域依次设置,且所述Y9区域远离所述Y8区域的一侧还设有另一Y2区域,在该Y2区域远离所述Y9区域的一侧还设有另一Y1区域;
S2,于所述掩膜层向下对所述外延结构进行刻蚀,使得所述待刻蚀区域向下形成深沟,而所述保留区域被保护不被刻蚀;
S3,清洗掉剩余的掩膜层,然后采用薄膜沉积,对所述深沟进行填充生长,当所述Y4区域、所述Y6区域以及所述Y8区域所对应的深沟被完全填充后还继续向上沉积一定厚度的薄膜,所述深沟中的薄膜的厚度加上继续沉积的薄膜的厚度之和为D1;
S4,接着采用沉积厚度为D1的薄膜为掩膜层,通过光刻和刻蚀制造脊波导,所述脊波导位于所述Y5区域;
S5,对当前结构使用光刻胶做掩膜,保护所述Y1区域、所述Y2区域、所述Y3区域、所述Y4区域、所述Y6区域、所述Y7区域、所述Y8区域以及所述Y9区域,然后将除这几个区域以外的其他区域采用干法刻蚀和湿法刻蚀的方式去除薄膜;
S6,接着进行后续制作得到激光器,本激光器集成有HR膜和AR膜。
2.如权利要求1所述的半导体激光器的制备方法,其特征在于:在所述S3步骤结束后,判断所述深沟是否被填满,判断的方式具体是:采用SEM测量所述Y2区域靠近Y9区域和Y3区域的侧面沉积的厚度d1,若所述d1不小于所述Y4区域、所述Y6区域以及Y8区域中侧面宽度最大的一个,则所述深沟被填满。
3.如权利要求1所述的半导体激光器的制备方法,其特征在于:在所述S5步骤后,继续进行薄膜沉积,再使用光刻胶做掩膜分别制作出chip之间的解理区和脊波导上供电流注入的接触天窗。
4.如权利要求3所述的半导体激光器的制备方法,其特征在于:在天窗制作完毕后,再次测量所述Y2区域靠近Y9区域和Y3区域的侧面沉积的厚度d2。
5.如权利要求4所述的半导体激光器的制备方法,其特征在于:继续通过光刻胶掩膜并制造P面的金属电极,然后减薄后制作N面电极、退火,退火后对wafer进行解条,所述Y1区域所在的宽度为解条street的宽度,不能伤到所述Y2区域,解条后得到的Bar条可以直接进行解个成chip,每个chip均具有所述HR膜和所述AR膜。
6.如权利要求5所述的半导体激光器的制备方法,其特征在于:在出光端,所述Y4区域所在的薄膜、所述Y3区域所在的薄膜以及所述Y3区域靠近所述Y2区域形成的厚度为d2的薄膜,三者组成所述AR膜。
7.如权利要求5所述的半导体激光器的制备方法,其特征在于:在背光端,所述Y6区域所在的薄膜、所述Y7区域所在的薄膜、所述Y8区域所在的薄膜、所述Y9区域所在的薄膜以及所述Y9区域靠近所述Y2区域形成的厚度为d2的薄膜,五者组成所述HR膜。
8.如权利要求1所述的半导体激光器的制备方法,其特征在于:在激光器的外延结构上制作掩膜,当激光器是FP激光器时,在一次外延结构上制作掩膜层;当激光器为DFB激光器时,则在一次外延结构、光栅结构以及二次外延结构均制作完毕后,在二次外延结构上制作掩膜层。
9.如权利要求3所述的半导体激光器的制备方法,其特征在于:做出所述脊波导后继续进行薄膜沉积,沉积的厚度为D2,D1和D2的厚度之和不大于800nm。
10.一种半导体激光器,其特征在于:采用如权利要求1-9任一所述的半导体激光器的制备方法制得,其包括外延结构以及于所述外延结构上制作的微纳米结构,所述微纳米结构中集成有HR膜和AR膜,所述HR膜和所述AR膜均有多层,层数为奇数层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211064379.3A CN115395364B (zh) | 2022-08-31 | 2022-08-31 | 半导体激光器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211064379.3A CN115395364B (zh) | 2022-08-31 | 2022-08-31 | 半导体激光器及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115395364A CN115395364A (zh) | 2022-11-25 |
CN115395364B true CN115395364B (zh) | 2023-07-18 |
Family
ID=84124433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211064379.3A Active CN115395364B (zh) | 2022-08-31 | 2022-08-31 | 半导体激光器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115395364B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011216534A (ja) * | 2010-03-31 | 2011-10-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レーザ素子 |
CN112342514A (zh) * | 2020-10-19 | 2021-02-09 | 武汉光迅科技股份有限公司 | 一种半导体激光器腔面镀膜方法及半导体激光器 |
CN113422289B (zh) * | 2021-05-21 | 2022-07-08 | 湖北光安伦芯片有限公司 | 通信激光器半导体芯片及其制作方法 |
-
2022
- 2022-08-31 CN CN202211064379.3A patent/CN115395364B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115395364A (zh) | 2022-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5720893A (en) | Tapered beam expander waveguide integrated with a diode lasesr | |
KR101252469B1 (ko) | 반도체 소자 및 그 제조 방법과 분포 궤환형 레이저 소자 | |
JPH10242589A (ja) | 半導体デバイスの製造方法 | |
CN109412020A (zh) | 一种倒台型高速半导体激光器芯片及其制备方法 | |
CN112436381B (zh) | 一种高速dfb激光器芯片及其制作方法 | |
US20070018200A1 (en) | Single frequency laser | |
US9153942B2 (en) | Method of manufacturing semiconductor device | |
KR100520796B1 (ko) | 평면 매립형 반도체 광 증폭기의 제작 방법 | |
CN116706673B (zh) | 混合波导结构eml激光器及其制作方法 | |
CN115395364B (zh) | 半导体激光器及其制备方法 | |
US20220311206A1 (en) | Semiconductor laser device structures and methods of fabrication thereof | |
US8409889B2 (en) | Method for producing semiconductor optical device | |
CN111129945B (zh) | 整片制作省隔离器边发射激光器芯片的方法 | |
JPH01214089A (ja) | 半導体材料に回折格子を形成する方法及び該方法によって製造された回折格子を備えた光電デバイス | |
CN114039274B (zh) | 一种具有窄槽结构的侧向耦合分布反馈激光器及其制备方法 | |
CN115149399A (zh) | 光栅激光器及制备方法 | |
CN111370995B (zh) | 表面光栅半导体激光器及其制作方法 | |
JPH09237940A (ja) | 半導体装置,及びその製造方法 | |
JP7040604B2 (ja) | 半導体レーザ素子およびその製造方法 | |
US6810059B2 (en) | Semiconductor laser and method of manufacturing the same | |
JP2003069134A (ja) | 半導体光デバイス及びその作製方法 | |
JP2953449B2 (ja) | 光半導体素子及びその製造方法 | |
US20240176073A1 (en) | Semiconductor structure and method of manufacture | |
JP4489691B2 (ja) | 半導体光素子の製造方法 | |
JP5919747B2 (ja) | 光半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 430223 Room 102, No. 1 plant of Wuhan AoXin technology, No. 2, changchanghuayuan Road, Donghu New Technology Development Zone, Wuhan, Hubei Province Applicant after: Wuhan Yunling Optoelectronics Co.,Ltd. Address before: 430223 Room 102, No. 1 plant of Wuhan AoXin technology, No. 2, changchanghuayuan Road, Donghu New Technology Development Zone, Wuhan, Hubei Province Applicant before: WUHAN YUNLING PHOTOELECTRIC Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |