CN115380374A - 包括散热层的电气组件 - Google Patents

包括散热层的电气组件 Download PDF

Info

Publication number
CN115380374A
CN115380374A CN202180026297.7A CN202180026297A CN115380374A CN 115380374 A CN115380374 A CN 115380374A CN 202180026297 A CN202180026297 A CN 202180026297A CN 115380374 A CN115380374 A CN 115380374A
Authority
CN
China
Prior art keywords
semiconductor integrated
protective layer
heat dissipation
layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180026297.7A
Other languages
English (en)
Inventor
孔志雄
徐政柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN115380374A publication Critical patent/CN115380374A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20509—Multiple-component heat spreaders; Multi-component heat-conducting support plates; Multi-component non-closed heat-conducting structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

根据本发明的一个实施方案，提供了一种电子组件，该电子组件包括：电路板，该电路板包括具有导电性的多个连接部分；多个间隔开的半导体集成电路，该多个间隔开的半导体集成电路安装在该电路板上并且电连接到该多个连接部分；保护层，该保护层设置在该多个半导体集成电路上，基本上围绕该半导体集成电路，并且具有平坦的上表面；以及散热铜层，该散热铜层设置在该保护层上，具有大于或等于约3微米的平均厚度、以及大于约0.15微米的平均晶粒尺寸，其中该散热铜层可在长度和宽度上占据与该电路板基本相同的空间(共同延伸)，并且保护层的平均厚度可等于或大于该多个间隔开的半导体集成电路的高度。

Description

包括散热层的电气组件
背景技术
本发明涉及一种包括散热层的电子组件。
在半导体装置组件中，集成电路管芯(可替代地，半导体芯片、管芯)可安装在封装衬底上。在集成电路管芯中，用于保护半导体装置组件免受流过集成电路管芯的热量影响的热管理装置可包括散热盖、散热器等。
同时，由于在最近的比特币采矿系统中散发出大量的热量，为了分散和消散所散发的热量，已经强调了一种将金属直接沉积在芯片封装体上的方法。
然而，在相关技术中，在散热层中已经使用了溅射或电镀技术来扩散和消散所散发的热量，并且这些技术具有的问题在于，由于与环氧树脂模具表面的低接触力而发生金属层的分层，用于生产具有大厚度(例如，5微米或更大的厚度)的散热层的工艺成本是昂贵的，并且制造时间长。
发明内容
本发明的实施方案是在如上文所述的背景下发明的，并且提供了一种电子组件，该电子组件包括与相关技术相比具有优异散热性的散热层。
然而，在本发明中要实现的目的不限于上文所述的那些，并且根据本发明的以下描述，上文未描述的其他目的将被本领域技术人员清楚地理解。
根据本发明的一个实施方案，提供了一种电子组件，该电子组件包括：电路板，该电路板包括具有导电性的多个连接部分；多个间隔开的半导体集成电路，该多个间隔开的半导体集成电路安装在该电路板上并且电连接到该多个连接部分；保护层，该保护层设置在该多个半导体集成电路上，基本上围绕该半导体集成电路，并且具有平坦的上表面；以及散热铜层，该散热铜层设置在该保护层上，具有大于或等于约3微米的平均厚度、以及大于约0.15微米的平均晶粒尺寸，其中该散热铜层可在长度和宽度上占据与该电路板基本相同的空间(共同延伸)，并且保护层的平均厚度可等于或大于该多个间隔开的半导体集成电路的高度。
根据本发明的另一个实施方案，提供了一种电子组件包括：电路板，该电路板包括具有导电性的多个连接部分；多个间隔开的半导体集成电路，该多个间隔开的半导体集成电路安装在该电路板上并且电连接到该多个连接部分；保护层，该保护层设置在该半导体集成电路上，基本上围绕该半导体集成电路，并且具有平坦的上表面；以及散热铜层，该散热铜层设置在该保护层上，并且具有等于或大于约3微米的平均厚度，其中该保护层的平均厚度可等于或大于该多个间隔开的半导体集成电路的高度，该散热铜层可在长度和宽度上占据与该电路板基本相同的空间，并且该散热铜层可具有晶格参数小于约3.615埃的面心立方结构。
根据本发明的实施方案，可通过使用环氧树脂粘合剂层粘附散热层来降低产生粘合剂层的成本，并且可通过将具有较大厚度的散热层附接到电子组件来增加散热性。
附图说明
图1例示了根据本发明的一个实施方案的电子组件的示意性剖视图。
图2是根据本发明的另一个实施方案的电子组件的示意性剖视图。
图3是根据本发明的又一个实施方案的电子组件的示意性剖视图。
图4例示了相关技术中散热层的平均晶粒尺寸。
图5例示了根据本发明的一个实施方案的使用电沉积(ED)方法的散热层的平均晶粒尺寸。
图6例示了根据本发明的另一个实施方案的使用压延退火(RA)方法的散热层的平均晶粒尺寸。
图7例示了在相关技术中使用溅射法的散热层的生长方向和根据本发明的一个实施方案的散热层的生长方向之间的差异。
图8例示了根据相关技术中使用溅射法通过散热层散热的温度、以及根据本发明的一个实施方案通过散热层散热的温度。
具体实施方式
本发明的优点和特征以及用于实现它们的方法将通过下文参考附图详细描述的示例性实施方案得到更清楚的理解。然而，本发明不限于下文所阐述的实施方案，并且可以各种不同形式来体现。本实施方案仅是为了使本发明的公开内容完整，并且被阐述以向本发明所属技术领域的普通技术人员提供对本发明范围的完整理解，并且本发明将仅由所附权利要求的范围来限定。
在描述本发明的实施方案时，当判断对其的详细描述可能不必要地使本发明的主旨不清楚时，将省略对已知功能或结构的详细描述。另外，作为考虑到本发明的实施方案中的功能而定义的术语，下文待描述的术语可根据用户或操作者的意图或通常的实践而变化。因此，这些术语需要基于贯穿说明书的内容来定义。
图1例示了根据本发明的一个实施方案的电子组件的示意性剖视图。
参考图1，电子组件200可包括电路板10、连接部分20、电子装置30、保护层40、散热层50和粘合剂层60。根据该实施方案，电子组件200可包括没有选择性提及的各种部件。也就是说，图1中所例示的电子组件200的剖视图仅是说明性的。
电路板10是被设置成使得可安装各种类型的部件的部件，并且根据一个实施方案可被认作衬底10。电路板10可包括印刷电路板(PCB)等。
连接部分20是具有导电性的部件。至少一个连接部分20可被包括或设置在电路板10内部或电路板10的表面上。设置(安装)在电路板10上的部件可通过包括或设置在电路板10中的连接部分20彼此交换信号。
当两个或更多个连接部分20被包括或设置在电路板10内部或电路板10的表面上时，连接部分20可彼此电隔离或连接。
电子装置30是被设计成执行各种功能的部件。电子装置30可包括半导体集成电路(半导体IC)或CMOS图像传感器。
电子装置30电连接到连接部分20(21)，并且可设置(安装)在电路板10(电路板10的上表面)上。当多个电子装置30设置在电路板10上时，多个电子装置30中的每个电子装置可被设置成在电子装置30的空间上彼此间隔开。
当多个电子装置30设置在电路板10上并且两个或更多个连接部分20被包括或设置在电路板10内部或电路板10的表面上时，多个电子装置30中的每个电子装置可电连接到彼此不同的连接部分20，并且多个电子装置30中的一个或多个电子装置可电连接到两个或更多个连接部分20。
根据该实施方案，设置在电路板10上的多个电子装置30可具有彼此不同的类型、尺寸和/或功能。
保护层40可设置在电子装置30上，以基本上封装(即覆盖)电子装置30，从而保护电子装置30免受外部影响。在此，保护层40被“设置成封装”电子装置30的事实可意指保护层40被设置成围绕电子装置30的表面中除了与电路板10接触的表面(例如，电子装置30的下表面31)之外的剩余表面的一部分或全部。
保护层40的上表面可以是基本上平坦的。当多个电子装置30设置在电路板10上时，根据不同类型的电子装置30，电子装置30中的每个电子装置的高度可彼此不同。在这种情况下，由于保护层40被设置成基本上封装多个电子装置30，所以无论多个电子装置30的高度如何，粘合剂层60都具有平坦表面(即，平坦保护层40的上表面)。
保护层40可包括环氧树脂模塑料(EMC)。
粘合剂层60可附接到保护层40的上表面。粘合剂层60可在保护层40和散热层50之间附接在保护层40的上表面和散热层50的下表面上，以粘附散热层50和保护层40。为了使用粘合剂层60粘附散热层50和保护层40，可执行层压并且然后固化粘合剂层60的操作。
粘合剂层60可以是环氧树脂粘合剂。粘合剂层60的平均厚度可以是约15微米。当粘合剂层60包括环氧树脂粘合剂时，金属层可比直接溅射的金属层固定得更牢固，并且具有更大平均厚度的散热层50可粘附在粘合剂层60上。
散热层50可附接到粘合剂层60的上表面。散热层50可包括铜箔。
根据一个实施方案，散热层50的平均厚度t1可以是约3微米或更大。更具体地，散热层50的平均厚度t1可以是约6微米或更大并且约18微米或更小。更具体地，根据一个实施方案，散热层50的平均厚度t1可以是3微米、6微米、12微米或18微米，并且根据另一个实施方案，散热层50的平均厚度t1可以是25微米或35微米。
散热层50可具有晶格参数小于约3.615埃或小于约3.614埃的面心立方结构。
散热层50的平均晶粒尺寸可大于约0.1微米。更具体地，散热层50的平均晶粒尺寸可大于约0.5微米，或者可大于约1微米。可替代地，散热层50的平均晶粒尺寸可介于约0.1微米与约10微米之间、介于约0.25微米与约10微米之间、介于约1微米与约10微米之间、或介于约0.15微米与约0.5微米之间。
当从散热层50的上表面观察时，散热层50可在长度L和宽度W上占据与电路板10相同的空间(共同延伸)。
根据一个实施方案，黑色环氧树脂层(未例示)可附加地设置在散热层50上。因为黑色环氧树脂层70设置在散热层50上，所以可便于对电子组件200进行激光标记。
图2是根据本发明的另一个实施方案的电子组件的示意性剖视图。
参考图2，电子组件200包括电路板10、连接部分20、电子装置30、保护层40、散热层50和粘合剂层60。
图2所例示的电路板10、连接部分20和散热层50可执行与图1所例示的电路板10、连接部分20和散热层50基本相同的功能。因此，图2所例示的电路板10、连接部分20和散热层50的描述将对应地适用于图1所例示的电路板10、连接部分20和散热层50的描述。
另外，在图1所例示的电子装置30、保护层40和粘合剂层60的描述中，与参考图2描述的内容不矛盾的内容将对应地适用于图3所例示的电子装置30、保护层40’和粘合剂层60的描述。
保护层40’可设置在电子装置30上，以封装(即覆盖)多个电子装置30中的至少一些电子装置。也就是说，保护层40’可设置在电子装置30上，以封装除了多个电子装置30中的一些电子装置之外的电子装置30。
在此，保护层40’被设置成封装电子装置中的至少一些电子装置的事实可意指保护层40’被设置成不围绕多个电子装置30中的一个或多个电子装置30a的表面中除了与电路板10接触的表面之外的剩余表面的至少一部分32。如从图2中可见，由于保护层40’的平均厚度和多个电子装置30中具有最高高度的电子装置30a的高度基本上彼此相同，所以保护层40’可不设置成围绕电子装置30a的上表面32。然而，即使在这种情况下，多个电子装置30中具有最高高度的电子装置30a的高度可不大于保护层40’的平均厚度。
粘合剂层60可附接到保护层40’的上表面。然而，由于保护层40’的平均厚度和多个电子装置30中具有最高高度的电子装置30a的高度基本上彼此相同，所以当保护层40’没有设置成围绕电子装置30a的上表面32时，粘合剂层60可附接到保护层40’的上表面和电子装置30a的上表面32。
根据一个实施方案，黑色环氧树脂层(未例示)可附加地设置在散热层50上。因为黑色环氧树脂层70设置在散热层50上，所以可便于对电子组件200进行激光标记。
图3是根据本发明的又一个实施方案的电子组件的示意性剖视图。
参考图3，电子组件200可包括电路板10、连接部分20、电子装置30、保护层40和散热层50’。
图3所例示的电路板10、连接部分20和电子装置30可执行与图1所例示的电路板10、连接部分20和电子装置30基本相同的功能。因此，对图3所例示的电路板10、连接部分20和电子装置30的描述将对应地适用于对图1所例示的电路板10、连接部分20和电子装置30的描述。
另外，在图1所例示的保护层40和散热层50的描述中，与参考图3描述的内容不矛盾的内容将对应地适用于图3所例示的保护层40和散热层50’的描述。
图3的电子组件200可不包括粘合剂层60。因此，散热层50’可直接设置在保护层40上。
根据一个实施方案，如图2所示，由于保护层40’的平均厚度和多个电子装置30中具有最高高度的电子装置30a的高度基本上彼此相同，所以当保护层40’没有设置成围绕电子装置30a的上表面32时，散热层50’可直接设置在保护层40’的上表面和电子装置30a的上表面32上。
图4例示了相关技术中散热层的平均晶粒尺寸，图5例示了根据本发明的一个实施方案的使用电沉积(ED)方法的散热层的平均晶粒尺寸，并且图6例示了根据本发明的另一个实施方案的使用压延退火(RA)方法的散热层的平均晶粒尺寸。
参考图4和图5，散热层的平均晶粒尺寸可对应于通过将虚线的长度除以虚线上包括的晶粒数而获得的值。也就是说，可通过在散热层的横截面的至少一部分上指示虚线并计算包括在所指示的虚线上的晶粒的数量来计算平均晶粒尺寸。
参考图4，为了使用相关技术中的溅射法计算散热层的平均晶粒尺寸，可在使用相关技术中的溅射法的散热层的横截面中指示三条具有4微米长度的虚线。
由于在相关技术中使用溅射法的散热层的横截面中所指示的三条虚线中包括的晶粒数分别为43、49和42，所以相关技术中使用溅射法的散热层的平均晶粒尺寸可计算为约0.09微米(＝4微米/约44.67晶粒)。
另一方面，参考图5，为了使用根据本发明的一个实施方案的ED方法计算散热层(50和50’，代表性地为50)的平均晶粒尺寸，可使用ED方法在散热层50的横截面中指示三条具有6微米长度的虚线。
由于在使用ED方法的散热层50的横截面中所指示的三条虚线中包括的晶粒数分别是23、25和21，所以根据本发明的一个实施方案的使用ED方法的散热层50的平均晶粒尺寸可计算为约0.26微米(＝6微米/约23晶粒)。
进一步，参考图6，为了使用根据本发明的另一个实施方案的RA方法来计算散热层(50和50’，代表性地为50)的平均晶粒尺寸，可使用RA方法在散热层50的横截面中指示两条具有10微米长度的虚线。
然而，如图6所示，由于使用RA方法的散热层50的晶粒尺寸远大于使用溅射法的散热层的晶粒尺寸和使用ED方法的散热层的晶粒尺寸，可见，使用RA方法难以精确计算散热层50的平均晶粒尺寸。然而，在图6的情况下，使用RA方法的散热层50的平均晶粒尺寸可计算为大约2微米至5微米(＝10微米/2晶粒至5晶粒)。
也就是说，参考图4至图6，可见根据本发明的一个实施方案的使用ED方法的散热层和使用RA方法的散热层的平均晶粒尺寸远大于相关技术中使用溅射法的散热层的平均晶粒尺寸。因此，根据本发明的一个实施方案的散热层和根据相关技术的散热层可通过比较散热层的平均晶粒尺寸来区分。
图7例示了在相关技术中使用溅射法的散热层的生长方向和根据本发明的一个实施方案的散热层的生长方向之间的差异。
参考图7，图7A例示了相关技术中使用溅射法的散热层的横截面，并且图7B例示了根据本发明的一个实施方案的使用电沉积方法的散热层的横截面。
参考图7，可见，在相关技术中使用溅射法的散热层是从底部侧到顶部侧形成的，并且根据本发明的一个实施方案的使用ED方法的散热层是从顶部侧到底部侧形成的。
在此，“底部侧”和“顶部侧”可基于散热层50附接到保护层40或粘合剂层60的方向来例示。也就是说，散热层的“底部侧”是指散热层50的下表面，即在其上散热层50附接到保护层40或粘合剂层60的表面。散热层的“顶部侧”是指散热层50的上表面，即在其上电子组件200或散热层50的顶表面附接到黑色环氧树脂层(未例示)的表面。
如图7所示，相关技术中使用溅射法的散热层的生长方向和根据本发明的一个实施方案的使用ED方法的散热层的生长方向彼此不同。因此，根据本发明的一个实施方案的散热层和根据相关技术的散热层可通过比较散热层的生长方向来区分。
图8例示了根据相关技术中使用溅射法通过散热层散热的温度、以及根据本发明的一个实施方案通过散热层散热的温度。
参考图8，图8的曲线图示出了在距离热源(散热层)3cm处测量的每小时温度的曲线图。
在图8中，基准实例可表示不包括散热层的热源，溅射可表示在相关技术中使用溅射法的散热层，6μm可表示根据本发明的一个实施方案的包括具有6μm的平均厚度的铜箔的散热层，并且18μm可表示根据本发明的另一个实施方案的包括具有18μm的平均厚度的铜箔的散热层。
另外，在图8中，初始可表示外围因素不固定的初始状态，85/85可表示温度固定为85°并且湿度固定为85％的状态，并且T.S可表示在-40°至85°的热冲击测试之后的状态。
参考图8，可见与相关技术中使用溅射法的散热层相比，包括具有6μm的平均厚度的铜箔的散热层具有总体高水平的散热性，并且与包括具有6μm的平均厚度的铜箔的散热层相比，包括具有18μm的平均厚度的铜箔的散热层具有总体高水平的散热性。
因此，可以确认，与相关技术中使用溅射法的散热层相比，根据本发明的一个实施方案的散热层在散热性能方面优异，并且随着铜箔的平均厚度增加，根据本发明的一个实施方案的散热层在散热性能方面优异。
本发明的实施方案列举如下。
项目1是电子组件，其中该多个连接部分中的至少一些连接部分彼此电隔离。
项目2是电子组件，其中该半导体集成电路中的每个半导体集成电路电连接到彼此不同的连接部分。
项目3是电子组件，其中该多个连接部分中的至少两个或更多个连接部分电连接到同一半导体集成电路。
项目4是电子组件，其中该保护层包括环氧树脂模塑料(EMC)。
项目5是电子组件，其中该保护层基本上围绕该多个间隔开的半导体集成电路中的每个半导体集成电路。
项目6是电子组件，其中该保护层基本上封装每个半导体集成电路。
项目7是电子组件，其中除了至少一个半导体集成电路的面向该电路板的下表面之外，该保护层基本上封装每个半导体集成电路。
项目8是电子组件，其中该保护层的该上表面与该多个半导体集成电路中的至少一个半导体集成电路的上表面平齐，并且该保护层封装除了该多个半导体集成电路中的该至少一个半导体集成电路之外的剩余半导体集成电路。
项目9是电子组件，其中该散热铜层的该平均厚度大于约10微米。
项目10是电子组件，其中该散热铜层直接设置在该保护层上并附接到该保护层。
项目11是电子组件，进一步包括设置在该散热铜层与该保护层之间的粘合剂层。
项目12是电子组件，其中该散热铜层具有晶格参数小于约3.615埃或小于约3.614埃的面心立方结构。
项目13是电子组件，其中该散热铜层的平均晶粒尺寸大于约0.5微米。
项目14是电子组件，其中该散热铜层的平均晶粒尺寸大于约1微米。
项目15是电子组件，其中其中该散热铜层的该平均晶粒尺寸介于约0.25微米与约10微米之间。
项目16是电子组件，其中其中该散热铜层的该平均晶粒尺寸介于约1微米与约10微米之间。
项目17是电子组件，其中该散热铜层的该平均晶粒尺寸介于约0.15微米与约0.5微米之间。
伴随本发明的框图的每个框和流程图的每个步骤的组合也可由计算机程序指令来执行。由于这些计算机程序指令可安装在通用计算机、专用计算机或其他可编程数据处理装置的编码处理器上，所以由计算机或其他可编程数据处理装置的编码处理器执行的指令生成执行框图的每个框或流程图的每个步骤中描述的功能的手段。由于这些计算机程序指令也可存储在能够定向计算机或其他可编程数据处理装置通过具体方法实现功能的计算机可用或计算机可读存储器中，存储在计算机可用或计算机可读存储器中的指令可产生包含用于执行框图的每个框或流程图的每个步骤中描述的功能的指令装置的制造项目。由于计算机程序指令也可安装在计算机或其他可编程数据处理装置上，所以在计算机或其他可编程数据处理装置上执行一系列操作步骤，以生成由计算机执行的过程，使得执行计算机或其他可编程数据处理装置的指令可提供用于执行框图的每个框和流程图的每个步骤中描述的功能的步骤。
另外，每个框或每个步骤可表示包括一个或多个用于执行具体逻辑功能的可执行指令的模块、片段或代码的一部分。可替代地，还应当注意，在一些替代性实施方案中，框或步骤中提到的功能可不按顺序生成。例如，连续例示的两个框或步骤实际上可基本上同时执行，或这些框或步骤有时可根据对应的功能以相反的顺序执行。
上文描述仅例示了本发明的技术精神，并且本发明所属领域的技术人员可在不脱离本发明的本质的情况下进行各种改变和修改。因此，本发明中公开的实施方案不旨在限制本发明的技术精神，而是描述本发明，并且本发明的技术精神的范围不受这些实施方案的限制。本发明的保护范围应当基于所附权利要求来解释，并且其等效范围内的所有技术精神应当被解释为落入本发明的范围内。
附图标号说明
200：电子组件
10：电路板
20：连接部分
30：电子装置
40：保护层
50：散热层
60：粘合剂层。

Claims (10)

1.一种电子组件，所述电子组件包括：
电路板，所述电路板包括具有导电性的多个连接部分；
多个间隔开的半导体集成电路，所述多个间隔开的半导体集成电路安装在所述电路板上并且电连接到所述多个连接部分；
保护层，所述保护层设置在所述多个半导体集成电路上，基本上围绕所述半导体集成电路，并且具有平坦的上表面；以及
散热铜层，所述散热铜层设置在所述保护层上，具有大于或等于约3微米的平均厚度、以及大于约0.15微米的平均晶粒尺寸，
其中所述散热铜层在长度和宽度上占据与所述电路板基本相同的空间(共同延伸)，并且
所述保护层的平均厚度等于或大于所述多个间隔开的半导体集成电路的高度。
2.根据权利要求1所述的电子组件，其中所述多个连接部分中的至少一些连接部分彼此电隔离。
3.根据权利要求1所述的电子组件，其中所述保护层基本上围绕所述多个间隔开的半导体集成电路中的每个半导体集成电路。
4.根据权利要求1所述的电子组件，其中除了至少一个半导体集成电路的面向所述电路板的下表面之外，所述保护层基本上封装每个半导体集成电路。
5.根据权利要求1所述的电子组件，其中所述保护层的所述上表面与所述多个半导体集成电路中的至少一个半导体集成电路的上表面平齐，并且
所述保护层封装除了所述多个半导体集成电路中的所述至少一个半导体集成电路之外的剩余半导体集成电路。
6.根据权利要求1所述的电子组件，其中所述散热铜层的平均厚度大于约10微米。
7.根据权利要求1所述的电子组件，其中所述散热铜层具有晶格参数小于约3.615埃或小于约3.614埃的面心立方结构。
8.根据权利要求1所述的电子组件，其中所述散热铜层的平均晶粒尺寸介于约0.15微米与约0.5微米之间。
9.一种电子组件，所述电子组件包括：
电路板，所述电路板包括具有导电性的多个连接部分；
多个间隔开的半导体集成电路，所述多个间隔开的半导体集成电路安装在所述电路板上并且电连接到所述多个连接部分；
保护层，所述保护层设置在所述半导体集成电路上，基本上围绕所述半导体集成电路，并且具有平坦的上表面；以及
散热铜层，所述散热铜层设置在所述保护层上，并且具有等于或大于约3微米的平均厚度，
其中所述保护层的平均厚度等于或大于所述多个间隔开的半导体集成电路的高度，
所述散热铜层在长度和宽度上占据与所述电路板基本相同的空间，并且
所述散热铜层具有晶格参数小于约3.615埃的面心立方结构。
10.根据权利要求9所述的电子组件，其中所述散热铜层的所述晶格参数小于约3.614埃，并且其中所述散热铜层的平均晶粒尺寸大于约0.15微米。
CN202180026297.7A 2020-04-07 2021-03-03 包括散热层的电气组件 Pending CN115380374A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2020-0042400 2020-04-07
KR1020200042400A KR20210124840A (ko) 2020-04-07 2020-04-07 열 확산층을 포함하는 전자 어셈블리
PCT/IB2021/051761 WO2021205247A1 (en) 2020-04-07 2021-03-03 Electric assembly including heat spreading layer

Publications (1)

Publication Number Publication Date
CN115380374A true CN115380374A (zh) 2022-11-22

Family

ID=78022969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180026297.7A Pending CN115380374A (zh) 2020-04-07 2021-03-03 包括散热层的电气组件

Country Status (4)

Country Link
US (1) US20230154817A1 (zh)
KR (1) KR20210124840A (zh)
CN (1) CN115380374A (zh)
WO (1) WO2021205247A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080118742A1 (en) * 2005-02-16 2008-05-22 Hitachi Metals, Ltd. Heat Spreading Member And Manufacturing Method Thereof
CN101978490B (zh) * 2008-03-31 2012-10-17 株式会社村田制作所 电子元器件组件及该电子元器件组件的制造方法
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法

Also Published As

Publication number Publication date
WO2021205247A1 (en) 2021-10-14
KR20210124840A (ko) 2021-10-15
US20230154817A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US7566591B2 (en) Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US10595413B2 (en) Board having electronic element, method for manufacturing the same, and electronic element module including the same
US20120092842A1 (en) Encapsulated circuit device for substrates having an absorption layer, and method for the manufacture thereof
US20140029201A1 (en) Power package module and manufacturing method thereof
CN110875259A (zh) 半导体装置
US20020131240A1 (en) Heat dissipation structure of integrated circuit (IC)
TW202011532A (zh) 半導體裝置
JP2012015225A (ja) 半導体装置
CN109712942B (zh) 半导体封装装置及其制造方法
US20210134702A1 (en) Electronic device having a chip package module
CN115380374A (zh) 包括散热层的电气组件
US11476240B2 (en) Semiconductor device
CN109411422A (zh) 具有散热结构的晶圆封装
US20120133039A1 (en) Semiconductor package with thermal via and method of fabrication
US7235889B2 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
CN106257654B (zh) 半导体封装件及其制造方法
US11488883B1 (en) Semiconductor device package having thermally conductive layers for heat dissipation
EP2851945A1 (en) Semiconductor module and semiconductor device
JP5358515B2 (ja) 半導体装置及びそれを用いた電子制御装置
US20160155683A1 (en) Semiconductor package having heat-dissipation member
US20100148329A1 (en) Quad flat no lead (qfn) integrated circuit (ic) package having a modified paddle and method for designing the package
KR101261483B1 (ko) 반도체 패키지 제조 방법
CN112086414A (zh) 半导体封装结构
CN106910581B (zh) 片式电阻器及其制造方法
KR102485002B1 (ko) 반도체 방열 패키지 구조 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination