CN115378435A - 参考电压缓冲器 - Google Patents

Abstract

本申请公开了一种参考电压缓冲器，包括：输出级，输出级包括第一至第五晶体管，第一晶体管的栅极连接第二偏置电压，第一晶体管的源极连接地端，第一晶体管的漏极连接第二晶体管的源极和第三晶体管的漏极，第二晶体管的栅极连接第一偏置电压，第二晶体管的漏极、第四晶体管的漏极和栅极、与第五晶体管的栅极相连，第四和第五晶体管的源极连接电源端；运算放大器，其反相输入端连接第五晶体管的漏极和第三晶体管的源极，同相输入端连接参考电压，输出端连接第三晶体管的栅极；电流注入模块，电流注入模块连接运算放大器并分别给运算放大器注入电流。本申请的电压调节范围大，精度高，同时不影响参考电路的电流驱动能力。

Description

参考电压缓冲器

技术领域

本发明一般涉及集成电路技术领域，特别涉及一种参考电压缓冲器。

背景技术

参考电压缓冲器是用于在模数转换器中提供具有驱动能力的参考电压的电路，其性能要求为在提供电流输出和输入的同时具有稳定的电压输出。尤其是在高速中等精度的逐次逼近式模数转换器应用中，多通道交织技术被广泛应用，而不同通道之间的参考电压会存在随机误差，这一特点会严重影响交织之后的模数转换器性能，因此要求每个通道的参考电压都可以通过数字控制进行一定范围的均匀步长的精细调节。同时，由于具有较多通道，对每个通道的功耗要求较高。因此，参考缓冲器需要在低功耗下实现输出电压快速恢复的功能，并且输出电压可通过数字控制来进行配置。

发明内容

本发明的目的在于提供一种参考电压缓冲器，电压调节范围大，精度高，同时不影响参考电路的电流驱动能力。

本申请公开了一种参考电压缓冲器，包括：

输出级，所述输出级包括第一至第五晶体管，所述第一晶体管的栅极连接第二偏置电压，所述第一晶体管的源极连接地端，所述第一晶体管的漏极连接所述第二晶体管的源极和所述第三晶体管的漏极，所述第二晶体管的栅极连接第一偏置电压，所述第二晶体管的漏极、所述第四晶体管的漏极和栅极、与所述第五晶体管的栅极相连，所述第四和第五晶体管的源极连接电源端；

运算放大器，所述运算放大器的反相输入端连接所述第五晶体管的漏极和所述第三晶体管的源极，所述运算放大器的同相输入端连接参考电压，所述运算放大器的输出端连接所述第三晶体管的栅极；和

电流注入模块，所述电流注入模块连接所述运算放大器并分别给所述运算放大器注入电流。

在一个优选例中，所述运算放大器包括：负载模块、第六至第八晶体管，其中，所述第六和第七晶体管的漏极分别连接所述负载模块，所述第六和第七晶体管的源极均连接所述第八晶体管的漏极，所述第八晶体管的栅极连接第三偏置电压，所述第八晶体管的源极连接所述地端，所述第六晶体管的栅极连接所述第三晶体管的栅极，所述第七晶体管的栅极连接所述参考电压。

在一个优选例中，所述电流注入单元包括第一支路和第二支路，所述第一支路和第二支路分别包括：第九至第十三晶体管，所述第九至第十一晶体管的源极均连接所述电源端，所述第九晶体管的漏极、所述第九至第十一晶体管的栅极均相连并所述电流舵式数模转换器，所述第十晶体管的漏极连接所述第十二晶体管漏极，所述第十二晶体管的源极、所述第十二和第十三晶体管的栅极相连并连接所述地端，所述第十三晶体管的源极连接所述地端，其中，所述第六晶体管的漏极分别连接所述第一支路中第十一晶体管的漏极和所述第二支路中第十三晶体管的漏极，所述第七晶体管的漏极分别连接所述第一支路中第十三晶体管的漏极和所述第二支路中第十一晶体管的漏极。

在一个优选例中，所述负载单元包括第十四至第十九晶体管，所述第十四至第十六晶体管的源极连接所述电源端，所述第十四晶体管的栅极和漏极以及所述十六晶体管的栅极连接所述第一支路中第十一晶体管的漏极和所述第二支路中第十三晶体管的漏极，所述第十五晶体管的栅极和漏极以及所述第十七晶体管的栅极连接连接所述第一支路中第十三晶体管的漏极和所述第一支路中第十一晶体管的漏极，所述第十四晶体管的漏极连接所述第十八晶体管的栅极和漏极以及所述第十九晶体管的栅极，所述第十七晶体管的漏极连接所述第三晶体管的栅极和所述第十九晶体管的漏极。

在一个优选例中，所述电流舵式数模转换器接收8比特的数字信号。

在一个优选例中，所述第五晶体管的漏极和所述第三晶体管的源极与地端之间还连接一电容。

相对于现有技术，本申请的参考电压缓冲器至少具有以下有益效果：

本发明主要用于高速多路交织逐次逼近式模数转换器的参考驱动电路，具有推挽功能的输出级和高增益的增益级形成的两级放大器结构，能在保证输出参考电压的精准度的同时具有较强的电流驱动能力。该性能特点有两个显著的优点，一是对输出端解耦电容的要求降低，从而节省电路面积，二是电路静态电流要求降低，从而降低电路功耗。为了进行多路交织的参考匹配，参考驱动电路要求输出电压可调节，因此该电路加入电流舵数模转换器对第一级运放的输出进行电流注入以达到调节参考电路的输出的目的。该方案的优点是电压调节范围大，精度高，同时不影响参考电路的电流驱动能力。

本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。

附图说明

图1是本申请一个实施例中参考电压缓冲器的示意图。

图2是本申请一个实施例中增益级电路的示意图。

具体实施方式

在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。

本申请公开了一种参考电压缓冲器，图1示出了一个实施例中参考电压缓冲器的示意图。参考电压缓冲器包括输出级和增益级。图2示出了一个实施例中增益级电路的示意图。增益级包括运算放大器101和电流注入模块。

所述输出级包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5，所述第一晶体管M1的栅极连接第二偏置电压VB2，所述第一晶体管M1的源极连接地端，所述第一晶体管M1的漏极连接所述第二晶体管M2的源极和所述第三晶体管M3的漏极，所述第二晶体管M2的栅极连接第一偏置电压VB1，所述第二晶体管M2的漏极、所述第四晶体管M4的漏极和栅极、与所述第五晶体管M5的栅极相连，所述第四晶体管M4和第五晶体管M5的源极连接电源端。

所述运算放大器101的反相输入端连接所述第五晶体管M5的漏极和所述第三晶体管M3的源极，所述运算放大器101的同相输入端连接参考电压VIN，所述运算放大器101的输出端连接所述第三晶体管M3的栅极(S1)。在一个实施例中，所述运算放大器101包括：负载模块、第六晶体管M6、第七晶体管M7至第八晶体管M8。所述第六晶体管M6和第七晶体管M7的漏极分别连接所述负载模块，所述第六晶体管M6和第七晶体管M7的源极均连接所述第八晶体管M8的漏极，所述第八晶体管M8的栅极连接第三偏置电压VB3，所述第八晶体管M8的源极连接所述地端，所述第六晶体管M6的栅极连接所述第三晶体管M3的栅极(S1)，所述第七晶体管M7的栅极连接所述参考电压VIN。所述电流注入模块连接所述运算放大器101并分别给所述运算放大器101注入电流。

在一个实施例中，所述电流注入单元包括第一支路102和第二支路103，所述第一支路102和第二支路103分别包括：第九晶体管M9，M9’、第十晶体管M10，M10’、第十一晶体管M11，M11’、第十二晶体管M12，M12’、以及第十三晶体管M13，M13’，所述第九晶体管M9，M9’、第十晶体管M10，M10’、以及第十一晶体管M11，M11’的源极均连接所述电源端，所述第九晶体管M9，M9’的漏极、所述第九晶体管M9，M9’、第十晶体管M10，M10’、以及第十一晶体管M11，M11’的栅极均相连并所述电流舵式数模转换器104，所述第十晶体管M10，M10’的漏极连接所述第十二晶体管M12，M12’的漏极，所述第十二晶体管M12，M12’的源极、所述第十二晶体管M12，M12’的栅极和第十三晶体管M13，M13’的栅极相连并连接所述地端，所述第十三晶体管M13，M13’的源极连接所述地端，其中，所述第六晶体管M6的漏极分别连接所述第一支路102中第十一晶体管M11的漏极和所述第二支路103中第十三晶体管M13’的漏极，所述第七晶体管M7的漏极分别连接所述第一支路102中第十三晶体管M13’的漏极和所述第二支路103中第十一晶体管M11’的漏极。

在一个实施例中，所述负载单元包括第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18和第十九晶体管M19，第十四晶体管M14、第十五晶体管M15、第十六晶体管M16的源极连接所述电源端，所述第十四晶体管M14的栅极和漏极以及所述十六晶体管M16的栅极连接所述第一支路102中第十一晶体管M11的漏极和所述第二支路103中第十三晶体管M13’的漏极，所述第十五晶体管M15的栅极和漏极以及所述第十七晶体管M17的栅极连接连接所述第一支路102中第十三晶体管M13的漏极和所述第一支路102中第十一晶体管M11的漏极，所述第十六晶体管M16的漏极连接所述第十八晶体管M18的栅极和漏极以及所述第十九晶体管M19的栅极，所述第十七晶体管M17的漏极连接所述第三晶体管M3的栅极(S1)和所述第十九晶体管M19的漏极。

在一个实施例中，所述电流舵式数模转换器104接收8比特的数字信号。在默认模式下，电流舵式数模转换器104接收的8bit数字信号处于中间值(128)，此时电流舵式数模转换器的差分输出电流为0，没有差分电流注入晶体管M9和M9’，参考电压输出将跟随参考输入(VIN)。如果数模转换器104接收的8bit数字信号比中间值大(在128和255之间)，电流舵式数模转换器的差分输出电流将为正值，电流IP>IN，晶体管M11’向晶体管M7注入电流，晶体管M13’从晶体管M6抽取电流，最终将导致参考产生的输出S1电压降低，降低的比例正比于8bit数字信号的变化值。反之，当数模转换器104接收的8bit数字减小时(0～128)，相反的工作过程将导致参考产生电路的输出S1电压升高。

在一个实施例中，所述第五晶体管M5的漏极和所述第三晶体管M3的源极与地端之间还连接一电容(图中未示出)。当所述电路的负载从输出抽取电流时，会导致参考产生电路的输出电压下降。此时，输出级环路开始工作，由于晶体管M3的源级电压下降，因此晶体管M3的电流降低，晶体管M1构成的恒流源电流将转而从晶体管M2流过并导致晶体管M4的栅极电压下降。晶体管M5的栅极和源级电压差由此被加大，晶体管M5电流增加将输出电压升高，环路会持续工作直到电压升至环路稳定点。

需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。

在本说明书提及的所有文献都被认为是整体性地包括在本申请的公开内容中，以便在必要时可以作为修改的依据。此外应理解，以上所述仅为本说明书的较佳实施例而已，并非用于限定本说明书的保护范围。凡在本说明书一个或多个实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例的保护范围之内。

Claims (6)

1.一种参考电压缓冲器，其特征在于，包括：

输出级，所述输出级包括第一至第五晶体管，所述第一晶体管的栅极连接第二偏置电压，所述第一晶体管的源极连接地端，所述第一晶体管的漏极连接所述第二晶体管的源极和所述第三晶体管的漏极，所述第二晶体管的栅极连接第一偏置电压，所述第二晶体管的漏极、所述第四晶体管的漏极和栅极、与所述第五晶体管的栅极相连，所述第四和第五晶体管的源极连接电源端；

运算放大器，所述运算放大器的反相输入端连接所述第五晶体管的漏极和所述第三晶体管的源极，所述运算放大器的同相输入端连接参考电压，所述运算放大器的输出端连接所述第三晶体管的栅极；和

电流注入模块，所述电流注入模块连接所述运算放大器并分别给所述运算放大器注入电流。

2.如权利要求1所述的参考电压缓冲器，其特征在于，所述运算放大器包括：负载模块、第六至第八晶体管，其中，所述第六和第七晶体管的漏极分别连接所述负载模块，所述第六和第七晶体管的源极均连接所述第八晶体管的漏极，所述第八晶体管的栅极连接第三偏置电压，所述第八晶体管的源极连接所述地端，所述第六晶体管的栅极连接所述第三晶体管的栅极，所述第七晶体管的栅极连接所述参考电压。

3.如权利要求2所述的参考电压缓冲器，其特征在于，所述电流注入单元包括第一支路和第二支路，所述第一支路和第二支路分别包括：第九至第十三晶体管，所述第九至第十一晶体管的源极均连接所述电源端，所述第九晶体管的漏极、所述第九至第十一晶体管的栅极均相连并所述电流舵式数模转换器，所述第十晶体管的漏极连接所述第十二晶体管漏极，所述第十二晶体管的源极、所述第十二和第十三晶体管的栅极相连并连接所述地端，所述第十三晶体管的源极连接所述地端，其中，所述第六晶体管的漏极分别连接所述第一支路中第十一晶体管的漏极和所述第二支路中第十三晶体管的漏极，所述第七晶体管的漏极分别连接所述第一支路中第十三晶体管的漏极和所述第二支路中第十一晶体管的漏极。

4.如权利要求3所述的参考电压缓冲器，其特征在于，所述负载单元包括第十四至第十九晶体管，所述第十四至第十六晶体管的源极连接所述电源端，所述第十四晶体管的栅极和漏极以及所述十六晶体管的栅极连接所述第一支路中第十一晶体管的漏极和所述第二支路中第十三晶体管的漏极，所述第十五晶体管的栅极和漏极以及所述第十七晶体管的栅极连接连接所述第一支路中第十三晶体管的漏极和所述第一支路中第十一晶体管的漏极，所述第十四晶体管的漏极连接所述第十八晶体管的栅极和漏极以及所述第十九晶体管的栅极，所述第十七晶体管的漏极连接所述第三晶体管的栅极和所述第十九晶体管的漏极。

5.如权利要求3所述的参考电压缓冲器，其特征在于，所述电流舵式数模转换器接收8比特的数字信号。

6.如权利要求1所述的参考电压缓冲器，其特征在于，所述第五晶体管的漏极和所述第三晶体管的源极与地端之间还连接一电容。

Images