CN109906550B - 适合于毫微功率电路设计的高速电流比较器 - Google Patents

Abstract

提供了根据一个或多个实施例的系统和方法以用于具有偏置电路的电流比较器，以提供低功率消耗和高速性能。在一个示例中，系统包括接收电流脉冲的输入端口和配置成响应于电流脉冲提供在输出端口处的电压脉冲的放大器。所述系统还包括耦合在输出端口和输入端口之间以选择性地限制在输入端口处的电压的第一偏置电路。所述系统还包括耦合到放大器以选择性地调节放大器的偏置的第二偏置电路。

Description

适合于毫微功率电路设计的高速电流比较器

相关申请的交叉引用

此申请要求对2016年11月8日提交的并且题为“适合于毫微功率电路设计的高速电流比较器”的美国临时专利申请No.62/419，416的权益和优先权，所述申请通过引用以其整体结合在本文中。

技术领域

本发明一般涉及模拟信号处理，以及更具体地涉及适合于毫微功率电路的高速电流比较器电路。

背景技术

在模拟信号处理的领域中，例如在电池操作的系统(诸如移动设备)中使用的先进模拟集成电路中，降低功率消耗和增大速度变得越来越关键。为满足此需求，DC至DC转换器和数据转换器被设计具有毫微安或微安范围的功率消耗。然而，例如，在DC至DC转换器和数据转换器中使用的电流比较器可能需要与电流比较器速度的权衡，以降低功率消耗。

电流比较器速度可以被定义为输入电流改变极性的时间和比较器输出切换的时间之间的延迟的倒数。为了降低延迟，并且接着增大比较器速度，内部寄生电容器必须以更快的速率来充电。因此，为功率消耗的降低而设计的常规电流比较器可能缺乏支持先进DC至DC转换器和数据转换器应用所需的必要速度。因此，在本领域中存在有对改进的电流比较器解决方案的需要，所述解决方案降低功率消耗同时实现适合于DC至DC转换器中应用的速度。

发明内容

根据本文中进一步讨论的各种实施例，提供了用于实现适合于非功率电路的高速电流比较器的方法和系统。

在一个或多个实施例中，系统包括输入端口、放大器、第一偏置电路和第二偏置电路。输入端口布置成接收电流脉冲。放大器(例如，具有CMOS输出级的AB类放大器)可操作以响应于接收的电流脉冲提供在输出端口处的电压脉冲。第一偏置电路耦合在输出端口和输入端口之间，并且可操作以选择性地限制在输入端口处的电压。在一个实施例中，第一偏置电路包括耦合在输出端口和输入端口之间以提供在输入端口处的选择性地限制的电压的非线性反馈电路。第二偏置电路耦合到放大器，并被配置成选择性地调节放大器的偏置。在各种实施例中，第二偏置电路包括以下中的一项或多项：AB类放大器偏置电路、向放大器提供选择性地可调节正偏置电压的正偏置电压电路以及向放大器提供选择性地可调节负偏置电压的负偏置电压电路。

在一个或多个实施例中，系统还可以包括偏置电流电路，其向放大器提供选择性地可调节偏置电流，以控制放大器的静态电流。系统还可以包括耦合到第一偏置电路的选择性地可调节正电源和耦合到第一偏置电路的选择性地可调节负电源。

根据一个或多个实施例的方法包括接收在输入端口处的电流脉冲，并且响应于电流脉冲由放大器提供在输出端口处的电压脉冲。所述方法还包括由耦合在输出端口和输入端口之间的第一偏置电路选择性地限制在输入端口处的电压，并且由耦合到放大器的第二偏置电路选择性地调节放大器的偏置。在本方法的各种实施例中，放大器被配置为包括CMOS输出级的AB类放大器，并且第二偏置电路被配置为AB类放大器偏置电路。在一个实施例中，第一偏置电路包括耦合在输出端口和输入端口之间以提供在输入端口处的选择性地限制的电压的非线性反馈电路。第二偏置电路可以包括正偏置电压电路和负偏置电压电路。

本方法还可以包括由正偏置电压电路选择性地调节被提供给放大器的正偏置电压，以及由负偏置电压电路选择性地调节被提供给放大器的负偏置电压。在一个或多个实施例中，本方法可以包括由偏置电流电路选择性地调节被提供给放大器的偏置电流，以控制放大器的静态电流。本方法还可以包括选择性地调节耦合到第一偏置电路的正电源，以及选择性地调节耦合到第一偏置电路的负电源。

本公开的范围由权利要求所限定，所述权利要求通过引用被结合到此部分中。通过考虑对一个或多个实施例的以下详细描述，将给予本领域技术人员对本公开的更全面的理解以及其附加优点的实现。将对于以下页的附图做出参考，所述附图将首先被简要描述。

附图说明

图1图示了根据本公开的实施例的高速低功率电流比较器的示意图。

图2图示了根据本公开的实施例的使用高速低功率电流比较器的过程。

图3图示了根据本公开的实施例的在电压模式比较器中实现的高速低功率电流比较器。

图4图示了根据本公开的实施例的电压模式比较器的示意图。

图5图示了根据本公开的实施例的在低功率逐次逼近模数转换器中实现的高速低功率电流比较器。

所包括的附图是出于说明的目的，并且仅用于提供用于提供高速低功率电流比较器电路的所公开的方法和系统的可能的系统和方法的示例。在不脱离本公开的精神和范围的情况下，这些附图毫不限制形式和细节中的任何改变，所述形式和细节可能是对由本领域技术人员所公开的那些来作出的。

具体实施方式

本公开描述了致力于信号处理的领域中为电流比较器提供低功率消耗和高速性能的需求的系统和方法。本公开中的电流比较器描述了电流比较器，所述电流比较器以毫微安范围内的偏置电流进行操作同时实现适合于DC至DC转换器中应用的速度。

在一个实施例中，高速低功率电流比较器被设计成具有耦合在输入端口和输出端口之间以将在输入端口处的电压固定为小于电源电压的非线性反馈电路。非线性反馈电路针对正电压和负电压两者将在输入端口处的电压固定，以避免轨对轨电压偏移。在这点上，更快的比较器输出响应时间导致将输入电压固定小于电源电压。如本文中所使用的，术语“耦合”及其同词源术语(诸如“耦合”和“被耦合”)可以包括直接连接、通过介于中间的设备或元件的连接、硬接线连接、集成电路连接、总线或其他合适的连接。

在各种实施例中，电流比较器AB类放大器的输出级利用偏置电路来偏置。偏置电路包括正偏置电路和负偏置电路，以选择性地调节电流比较器放大器的偏置电压和偏置电流。可以设置偏置电压和偏置电流，以降低电流比较器内的功率消耗。此外，可以通过调节电流比较器放大器输出晶体管的沟道长度和沟道宽度来减少比较器输出响应时间，以最小化晶体管内部寄生电容。在这点上，可以通过最小化沟道长度和沟道宽度来实现更快的输出响应时间以降低对内部寄生电容充电的时间。值得注意的是，可以独立于晶体管沟道长度和沟道宽度来控制电流比较器的偏置电压、偏置电流和静态电流，以优化电流比较器的功率消耗和速度两者。在这点上，本电流比较器可以利用毫微安范围内的偏置电流进行操作，并且实现适合于DC至DC转换器应用的更快的输出响应时间。

本公开的实施例可以与用于降低电流比较器功率消耗并提供更快的输出响应时间的先存解决方案形成对比。此类解决方案通常实现更快的输出响应时间，但伴随着功率消耗的增大。例如，常规电流比较器可以利用耦合在输入端口和输出端口之间的非线性反馈电路，以通过将在电流比较器输入处的电压固定为电源电压的大约一半来提供更快的输出响应时间。然而，在常规电流比较器中利用这种技术会导致静态电流流过输出放大器级。静态电流取决于输出级晶体管的导通电阻。此外，静态电流可以随着晶体管工艺、温度和电源电压的变化而改变，导致大约十到数百微安的电流。在这点上，静态电流可以通过降低对内部寄生电容充电的时间来提供更快的输出响应时间。然而，由于高静态电流，可能会存在功率消耗中的因而发生的增大。

用于降低静态电流和降低功率消耗的常规解决方案依赖于调节电流比较器输出晶体管的沟道长度和沟道宽度。在这点上，为了降低静态电流，必须减小放大器级晶体管的沟道宽度和沟道长度之间的比率(例如，宽/长)。在沟道宽度减低到由晶体管技术所允许的最小值后，该比率仅能通过增大沟道长度来减小。然而，增大沟道长度导致晶体管内部寄生电容随后增大，从而导致更长的比较器延迟。因此，常规解决方案可以提供更快的电流比较器输出响应时间或者功率消耗的降低。因此，常规解决方案没有提供如本公开中的功率消耗的降低和更快的输出响应时间两者。

图1图示了根据本公开的实施例的高速低功率电流比较器系统100的示意图。根据本文中描述的各种技术，系统100可以用在音频模拟信号处理应用中，以将电流脉冲转换成电压脉冲。系统100可以用在各种平台上，所述平台诸如计算机、智能电话、平板电脑和需要音频模拟信号处理技术的其他设备。在一些实施例中，系统100可以用在需要高速和低DC功率消耗两者的应用中。

在一些实施例中，系统100将正输入电流脉冲转换成大约相同持续时间的对应正输出电压脉冲。此外，系统100将负输入电流脉冲转换成大约相同持续时间的对应负输出电压脉冲。系统100可以用在各种电路中，所述电路诸如在毫微安或微安范围内进行操作的DC至DC转换器和/或数据转换器。电流比较器可以以硅或其他合适的材料来实现，并且可以由分立设备所构成，被形成为集成电路，或者可以以其他合适的方式所构成。

在一个实施例中，系统100包括PMOS晶体管Mp和NMOS晶体管Mn，它们形成反馈钳位(例如，第一偏置电路)，以选择性地限制在输入端口120处的电压。PMOS晶体管Mp的漏极耦合到NMOS晶体管Mn的漏极，以提供负反馈，并防止输入电压摆动到诸如正偏置电压Vp和/或负偏置电压Vn的任一轨。例如，当正电流Iin正流入输入端口120中时，NMOS晶体管Mn被驱动到导通状态，并且创建负反馈，从而固定在输入端口120处的正电压。类似地，当负电流Iin从输入端口120正流出时，PMOS晶体管Mp被驱动到导通状态，并且创建反馈，从而固定在输入端口120处的负电压。在输入端口120处的电压被限制为大约正电源114和负电源113(例如，诸如DC接地)的平均电压。限制正和负输入电压范围避免了轨对轨换向，并且提供了系统100的更快响应时间。此外，由于本文中讨论的放大器140的高增益，输入电压范围可能受限制。

在一些实施例中，正偏置电压103可以是正五伏直流(DC)电压电源。在一些实施例中，负偏置电压Vn可以是负五伏DC电压电源。然而，在各种实施例中，正偏置电压Vp比正电源114电压小至少PMOS阈值电压(例如，诸如PMOS Mp)，并且负偏置电压Vn比负电源113电压大至少NMOS阈值电压(例如，诸如NMOS)。在各种实施例中，电压Vp可以大于或小于电压Vn。在其他实施例中，可以提供其他正和负DC电压电源。

PMOS晶体管Mp的栅极耦合到正偏置电压Vp。PMOS晶体管Mp的源极耦合到输出端口130。可以调节正偏置电压Vp以限制在输出端口130处的正输出电压。在这点上，晶体管Mp将在输出端口130处的正输出电压限制为小于正偏置电压103加Vthp之和的电压。NMOS晶体管Mn的栅极耦合到负偏置电压Vn。NMOS晶体管Mp的源极耦合到输出端口130。负偏置电压Vn可以被调节以限制在输出端口130处的负输出电压。在这点上，晶体管Mn将在输出端口130处的负输出电压限制为大于负偏置电压Vn加Vthn之和的电压。线路缓冲器132可以耦合到输出端口130，以提供输出电压信号Vout 102的缓冲。

在一些实施例中，系统100包括形成为放大器140的NMOS晶体管M1和PMOS晶体管M2。在一些实施例中，放大器140形成为AB类放大器。NMOS晶体管M1和PMOS晶体管M2可以被布置为CMOS输出级。NMOS晶体管M1的源极可以耦合到负电源113(例如，DC接地)。晶体管M1的栅极可以耦合到偏置电流电路109。PMOS晶体管M2的源极可以耦合到正电源114。晶体管M2的栅极可以耦合到偏置电流电路110。NMOS晶体管M1和PMOS晶体管M2的漏极可以耦合到输出端口130，以响应于输入电流Iin提供正幅度输出电压Vout 102和/或负幅度输出电压Vout 102。在一些实施例中，正电源114可以是正五伏DC电压电源。然而，在其他实施例中，可以提供其他正和/或负DC电压电源。

PMOS晶体管Mflp、NMOS晶体管Mfln、偏置电流电路109和偏置电流电路110形成用于偏置放大器140的偏置电路150(例如，第二偏置电路)。偏置电路150可用于选择性地调节放大器140的偏置并限制放大器140静态电流。静态电流是由放大器140在它不放大输入信号时汲取的电流。静态电流增加了系统100功率消耗，并且通过选择性地限制放大器140中的静态电流，可以降低系统100中的功率消耗。

在一些实施例中，偏置电路150被实现为AB类放大器偏置电路。偏置电路150可以包括由PMOS晶体管Mflp形成的正偏置电压电路和由NMOS晶体管Mfln形成的负偏置电压电路。PMOS晶体管Mflp的栅极耦合到可调节正偏置电压源Vflp，以选择性地调节放大器140的正偏置电压。NMOS晶体管Mfln的栅极耦合到可调节负偏置电压源Vfln，以选择性地调节放大器140的负偏置电压。

在一些实施例中，偏置电路150包括偏置电流电路109/110，以选择性地限制放大器140的偏置电流。在一些实施例中，偏置电流电路109在第一端处耦合到NMOS晶体管M1的栅极，并且在第二端处耦合到负电源113。偏置电流电路109选择性地限制到NMOS晶体管M1的偏置电流。在一些实施例中，偏置电流电路110在第一端处耦合到正电源114，并且在第二端处耦合到PMOS晶体管M2的栅极。偏置电流电路110选择性地限制到PMOS晶体管M2的偏置电流。在一些实施例中，可以选择性地调节偏置电流109/110，以提供大约毫微安范围内的偏置电流，以降低系统100的功率消耗。然而，在其他实施例中，其他偏置电流109/110安范围是可能的。

适合于本实施例的各种偏置技术在1999年11月Delft大学出版社，K.De Langen的“用于BiCMOS、CMOS和双极运算放大器的先进低电压和高速技术”中被描述，其通过引用被结合于此。其他AB类偏置技术也可以用于偏置放大器140。

通常，偏置电压Vflp、Vfln、由偏置电流电路109生成的偏置电流和由偏置电流电路110生成的偏置电流可以被选择性地调节，以降低放大器140的晶体管M1和晶体管M2的静态电流，从而最小化功率消耗。此外，通过调节放大器140晶体管M1和M2中的每个的沟道长度和沟道宽度以最小化晶体管内部寄生电容，可以在系统100中降低比较器延迟(例如，输入电流改变极性的时间和比较器输出切换的时间之间的延迟)。在这点上，系统100的输出响应时间的减小可以通过降低对内部寄生电容充电的时间来实现。

可以独立于晶体管沟道长度和沟道宽度来控制系统100的偏置电压、偏置电流和静态电流，以提供功率消耗的降低和更快输出响应时间两者。值得注意的是，例如，系统100可以在毫微安范围内的偏置电流下进行操作同时实现适合于在DC至DC转换器中的应用的速度。

图2图示了根据本公开的实施例的使用高速低功率电流比较器系统100的过程。

在框201中，系统100可以在输入端口120处接收指定持续时间的电流脉冲Iin。在一些实施例中，电流脉冲Iin可以是正幅度电流脉冲和/或负电流幅度脉冲。

在框202中，放大器140可以将电流脉冲Iin转换成对应电压脉冲Vout 102。在一些实施例中，根据对应电流脉冲Iin，电压脉冲Vout 102可以是正幅度电压脉冲和/或负幅度电压脉冲。如本文中所讨论的，电压脉冲Vout 102可以相对于电流脉冲Iin被延迟，诸如在输入电流改变极性的时间和比较器输出切换的时间之间的延迟。如本文中所讨论的，偏置电路150可以降低系统100中的延迟。

在框203中，形成反馈钳位(例如，第一偏置电路)的PMOS晶体管Mp 101和NMOS晶体管Mn 102选择性地限制输入端口120处的正和负电压幅度。此外，可以调节正偏置电压Vp103以限制输出端口130处的正输出电压，并且可以调节负偏置电压Vn以限制输出端口130处的负输出电压。

在框204中，偏置电路150可以选择性地调节放大器140的偏置。在这点上，偏置电路150可以选择性地调节NMOS晶体管M1111和/或PMOS晶体管M2112的偏置电压、偏置电流和静态电流。

图3图示了根据本公开的实施例的在电压模式比较器300中实现的高速低功率电流比较器系统100。例如，运算跨阻抗放大器(OTA)305可以分别在对应的OTA输入端口307和309处接收两个电压信号，所述两个电压信号为电压信号Vin和电压信号Vref。OTA 305可以处理信号Vin和Vref，并在OTA输出端口311处生成与信号Vin和Vref之间的差成比例的输出电流信号。输出电流信号在输入端口120处被接收到、由系统100来处理并且在输出端口130处提供对应的输出电压Vout 302。在这点上，高速低功率电流比较器系统100能够与其他模拟信号处理元件进行组合，以提供健壮的比较器电路。

图4图示了根据本公开的实施例的电压模式比较器300的示意图。如图4中所示，电压模式比较器300起不具有滞后现象的电压模式连续时间比较器的作用。如图4中所图示，晶体管Mp 101和晶体管Mn 102形成反馈钳位，以选择性地限制在输入端口120处的正偏置电压Vp 103和/或负偏置电压Vn。在这点上，与耦合到OTA输出端口311的OTA 305的晶体管相关联的寄生电容(例如，栅极、漏极和源极寄生电容)被偏置在选择性地限制的电压附近，如本文中所讨论的。有利地是，响应于电压Vin减Vref之差的极性改变，降低了对OTA 305的寄生电容充电所需的时间，从而导致系统100中的电信号从输入端口120传播到输出端口130的较低的时间延迟。

图5图示了根据本公开的实施例的在低功率逐次逼近模数转换器500中实现的高速低功率电流比较器。在一些实施例中，低功率逐次逼近模数转换器(例如，低功率SARADC)可以用在其中需要低功率和高速的音频电路中。在这点上，输入电压Vin和参考电压Vref分别在OTA输入端口307和309处被接收。OTA 305和高速低功率电流比较器系统100分别执行电压到电流操作和比较器操作，以在输出端口130处提供输出信号Vout。基于Vout的值，SAR逻辑电路调节DAC代码503，直到电流DAC的输出电流505任意接近于在OTA输出端口311处提供的电流Iin。因此，逐次逼近模数转换器500将模拟波形(例如，Vin)转换成表示供音频模拟信号处理电路的各种实施例中所使用的Vin的离散数字信号，如本文中所讨论的。

在可适用的情况下，由本公开提供的各种实施例可以使用硬件、软件或硬件和软件的组合来实现。此外，在可适用的情况下，在不脱离本公开的精神的情况下，本文中阐述的各种硬件部件和/或软件部件可以组合成包括软件、硬件和/或两者的复合部件。在可适用的情况下，在不脱离本公开的范围的情况下，本文中阐述的各种硬件部件和/或软件部件可以被分成包括软件、硬件或两者的子部件。此外，在可适用的情况下，设想软件部件可以实现为硬件部件，并且反之亦然。

根据本公开的软件(诸如，程序代码和/或数据)可以存储在一个或多个计算机可读介质上。还设想，本文中标识的软件可以使用一个或多个通用或专用计算机和/或计算机系统、联网的和/或以其他方式来实现。在可适用的情况下，本文中描述的各种步骤的顺序可以改变、组合成复合步骤和/或被分成子步骤，以提供本文中描述的特征。

上述实施例是说明的而非限制本发明。还应该理解，根据本发明的原理，许多修改和变化是可能的。因此，本发明的范围仅由以下权利要求来限定。

Claims (18)

1.一种用于改进电流比较器的系统，包括:

输入端口，所述输入端口布置成接收电流脉冲；

放大器，所述放大器配置成响应于所述电流脉冲提供在输出端口处的电压脉冲；

第一偏置电路，所述第一偏置电路包括耦合在所述输出端口和所述输入端口之间并配置成选择性地限制在所述输入端口处的电压的非线性反馈电路；以及

第二偏置电路，所述第二偏置电路耦合到所述放大器，并配置成选择性地调节所述放大器的偏置。

2.根据权利要求1所述的系统，其中所述放大器配置为包括CMOS输出级的AB类放大器。

3.根据权利要求1所述的系统，其中所述第二偏置电路配置为AB类放大器偏置电路。

4.根据权利要求3所述的系统，其中所述第二偏置电路包括正偏置电压电路和负偏置电压电路。

5.根据权利要求4所述的系统，其中所述正偏置电压电路向所述放大器提供选择性地可调节正偏置电压。

6.根据权利要求4所述的系统，其中所述负偏置电压电路向所述放大器提供选择性地可调节负偏置电压。

7.根据权利要求4所述的系统，还包括偏置电流电路，其中所述偏置电流电路向所述放大器提供选择性地可调节偏置电流，以控制所述放大器的静态电流。

8.根据权利要求1所述的系统，还包括耦合到所述第一偏置电路的选择性地可调节正电源。

9.根据权利要求1所述的系统，还包括耦合到所述第一偏置电路的选择性地可调节负电源。

10.一种用于改进电流比较器的方法，包括:

在输入端口处接收电流脉冲；

由放大器响应于所述电流脉冲提供在输出端口处的电压脉冲；

由包括耦合在所述输出端口和所述输入端口之间的非线性反馈电路的第一偏置电路来选择性地限制在所述输入端口处的电压；以及

由耦合到所述放大器的第二偏置电路来选择性地调节所述放大器的偏置。

11.根据权利要求10所述的方法，其中所述放大器配置为包括CMOS输出级的AB类放大器。

12.根据权利要求10所述的方法，其中所述第二偏置电路配置为AB类放大器偏置电路。

13.根据权利要求12所述的方法，其中所述第二偏置电路包括正偏置电压电路和负偏置电压电路。

14.根据权利要求13所述的方法，还包括由所述正偏置电压电路来选择性地调节被提供给所述放大器的正偏置电压。

15.根据权利要求13所述的方法，还包括由所述负偏置电压电路来选择性地调节被提供给所述放大器的负偏置电压。

16.根据权利要求13所述的方法，还包括由偏置电流电路来选择性调节被提供给所述放大器的偏置电流，以控制所述放大器的静态电流。

17.根据权利要求10所述的方法，还包括选择性地调节耦合到所述第一偏置电路的正电源。

18.根据权利要求10所述的方法，还包括选择性地调节耦合到所述第一偏置电路的负电源。