CN115332327A - GaN HEMT器件的栅极制作方法、栅极的结构及电子设备 - Google Patents

GaN HEMT器件的栅极制作方法、栅极的结构及电子设备 Download PDF

Info

Publication number
CN115332327A
CN115332327A CN202210809623.8A CN202210809623A CN115332327A CN 115332327 A CN115332327 A CN 115332327A CN 202210809623 A CN202210809623 A CN 202210809623A CN 115332327 A CN115332327 A CN 115332327A
Authority
CN
China
Prior art keywords
layer
gan
metal layer
gate metal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210809623.8A
Other languages
English (en)
Inventor
陈敏
戴维
欧新华
袁琼
符志岗
邱星福
朱同祥
孙春明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xindao Electronic Technology Co ltd
Original Assignee
Shanghai Xindao Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xindao Electronic Technology Co ltd filed Critical Shanghai Xindao Electronic Technology Co ltd
Priority to CN202210809623.8A priority Critical patent/CN115332327A/zh
Publication of CN115332327A publication Critical patent/CN115332327A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种GaN HEMT器件的栅极制作方法，包括：提供一衬底；在衬底上沿远离衬底方向上依次形成缓冲层、沟道层、势垒层、‑GaN层以及栅金属层；在栅金属层上形成图形化的掩膜；在图形化的掩膜的保护下，对p‑GaN层以及栅金属层进行第一处理以形成栅极；栅极包括第一p‑GaN层以及第一栅金属层；其中，第一p‑GaN层仅覆盖于部分势垒层上；第一金属层仅覆盖于部分第一p‑GaN层的表面；以及去除图形化的掩膜；其中，第一处理包括：对栅金属层进行湿法腐蚀，以使得第一栅金属层形成于部分第一p‑GaN层的表面上。因而本发明提供的技术方案解决了如何减小刻蚀栅金属层对第一p‑GaN层造成的损伤的问题，实现了器件性能的进一步提高。

Description

GaN HEMT器件的栅极制作方法、栅极的结构及电子设备
技术领域
本发明涉及半导体器件领域，尤其涉及一种GaN HEMT器件的栅极制作方法、栅极的结构及电子设备。
背景技术
GaN HEMT功率器件主要分为D-mode和E-mode两种，E-mode路线常见的实现方式是p-GaN作为栅极控制。GaN E-mode外延通常在AlGaN/GaN异质结形成后，表面再生长一层p型掺杂的GaN，p-GaN体内的空穴可以耗尽AlGaN/GaN异质结的2DEG，从而使器件处于常关状态。现有的先栅工艺的技术方案采用干法刻蚀技术会对p-GaN表面造成损伤，带来表面态和陷阱态的问题，从而使器件栅极漏电增大，影响器件性能，同时工艺成本也相对较高。
因而，开发一种新的GaN HEMT功率器件的栅极工艺，成为本领域技术人员亟待要解决的技术重点。
发明内容
本发明提供一种GaN HEMT器件的栅极制作方法、栅极的结构及电子设备，以解决如何减小刻蚀栅金属层对第一p-GaN层造成的损伤的问题。
根据本发明的第一方面，提供了一种GaN HEMT器件的栅极制作方法，包括：
提供一衬底；
在所述衬底上沿远离所述衬底方向上依次形成缓冲层、沟道层、势垒层、p-GaN层以及栅金属层；
在所述栅金属层上形成图形化的掩膜；
在所述图形化的掩膜的保护下，对所述p-GaN层以及所述栅金属层进行第一处理以形成栅极；所述栅极包括第一p-GaN层以及第一栅金属层；其中，所述第一p-GaN层仅覆盖于部分所述势垒层上；所述第一金属层仅覆盖于部分所述第一p-GaN层的表面；所述第一p-GaN层表征了对所述p-GaN层进行所述第一处理后形成的结构层；所述第一栅金属层表征了对所述p-GaN层进行所述第一处理后形成的结构层；以及
去除所述图形化的掩膜；
其中，所述第一处理包括：对所述栅金属层进行湿法腐蚀，以使得所述第一栅金属层形成于部分所述第一p-GaN层的表面上。
可选的，在所述栅金属层上形成图形化的掩膜具体包括：
在所述栅金属层的表面形成掩膜；
曝光并显影所述掩膜以形成所述图形化的掩膜。
可选的，在所述图形化的掩膜的保护下对所述p-GaN层以及所述栅金属层进行第一处理具体包括：
在所述图形化的掩膜的保护下，采用湿法腐蚀的方法去除沿第一方向两端的所述栅金属层以形成所述第一栅金属层；
刻蚀沿所述第一方向上所述图形化的掩膜的两端的所述p-GaN层，以形成所述第一p-GaN层。
可选的，在所述图形化的掩膜的保护下对所述p-GaN层以及所述栅金属层进行第一处理具体包括：
刻蚀第一方向两端的所述栅金属层以及所述p-GaN层，以形成刻蚀后的栅金属层以及所述第一p-GaN层；其中，所述刻蚀后的栅金属层完全覆盖所述第一p-GaN层的表面；
采用湿法腐蚀的方法去除所述刻蚀后的栅金属层沿所述第一方向的两端部分，以形成所述第一栅金属层；其中，所述第一栅金属层覆盖部分所述第一p-GaN层的表面。
可选的，去除所述图形化的掩膜时采用的方式是有机溶剂腐蚀的方式。
可选的，所述硬掩膜的材料是光刻胶或抗腐蚀介质。
可选的，所述缓冲层的材料是GaN，所述沟道层的材料是GaN，所述势垒层的材料是是AlGaN，所述栅金属层的材料是TiN。
根据本发明的第二方面，提供了一种半导体器件的制备方法，包括：本发明的第一方面任一项所述的GaN HEMT器件的栅极制作方法。
根据本发明的第三方面，提供了一种如本发明第一方面任一项所述的GaN HEMT器件的栅极制作方法制作而成的GaN HEMT器件的栅极的结构，包括：
在第一结构叠层上形成的栅极；
其中，所述第一结构层包括：衬底；以及沿远离所述衬底方向依次形成于所述衬底上的缓冲层、沟道层、势垒层；
其中，所述栅极包括形成于部分所述势垒层上的第一p-GaN层，以形成于所述第一p-GaN层顶端的第一栅金属层；其中，所述第一栅金属层形成于部分所述第一p-GaN层的顶端。
根据本发明的第四方面，提供了一种电子设备，包括本发明的第三方面所述的GaNHEMT器件的栅极的结构。
本发明提供的一种GaN HEMT器件的栅极制作方法，通过第一处理形成第一p-GaN层以及第一栅金属层；其中，利用湿法腐蚀的方式形成第一栅金属层；由于湿法腐蚀不会对暴露出来的第一p-GaN层的两端部分的表面造成很大损失；因而本发明提供的技术方案解决了如何减小刻蚀栅金属层对第一p-GaN层造成的损伤的问题，实现了器件性能的进一步提高。同时本发明提供的技术方案同现有技术相比减少了工艺步骤，降低工艺成本，缩短流片周期。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的一种GaN HEMT器件的栅极制作方法的流程示意图；
图2是本发明一实施例提供的根据一种GaN HEMT器件的栅极制作方法制作的不同工艺阶段的器件结构示意图一；
图3是本发明一实施例提供的根据一种GaN HEMT器件的栅极制作方法制作的不同工艺阶段的器件结构示意图二；
图4是本发明一实施例提供的根据一种GaN HEMT器件的栅极制作方法制作的不同工艺阶段的器件结构示意图三；
图5是本发明一实施例提供的根据一种GaN HEMT器件的栅极制作方法制作的不同工艺阶段的器件结构示意图四；
附图标记说明：
101-衬底；
102-缓冲层；
103-沟道层；
104-势垒层；
105-p-GaN层；
106-栅金属层；
107-图形化的掩膜；
108-第一栅金属层；
109-第一p-GaN层；
110-刻蚀后的栅金属层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
通常GaN E-mode外延是在AlGaN/GaN异质结形成以后再生长一层70-100nm的p型掺杂的GaN，俗称p-GaN，p-GaN体内激活的空穴使得2DEG耗尽。而在器件设计时，栅极以外的p-GaN需要被去除，从而使器件大部分区域的2DEG处于导通状态，而栅极p-GaN以下的2DEG处于耗尽状态，当在栅极上施加一个大于Vth的正电压使器件开启，所以栅极上需要连接金属，以便施加电压控制器件开关。
由于GaN上的金属只能与p-GaN的表面接触，才能实现对栅极的控制，如果接触到p-GaN侧壁或AlGaN的表面会导致栅极漏电增大，甚至失去栅极控制能力，因此栅金属不能超过p-GaN的尺寸。在理想状态下，栅金属与p-GaN尺寸可以相同，但是实际工艺过程中不能保证栅金属和p-GaN的侧向刻蚀量相同、侧壁绝对光滑等，因而会造成栅极漏电增大等参数问题，所以在器件设计上，一般要求p-GaN尺寸略大于栅金属。
而现有技术中通常采用干法刻蚀技术刻蚀栅金属层，由于需要形成的p-GaN尺寸略大于栅金属，因而刻蚀会对p-GaN暴露出来的两端部分的表面造成损伤，带来表面态和陷阱态的问题，从而使器件栅极漏电增大。且现有技术中的步骤较为繁琐；越多的工艺步骤，会给GaN器件引入越多的工艺缺陷，影响器件性能，同时工艺成本也相对较高。
因而现有技术的刻蚀工艺存在的问题是：栅金属干法刻蚀对p-GaN表面产生损伤，进而增大了栅极漏电，影响器件的性能；
有鉴于此，本申请的发明人采用湿法腐蚀的方式形成栅金属层；既能保证p-GaN层的尺寸不小于栅金属层的尺寸，又避免了干法刻蚀对p-GaN的损失。
可见，本发明提供的技术方案可以解决栅金属的干法刻蚀对p-GaN表面产生损伤的问题，且减少了工艺步骤，降低工艺成本，缩短流片周期。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
请参考图1-图5，根据本发明的一实施例，提供了一种GaN HEMT器件的栅极制作方法，其中GaN HEMT器件的栅极制作方法的流程示意图如图1所示，包括：
S11：提供一衬底；
S12：在所述衬底上沿远离所述衬底方向上依次形成缓冲层102、沟道层103、势垒层104、p-GaN层105以及栅金属层106；一种实施例中，所述缓冲层102的材料是GaN，所述沟道层103的材料是GaN，所述势垒层104的材料是是AlGaN，所述栅金属层106的材料是TiN；当然前述几个结构层也可以是其他的材料构成，本发明并不以此为限，任何相应的结构层的材料的实现形式均在本发明的保护范围内；
其中，势垒层104与沟道层103之间形成有二维电子气的区域；
其中，一种实施方式中，形成栅金属层106时采用在p-GaN层105的表面溅射金属的方式；
S13：在所述栅金属层106上形成图形化的掩膜107，形成图形化的掩膜107之后的器件如图2所示；
一种实施例中，步骤S13，在所述栅金属层106上形成图形化的掩膜107具体包括：步骤S131-S132：
S131：在所述栅金属层106的表面形成掩膜；
S132：曝光并显影所述掩膜以形成所述图形化的掩膜107。一种实施例中，所述硬掩膜的材料是光刻胶或抗腐蚀介质；当然也可以是其他的材料，本发明并不以此为限，任何掩膜的材料的实现形式均在本发明的保护范围内；
S14：在所述图形化的掩膜107的保护下，对所述p-GaN层105以及所述栅金属层106进行第一处理以形成栅极；所述栅极包括第一p-GaN层109以及第一栅金属层108；其中，所述第一p-GaN层109仅覆盖于部分所述势垒层104上；所述第一金属层仅覆盖于部分所述第一p-GaN层109的表面；所述第一p-GaN层109表征了对所述p-GaN层105进行所述第一处理后形成的结构层；所述第一栅金属层108表征了对所述p-GaN层105进行所述第一处理后形成的结构层；此时，仅有栅极下方的二维电子气仍处于耗尽状态，其他区域的二维电子气恢复导通；以及
S15：去除所述图形化的掩膜107；一种优选的实施例中，为了避免对第一栅金属层108产生腐蚀，去除所述图形化的掩膜107时采用的方式是有机溶剂腐蚀的方式；当然也可以是其他的方式，本发明并不以此为限，任何去除图形化的掩膜107的实现形式均在本发明的保护范围内，去除图形化的掩膜107之后的器件如图5所示；
其中，所述第一处理包括：对所述栅金属层106进行湿法腐蚀，以使得所述第一栅金属层108形成于部分所述第一p-GaN层109的表面上；
由于湿法腐蚀具有的各向同性的性质，因而，进行第一处理之后，所述第一栅金属层108的尺寸会小于其顶部的图形化的掩膜107；且最终形成的第一栅金属层108仅形成于部分第一p-GaN层109的表面上；并且，在湿法腐蚀的过程中不会对p-GaN层105的表面造成损失；
其中，一种实施方式中，对所述栅金属层106进行湿法腐蚀时选用的化学溶液是无机溶液。
本发明提供的一种GaN HEMT器件的栅极制作方法，通过利用湿法腐蚀的方式形成第一栅金属层108，由于湿法腐蚀不会对第一p-GaN层109的暴露出来的两端部分的表面造成很大的损伤，且采用湿法腐蚀法形成的第一栅金属层108的尺寸会小于第一p-GaN层109的尺寸，因而既保证了第一p-GaN层109的尺寸不小于第一栅金属层108，又解决了刻蚀栅金属层106给第一p-GaN层109造成的损伤。
可见，本发明提供的技术方案，通过湿法腐蚀的方式形成第一栅金属层108，解决第一栅金属的干法刻蚀对第一p-GaN的表面产生损伤的问题，且减少了工艺步骤，降低工艺成本，缩短流片周期。
其中，在所述图形化的掩膜107的保护下对所述p-GaN层105以及所述栅金属层106进行第一处理，如图3-图4所示，
一种具体实施例中，步骤S14，在所述图形化的掩膜107的保护下对所述p-GaN层105以及所述栅金属层106进行第一处理具体包括：步骤S141-S142：
S141：在所述图形化的掩膜107的保护下，采用湿法腐蚀的方法去除沿第一方向两端的所述栅金属层106以形成所述第一栅金属层108，形成第一栅金属层108之后的器件如图3所示；
S142：刻蚀沿所述第一方向上所述图形化的掩膜107的两端的所述p-GaN层105，以形成所述第一p-GaN层109。
其中，一种实施方式中，刻蚀p-GaN层105时采用的方法是各向异性刻蚀法；
由于步骤S141中采用了湿法腐蚀的方式，因此，步骤S141之后形成的第一栅金属层108的尺寸小于图形化的掩膜107的尺寸；而当采用各向异性刻蚀法刻蚀p-GaN层105时，形成的第一p-GaN层109的尺寸与图形化的掩膜107的尺寸一致；因而最终形成的第一栅金属层108的尺寸也小于第一p-GaN层109的尺寸，也即最终形成的第一栅金属层108仅形成于部分第一p-GaN层109的表面上，以暴露出部分第一p-GaN层109的两端部分；
本具体实施例中，采用湿法腐蚀的方式，不会对暴露出来的第一p-GaN层109的表面的两端部分造成损伤，提高了器件性能。
另一种具体实施例中，步骤S14，在所述图形化的掩膜107的保护下对所述p-GaN层105以及所述栅金属层106进行第一处理具体包括：步骤S141-步骤S142：
步骤S141：刻蚀第一方向两端的所述栅金属层106以及所述p-GaN层105，以形成刻蚀后的栅金属层110以及所述第一p-GaN层109；其中，所述刻蚀后的栅金属层110完全覆盖所述第一p-GaN层109的表面，如图4所示；
其中，本具体实施例中，步骤S141中采用的刻蚀方法是各向异性刻蚀法；因而，步骤S141刻蚀后形成的第一p-GaN层109和刻蚀后的栅金属层110的尺寸一致；
步骤S142：采用湿法腐蚀的方法去除所述刻蚀后的栅金属层110沿所述第一方向的两端部分，以形成所述第一栅金属层108；其中，所述第一栅金属层108覆盖部分所述第一p-GaN层109的表面。
其中，用湿法刻蚀的方法对第一p-GaN层109的损失很小。
本具体实施例中，采用湿法腐蚀的方法去除所述刻蚀后的栅金属层110沿所述第一方向的两端部分，不会损伤第一p-GaN层109两端部分的表面，相对于现有技术而言，提高了器件性能。
其次，根据本发明的一实施例，还提供了一种半导体器件的制备方法，包括：本发明的前述实施例任一项所述的GaN HEMT器件的栅极制作方法。
根据本发明的其他实施例，还提供了一种如本发明前述实施例任一项所述的GaNHEMT器件的栅极制作方法制作而成的GaN HEMT器件的栅极的结构，包括：
在第一结构叠层上形成的栅极；
其中，所述第一结构层包括：衬底101；以及沿远离所述衬底101方向依次形成于所述衬底101上的缓冲层102、沟道层103、势垒层104；
其中，所述栅极包括形成于部分所述势垒层104上的第一p-GaN层109，以形成于所述第一p-GaN层109顶端的第一栅金属层108；其中，所述第一栅金属层108形成于部分所述第一p-GaN层109的顶端。
再次，根据本发明的另一实施例，还提供了一种电子设备，包括本发明的前述实施例所述的GaN HEMT器件的栅极的结构。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种GaN HEMT器件的栅极制作方法，其特征在于，包括：
提供一衬底；
在所述衬底上沿远离所述衬底方向上依次形成缓冲层、沟道层、势垒层、p-GaN层以及栅金属层；
在所述栅金属层上形成图形化的掩膜；
在所述图形化的掩膜的保护下，对所述p-GaN层以及所述栅金属层进行第一处理以形成栅极；所述栅极包括第一p-GaN层以及第一栅金属层；其中，所述第一p-GaN层仅覆盖于部分所述势垒层上；所述第一金属层仅覆盖于部分所述第一p-GaN层的表面；所述第一p-GaN层表征了对所述p-GaN层进行所述第一处理后形成的结构层；所述第一栅金属层表征了对所述p-GaN层进行所述第一处理后形成的结构层；以及
去除所述图形化的掩膜；
其中，所述第一处理包括：对所述栅金属层进行湿法腐蚀，以使得所述第一栅金属层形成于部分所述第一p-GaN层的表面上。
2.根据权利要求1所述的GaN HEMT器件的栅极制作方法，其特征在于，在所述栅金属层上形成图形化的掩膜具体包括：
在所述栅金属层的表面形成掩膜；
曝光并显影所述掩膜以形成所述图形化的掩膜。
3.根据权利要求2所述的GaN HEMT器件的栅极制作方法，其特征在于，在所述图形化的掩膜的保护下对所述p-GaN层以及所述栅金属层进行第一处理具体包括：
在所述图形化的掩膜的保护下，采用湿法腐蚀的方法去除沿第一方向两端的所述栅金属层以形成所述第一栅金属层；
刻蚀沿所述第一方向上所述图形化的掩膜的两端的所述p-GaN层，以形成所述第一p-GaN层。
4.根据权利要求2所述的GaN HEMT器件的栅极制作方法，其特征在于，在所述图形化的掩膜的保护下对所述p-GaN层以及所述栅金属层进行第一处理具体包括：
刻蚀第一方向两端的所述栅金属层以及所述p-GaN层，以形成刻蚀后的栅金属层以及所述第一p-GaN层；其中，所述刻蚀后的栅金属层完全覆盖所述第一p-GaN层的表面；
采用湿法腐蚀的方法去除所述刻蚀后的栅金属层沿所述第一方向的两端部分，以形成所述第一栅金属层；其中，所述第一栅金属层覆盖部分所述第一p-GaN层的表面。
5.根据权利要求3或4任一项所述的GaN HEMT器件的栅极制作方法，其特征在于，去除所述图形化的掩膜时采用的方式是有机溶剂腐蚀的方式。
6.根据权利要求5所述的GaN HEMT器件的栅极制作方法，其特征在于，所述硬掩膜的材料是光刻胶或抗腐蚀介质。
7.根据权利要求6述的GaN HEMT器件的栅极制作方法，其特征在于，
所述缓冲层的材料是GaN，所述沟道层的材料是GaN，所述势垒层的材料是是AlGaN，所述栅金属层的材料是TiN。
8.一种半导体器件的制备方法，其特征在于，包括：权利要求1-7任一项所述的GaNHEMT器件的栅极制作方法。
9.一种如权利要求1-7任一项所述的GaN HEMT器件的栅极制作方法制作而成的GaNHEMT器件的栅极的结构，其特征在于，包括：
在第一结构叠层上形成的栅极；
其中，所述第一结构层包括：衬底；以及沿远离所述衬底方向依次形成于所述衬底上的缓冲层、沟道层、势垒层；
其中，所述栅极包括形成于部分所述势垒层上的第一p-GaN层，以形成于所述第一p-GaN层顶端的第一栅金属层；其中，所述第一栅金属层形成于部分所述第一p-GaN层的顶端。
10.一种电子设备，包括权利要求9所述的GaN HEMT器件的栅极的结构。
CN202210809623.8A 2022-07-11 2022-07-11 GaN HEMT器件的栅极制作方法、栅极的结构及电子设备 Pending CN115332327A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210809623.8A CN115332327A (zh) 2022-07-11 2022-07-11 GaN HEMT器件的栅极制作方法、栅极的结构及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210809623.8A CN115332327A (zh) 2022-07-11 2022-07-11 GaN HEMT器件的栅极制作方法、栅极的结构及电子设备

Publications (1)

Publication Number Publication Date
CN115332327A true CN115332327A (zh) 2022-11-11

Family

ID=83918014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210809623.8A Pending CN115332327A (zh) 2022-07-11 2022-07-11 GaN HEMT器件的栅极制作方法、栅极的结构及电子设备

Country Status (1)

Country Link
CN (1) CN115332327A (zh)

Similar Documents

Publication Publication Date Title
US9887089B2 (en) Semiconductor structures having T-shaped electrodes
JP5635888B2 (ja) 高導電性のソース／ドレイン接点を有するｉｉｉ族窒化物トランジスタ及びその製造方法
US20070267655A1 (en) Semiconductor device having MIS structure and its manufacture method
JP2008288289A (ja) 電界効果トランジスタとその製造方法
CN105453216A (zh) 用于增强模式氮化镓晶体管的具有自对准凸出部的栅极
US7399692B2 (en) III-nitride semiconductor fabrication
CN102646582B (zh) 半导体装置的制造方法
WO2007108055A1 (ja) 化合物半導体装置及びその製造方法
US20170104093A1 (en) Nitride semiconductor device and method for manufacturing the same
US20150295051A1 (en) Semiconductor device
JP2006286951A (ja) 半導体装置の製造方法
CN108376645B (zh) 半导体装置的制造方法
CN111312808A (zh) 半导体装置及其制造方法
CN109037051B (zh) 半导体结构的制备方法及半导体结构
EP3185280A1 (en) Semiconductor device and related manufacturing method
CN109148351B (zh) (AlxGa1-x)2O3/Ga2O3器件的外延层转移方法
US20050258459A1 (en) Method for fabricating semiconductor devices having a substrate which includes group III-nitride material
US7687388B2 (en) Method of fabricating semiconductor high-voltage device comprising the steps of using photolithographic processes to form nitride spacer regions and dry etch process to form deep trench regions
US7691741B2 (en) Method of forming bit line in semiconductor device
CN115332327A (zh) GaN HEMT器件的栅极制作方法、栅极的结构及电子设备
KR20180053207A (ko) 고주파 소자 제조 방법
CN103201841A (zh) 半导体器件及半导体器件的制造方法
CN113972270A (zh) 场效应管、其制备方法及电子电路
US20070148863A1 (en) Method for fabricating semiconductor device
KR20100097793A (ko) Ⅲ-ⅴ화합물반도체를 이용한 전계효과트랜지스터 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination