CN115332230A - 封装sip模组及其制备方法 - Google Patents
封装sip模组及其制备方法 Download PDFInfo
- Publication number
- CN115332230A CN115332230A CN202211046693.9A CN202211046693A CN115332230A CN 115332230 A CN115332230 A CN 115332230A CN 202211046693 A CN202211046693 A CN 202211046693A CN 115332230 A CN115332230 A CN 115332230A
- Authority
- CN
- China
- Prior art keywords
- layer
- sip
- main body
- pcb
- tgv
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title description 6
- 230000002093 peripheral effect Effects 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000000919 ceramic Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 238000003825 pressing Methods 0.000 claims description 8
- 238000003466 welding Methods 0.000 claims description 8
- 238000005476 soldering Methods 0.000 claims description 6
- 238000013329 compounding Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000005429 filling process Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 abstract description 19
- 230000010354 integration Effects 0.000 abstract description 7
- 230000001629 suppression Effects 0.000 abstract description 6
- OUPZKGBUJRBPGC-UHFFFAOYSA-N 1,3,5-tris(oxiran-2-ylmethyl)-1,3,5-triazinane-2,4,6-trione Chemical compound O=C1N(CC2OC2)C(=O)N(CC2OC2)C(=O)N1CC1CO1 OUPZKGBUJRBPGC-UHFFFAOYSA-N 0.000 abstract description 2
- NMWSKOLWZZWHPL-UHFFFAOYSA-N 3-chlorobiphenyl Chemical compound ClC1=CC=CC(C=2C=CC=CC=2)=C1 NMWSKOLWZZWHPL-UHFFFAOYSA-N 0.000 description 7
- 101001082832 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) Pyruvate carboxylase 2 Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000013011 mating Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明揭示了封装SIP模组，包括SIP主体、PCB板，SIP主体包括用于搭载半导芯片的基层及TGV转接层，TGV转接层与基层之间相导通配接，PCB板上设有印制电路、SIP主体外周屏蔽罩、元器件屏蔽罩，SIP主体通过引线框架与印制电路相导通压合，PCB板上设有灌装塑封区。本发明能实现SIP主体、配合电子元器件与PCB板之间的集成封装需求，满足相互屏蔽性能可靠性需求。通过EBG屏蔽结构层设计，实现三维堆叠半导芯片之间的差异频段噪声抑制，消除相互之间的干扰，提高了SIP模组可靠性。封装结构设计可靠稳定，满足集成封装需求，能实现功能区集成划分后的统一封装作业，使得PCB板上构建的功能区集成稳定，组装封装作业操作方便高效。
Description
技术领域
本发明涉及封装SIP模组及其制备方法，属于模组封装的技术领域。
背景技术
SiP（System in Package，系统级封装）为一种封装的概念，是将一个系统或子系统的全部或大部分电子功能配置在整合型基板内，而芯片以2D、3D的方式接合到整合型基板的封装方式。SiP不仅可以组装多个芯片，还可以作为一个专门的处理器、DRAM、快闪存储器与被动元件结合电阻器和电容器、连接器、天线等，全部安装在同一基板上。
一般情况下，SIP模组采用在基板上贴片封装的方式，即栅格整列封装，表面贴装采用波峰焊等工艺成型，此类封装结构为单元器件贴片后的封装，对工艺要求较高，封装后与PCB电路板之间还存在插针或引脚焊等配合。
针对此情况，申请公布号CN106876287A的中国发明专利揭示了一种SIP封装方法及一种SIP模组，其采用引线框架作为SIP模组与PCB板之间的电气配合体，使得三者相封装一体，但是此SIP模组、引线框架及PCB板之间需要通过较为复杂的焊接工艺成型，焊接作业非常困难，同时SIP模组本身也存在封装作业，导致成本较高。
另外，SIP模组、PCB板内存在大量地电子元器件，相互之间容易存在信号干扰，在进行两者结合时，需要进行屏蔽作业，而SIP模组内一般存在本身的屏蔽结构，其在与引线框架及PCB板关联结合时，较难实现相结合的屏蔽功能。
发明内容
本发明的目的是解决上述现有技术的不足，针对传统SIP模组、PCB板、引线框架之间相结合困难及屏蔽结构较难设置的问题，提出封装SIP模组及其制备方法。
为了达到上述目的，本发明所采用的技术方案为：
封装SIP模组，包括SIP主体、PCB板，所述SIP主体包括基层、设置在所述基层顶部的至少一层TGV转接层，所述基层和所述TGV转接层上分别设有若干导通配接的半导芯片，所述TGV转接层与所述基层之间相导通配接，
所述PCB板上设有印制电路、SIP主体外周屏蔽罩、至少一个元器件屏蔽罩，所述SIP主体位于所述SIP主体外周屏蔽罩内并且通过引线框架与所述印制电路相导通压合，所述元器件屏蔽罩内设有至少一个与所述印制电路相导通配接的元器件，
所述PCB板上设有用于灌装绝缘包裹所述SIP主体外周屏蔽罩及所述元器件屏蔽罩的灌装塑封区。
优选地，所述TGV转接层的底部设有EBG屏蔽结构层。
优选地，所述EBG屏蔽结构层包括陶瓷绝缘层，所述陶瓷绝缘层的两侧分别设有相导通配接的电路层，任意所述电路层上设有EBG结构，所述陶瓷绝缘层顶部的电路层与所述TGV转接层相导通压合一体、底部的电路层与所述基层相导通配接。
优选地，所述SIP主体外周屏蔽罩及所述元器件屏蔽罩分别接地，所述EBG屏蔽结构层具备延伸至所述SIP主体外周屏蔽罩的导通配合端。
优选地，所述PCB板上设有用于搭载所述SIP主体外周屏蔽罩及所述元器件屏蔽罩的环槽。
本发明还提出了封装SIP模组的制备方法，包括如下步骤：
S1模组预成型，将半导芯片对应搭载在基层及TGV转接层上，再进行TGV转接层与基层之间的导通配接，形成SIP主体；
S2焊接成型，在PCB板上进行元器件焊接；
S3预压组装成型，将SIP主体、引线框架、PCB板进行对位并预压复合；
S4屏蔽罩搭载，在PCB板上进行SIP主体外周屏蔽罩及元器件屏蔽罩的分别搭载；
S5保压灌注，对灌装塑封区进行外周分隔灌注，灌注过程中对SIP主体、引线框架、PCB板三者进行保压。
优选地，所述TGV转接层的底部设有EBG屏蔽结构层，所述EBG屏蔽结构层包括陶瓷绝缘层，所述陶瓷绝缘层的两侧分别设有相导通配接的电路层，任意所述电路层上设有EBG结构，所述陶瓷绝缘层顶部的电路层与所述TGV转接层相导通压合一体、底部的电路层与所述基层相导通配接，
所述步骤S1中，进行TGV转接层与EBG屏蔽结构层的复合，EBG屏蔽结构层一侧与TGV转接层之间粘接一体、另一侧与基层相导通连接。
优选地，所述步骤S1中，所述电路层上通过蚀刻形成EBG结构。
优选地，所述步骤S3中，在SIP主体、引线框架、PCB板进行预压前，对SIP主体、引线框架、PCB板上的导通位进行导通位上锡焊作业。
本发明的有益效果主要体现在：
1.能实现SIP主体、配合电子元器件与PCB板之间的集成封装需求，满足相互屏蔽性能可靠性需求。
2.通过EBG屏蔽结构层设计，实现三维堆叠半导芯片之间的差异频段噪声抑制，消除相互之间的干扰，提高了SIP模组可靠性。
3.封装结构设计可靠稳定，满足集成封装需求，能实现功能区集成划分后的统一封装作业，使得PCB板上构建的功能区集成稳定，组装封装作业操作方便高效。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是本发明封装SIP模组的结构示意图。
图2是本发明封装SIP模组中SIP主体的结构示意图。
图3是本发明封装SIP模组的制备方法的成型过程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
本发明提供封装SIP模组，如图1至图3所示，包括SIP主体1、PCB板2，SIP主体1包括基层3、设置在基层3顶部的至少一层TGV转接层4，基层3和TGV转接层4上分别设有若干导通配接的半导芯片5，TGV转接层与基层之间相导通配接。
PCB板2上设有印制电路、SIP主体外周屏蔽罩21、至少一个元器件屏蔽罩22，SIP主体1位于SIP主体外周屏蔽罩内并且通过引线框架6与印制电路相导通压合，元器件屏蔽罩22内设有至少一个与印制电路相导通配接的元器件7。
PCB板2上设有灌装绝缘包裹SIP主体外周屏蔽罩及元器件屏蔽罩的灌装塑封区8。
具体地实现过程及原理说明：
能实现SIP主体1与其结合元器件7协同在PCB板2上的集成封装，采用SIP主体外周屏蔽罩21与元器件屏蔽罩22实现分区屏蔽隔离。
在进行组装作业时，SIP主体1由基层3、TGV转接层4形成三维构建半导体集成，封装时，利用引线框架6实现SIP主体1与PCB板2上印制电路之间的导通压合配接，通过SIP主体外周屏蔽罩及元器件屏蔽罩搭载后进行整体封装。
在一个具体实施例中，TGV转接层4的底部设有EBG屏蔽结构层9。该EBG屏蔽结构层9包括陶瓷绝缘层91，陶瓷绝缘层91的两侧分别设有相导通配接的电路层92，任意电路层上设有EBG结构，陶瓷绝缘层顶部的电路层与TGV转接层相导通压合一体、底部的电路层与基层相导通配接。
具体地说明，即能实现三维堆叠半导芯片之间的差异频段噪声抑制，起到较优地屏蔽效果，而EBG结构为在电路层92上蚀刻形成的周期性带隙抑制结构，可以通过周期数量和单元结构来调节抑制频段，满足适配性需求。
该陶瓷绝缘层91还起到对TGV转接层4补强的作用，在构建三维组装时，满足层叠配合可靠性。
在一个具体实施例中，SIP主体外周屏蔽罩及元器件屏蔽罩分别接地，EBG屏蔽结构层具备延伸至SIP主体外周屏蔽罩的导通配合端。
即利用SIP主体外周屏蔽罩形成接地结构，使得基层3和电路层92之间的导通配合结构得到精简，同时在封装后维持可靠结合。
在一个具体实施例中，PCB板2上设有用于搭载SIP主体外周屏蔽罩及元器件屏蔽罩的环槽。
即采用环槽实现对各屏蔽罩的插接组装搭载，该结构属于简单地组装配合设计，在此不对其进行展开说明，当然采用其他方式的预组装结构，例如沾粘等，也在本案的保护范围之内。
对本案中封装SIP模组的制备方法进行详细说明，包括如下步骤：
S1模组预成型，将半导芯片对应搭载在基层及TGV转接层上，再进行TGV转接层与基层之间的导通配接，形成SIP主体；
SIP主体的成型属于现有技术，通过TGV转接层和基层实现若干层半导体的堆叠，一般情况下，存在平面分布与三维构建，而本案中TGV转接层属于至少两层半导体堆叠的SIP主体构建。
S2焊接成型，在PCB板上进行元器件焊接；
元器件搭载属于现有技术，即通过锡焊等方式进行导通配接。
需要说明的是，本案中步骤S1和步骤S2不分先后。
S3预压组装成型，将SIP主体、引线框架、PCB板进行对位并预压复合。
具体地说明，采用引线框架作为印制电路与SIP主体之间的导通件，在预压复合后，利用引线框架的弹性引脚能实现两侧的相互导通配合，满足预压导通配接需求。
S4屏蔽罩搭载，在PCB板上进行SIP主体外周屏蔽罩及元器件屏蔽罩的分别搭载。
即进行SIP主体外周屏蔽罩及元器件屏蔽罩的分别搭载到位即可。
S5保压灌注，对灌装塑封区进行外周分隔灌注，灌注过程中对SIP主体、引线框架、PCB板三者进行保压。
步骤S3中，通过预压复合进行对位预搭载，满足当前预压配合对位精度需求，而在保压灌注时，即保持该配合精度后进行灌装，使得灌装可靠稳定。
在一个具体实施例中，步骤S1中，进行TGV转接层与EBG屏蔽结构层的复合，EBG屏蔽结构层一侧与TGV转接层之间粘接一体、另一侧与基层相导通连接。步骤S1中，电路层上通过蚀刻形成EBG结构。
即EBG屏蔽结构层采用溅射或沉积形成金属层，再在金属层上蚀刻形成电路层92和EBG结构，通过粘接的方式实现TGV转接层与EBG屏蔽结构层的复合，易于进行SIP主体的层状结构组装配合。
在一个具体实施例中，步骤S3中，在SIP主体1、引线框架6、PCB板2进行预压前，对SIP主体、引线框架、PCB板上的导通位进行导通位上锡焊作业。
即利用焊球预制的方式，进行焊球的熔焊后对位导通，通过预压保障导通配接稳定性，最终灌胶作业时，维持保压状态，确保灌胶作业不会影响到导通连接。
通过以上描述可以发现，封装SIP模组及其制备方法，能实现SIP主体、配合电子元器件与PCB板之间的集成封装需求，满足相互屏蔽性能可靠性需求。通过EBG屏蔽结构层设计，实现三维堆叠半导芯片之间的差异频段噪声抑制，消除相互之间的干扰，提高了SIP模组可靠性。封装结构设计可靠稳定，满足集成封装需求，能实现功能区集成划分后的统一封装作业，使得PCB板上构建的功能区集成稳定，组装封装作业操作方便高效。
术语“包括”或者任何其它类似用语旨在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备/装置不仅包括那些要素，而且还包括没有明确列出的其它要素，或者还包括这些过程、方法、物品或者设备/装置所固有的要素。
至此，已经结合附图所示的优选实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征作出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。
Claims (9)
1.封装SIP模组，包括SIP主体、PCB板，其特征在于：
所述SIP主体包括基层、设置在所述基层顶部的至少一层TGV转接层，所述基层和所述TGV转接层上分别设有若干导通配接的半导芯片，所述TGV转接层与所述基层之间相导通配接，
所述PCB板上设有印制电路、SIP主体外周屏蔽罩、至少一个元器件屏蔽罩，所述SIP主体位于所述SIP主体外周屏蔽罩内并且通过引线框架与所述印制电路相导通压合，所述元器件屏蔽罩内设有至少一个与所述印制电路相导通配接的元器件，
所述PCB板上设有用于灌装绝缘包裹所述SIP主体外周屏蔽罩及所述元器件屏蔽罩的灌装塑封区。
2.根据权利要求1所述封装SIP模组，其特征在于：
所述TGV转接层的底部设有EBG屏蔽结构层。
3.根据权利要求2所述封装SIP模组，其特征在于：
所述EBG屏蔽结构层包括陶瓷绝缘层，所述陶瓷绝缘层的两侧分别设有相导通配接的电路层，任意所述电路层上设有EBG结构，所述陶瓷绝缘层顶部的电路层与所述TGV转接层相导通压合一体、底部的电路层与所述基层相导通配接。
4.根据权利要求2所述封装SIP模组，其特征在于：
所述SIP主体外周屏蔽罩及所述元器件屏蔽罩分别接地，所述EBG屏蔽结构层具备延伸至所述SIP主体外周屏蔽罩的导通配合端。
5.根据权利要求1所述封装SIP模组，其特征在于：
所述PCB板上设有用于搭载所述SIP主体外周屏蔽罩及所述元器件屏蔽罩的环槽。
6.基于权利要求1~5任意一项所述封装SIP模组的制备方法，其特征在于包括如下步骤：
S1模组预成型，将半导芯片对应搭载在基层及TGV转接层上，再进行TGV转接层与基层之间的导通配接，形成SIP主体；
S2焊接成型，在PCB板上进行元器件焊接；
S3预压组装成型，将SIP主体、引线框架、PCB板进行对位并预压复合；
S4屏蔽罩搭载，在PCB板上进行SIP主体外周屏蔽罩及元器件屏蔽罩的分别搭载；
S5保压灌注，对灌装塑封区进行外周分隔灌注，灌注过程中对SIP主体、引线框架、PCB板三者进行保压。
7.根据权利要求6所述封装SIP模组的制备方法，其特征在于：
所述TGV转接层的底部设有EBG屏蔽结构层，所述EBG屏蔽结构层包括陶瓷绝缘层，所述陶瓷绝缘层的两侧分别设有相导通配接的电路层，任意所述电路层上设有EBG结构，所述陶瓷绝缘层顶部的电路层与所述TGV转接层相导通压合一体、底部的电路层与所述基层相导通配接，
所述步骤S1中，进行TGV转接层与EBG屏蔽结构层的复合，EBG屏蔽结构层一侧与TGV转接层之间粘接一体、另一侧与基层相导通连接。
8.根据权利要求7所述封装SIP模组的制备方法，其特征在于：
所述步骤S1中，所述电路层上通过蚀刻形成EBG结构。
9.根据权利要求6所述封装SIP模组的制备方法，其特征在于：
所述步骤S3中，在SIP主体、引线框架、PCB板进行预压前，对SIP主体、引线框架、PCB板上的导通位进行导通位上锡焊作业。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211046693.9A CN115332230A (zh) | 2022-08-30 | 2022-08-30 | 封装sip模组及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211046693.9A CN115332230A (zh) | 2022-08-30 | 2022-08-30 | 封装sip模组及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115332230A true CN115332230A (zh) | 2022-11-11 |
Family
ID=83927145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211046693.9A Pending CN115332230A (zh) | 2022-08-30 | 2022-08-30 | 封装sip模组及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115332230A (zh) |
-
2022
- 2022-08-30 CN CN202211046693.9A patent/CN115332230A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10685895B2 (en) | Power module with lead component and manufacturing method thereof | |
| US7176506B2 (en) | High frequency chip packages with connecting elements | |
| CN111739885B (zh) | 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品 | |
| CN108701681B (zh) | 屏蔽emi的集成电路封装和及其制造方法 | |
| US7129571B2 (en) | Semiconductor chip package having decoupling capacitor and manufacturing method thereof | |
| US7884458B2 (en) | Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package | |
| EP1733427A1 (en) | Overmolded semiconductor package with an integrated emi and rfi shield | |
| CN104241255B (zh) | 电子组件模块及其制造方法 | |
| CN111696963A (zh) | 封装结构及其制作方法 | |
| CN114823651B (zh) | 一种带有滤波器的射频系统模块封装结构及方法 | |
| US20230335882A1 (en) | Antenna packaging structure and manufacturing method thereof | |
| WO2022105161A1 (zh) | 天线封装结构及天线封装结构制造方法 | |
| WO2004080134A2 (en) | High frequency chip packages with connecting elements | |
| KR101653563B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
| CN112259528A (zh) | 具有双面选择性电磁屏蔽封装的sip结构及其制备方法 | |
| US9538644B2 (en) | Multilayer wiring substrate and module including same | |
| JP2002100698A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| CN103426869B (zh) | 层叠封装件及其制造方法 | |
| CN112151468B (zh) | 天线封装模组及天线封装工艺 | |
| CN111599789B (zh) | 陶瓷无引线片式封装结构 | |
| CN100472780C (zh) | 电子零部件及其制造方法 | |
| CN111987088B (zh) | 集成天线和射频前端的有机基板埋入封装结构 | |
| CN115332230A (zh) | 封装sip模组及其制备方法 | |
| CN110808241A (zh) | 抗干扰电路封装结构及其制造方法 | |
| CN212676256U (zh) | 封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |