CN110808241A - 抗干扰电路封装结构及其制造方法 - Google Patents

抗干扰电路封装结构及其制造方法 Download PDF

Info

Publication number
CN110808241A
CN110808241A CN201910983912.8A CN201910983912A CN110808241A CN 110808241 A CN110808241 A CN 110808241A CN 201910983912 A CN201910983912 A CN 201910983912A CN 110808241 A CN110808241 A CN 110808241A
Authority
CN
China
Prior art keywords
upper substrate
substrate
lower substrate
hole
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910983912.8A
Other languages
English (en)
Other versions
CN110808241B (zh
Inventor
郑宏斌
王朋
孙磊磊
乜士举
王志坤
王占利
郝利涛
陈茂林
张红梅
黄从喜
杨志杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201910983912.8A priority Critical patent/CN110808241B/zh
Publication of CN110808241A publication Critical patent/CN110808241A/zh
Application granted granted Critical
Publication of CN110808241B publication Critical patent/CN110808241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供了一种抗干扰电路封装结构，属于数字电路设计领域，包括上基板，顶面设有顶层元器件，底面设有底层元器件；下基板设于上基板底部，中部留空；金属屏蔽盖罩设于顶层元器件上，且与上基板的顶面固接。该抗干扰电路封装结构对数字电路的空间屏蔽隔离和抗干扰具有非常显著的改善作用，且体积小，有利于电路封装结构的小型化设计和应用。本发明还提供一种抗干扰电路封装结构制造方法，包括步骤：制作上基板和下基板，下基板中部留空；使上基板和下基板固接并导电连接；分别安装顶层元器件和底层元器件；将金属屏蔽盖罩设于顶层元器件上，并固接于上基板顶面上。该制造方法操作过程简单，工艺兼容性强，有利于电路封装结构的制造成本。

Description

抗干扰电路封装结构及其制造方法
技术领域
本发明属于数字电路设计技术领域，更具体地说，是涉及一种抗干扰电路封装结构及制造该抗干扰电路封装结构的制造方法。
背景技术
随着微电子系统集成度越来越高，功能越来越复杂，对数字电路元器件数量和高密度布局也提出了更高的要求，需要在有限空间集成更多的数字电路元器件，而且还要考虑器件间的互相干扰和电磁屏蔽等问题，保证数字电路的高质量、高稳定工作。
数字电路之间干扰主要有时序信号串扰、电源串扰和控制信号串扰等，其中干扰的途径主要有空间干扰和电路干扰。一般情况下，电路上的干扰可以通过RC滤波或隔离电路等措施有效排除。
空间上的串扰，尤其是时序信号通过空间的串扰，非常容易导致器件间相互影响，使工作信号异常。目前，解决空间串扰的主要途径有在器件外周加载金属隔离墙或金属屏蔽罩。加载金属隔离墙是使金属墙壁放置在容易产生空间串扰的元器件之间，使其固定在电路基板上，再放置金属盖板，阻断信号在空间传输，但金属墙壁体积较大，需要安装固定，而且金属墙壁与电路基板的缝隙很难消除。加载金属屏蔽罩是在容易产生空间串扰的元器件的上方加盖金属材质的屏蔽罩，金属屏蔽罩的四周焊接在电路基板上，可以阻断信号通过空间传输，但金属屏蔽罩只能覆盖一个或几个器件，在电路基板上占用空间较大，利用率不高。
发明内容
本发明的目的在于提供一种抗干扰电路封装结构，以解决现有技术中存在的针对空间串扰设置的隔离屏蔽结构占用空间大，对电路设计的空间利用率较低的技术问题。
为实现上述目的，本发明采用的技术方案是：提供一种抗干扰电路封装结构，包括：
上基板，所述上基板顶面上设有顶层元器件，所述上基板底面上设有底层元器件；
下基板，设于所述上基板底部，所述下基板中部留空，所述留空与所述上基板的底面形成用于容纳所述底层元器件的容纳腔；
金属屏蔽盖，罩设于所述顶层元器件上，且与所述上基板的顶面固接。
作为本申请的另一个实施例，所述上基板外周侧壁上设有第一金属化过孔，所述上基板的顶面和底面上分别设有与所述第一金属化过孔导电连接的上基板互联焊盘；所述下基板外周侧壁上设有与所述第一金属化过孔对应的第二金属化过孔，所述下基板的顶面和底面上分别设有与所述第二金属化过孔导电连接的下基板互联焊盘；位于所述下基板的顶面上的所述下基板互联焊盘与位于所述上基板底面的所述上基板互联焊盘焊接。
作为本申请的另一个实施例，所述第一金属化过孔和所述第二金属化过孔均为金属半孔。
作为本申请的另一个实施例，所述上基板为多层印制电路基板，所述上基板内部设有上基板盲孔和与所述上基板盲孔导电连接的上基板内部导线，所述顶层元器件通过所述上基板盲孔和所述上基板内部导线形成的上基板内部导电结构与所述第一金属化过孔导电连接，所述底层元器件通过所述上基板盲孔和所述上基板内部导线形成的上基板内部导电结构与所述第一金属化过孔导电连接。
作为本申请的另一个实施例，所述下基板为多层印制电路基板。
作为本申请的另一个实施例，所述上基板的顶面上设有用于与所述金属屏蔽盖焊接的屏蔽盖焊盘，所述屏蔽盖焊盘呈环形，且环绕所述顶层元器件的设置区域设置。
作为本申请的另一个实施例，所述上基板上设有上基板接地通孔，所述屏蔽焊盘与所述上基板接地通孔导电连接；所述下基板上设有与所述上基板接地通孔对应并与所述上基板接地通孔导电连接的下基板接地通孔。
作为本申请的另一个实施例，所述上基板的顶面和底面上分别设有用于与所述上基板接地通孔导电连接的上基板接地焊盘，所述上基板接地焊盘还与所述屏蔽盖焊盘导电连接；所述下基板的顶面和底面上分别设有与所述下基板接地通孔导电连接的下基板接地焊盘，位于所述上基板底面的所述上基板接地焊盘与位于所述下基板顶面的所述下基板接地焊盘焊接。
作为本申请的另一个实施例，所述上基板的顶面上设有用于与所述顶层元器件焊接的顶层焊盘，所述上基板的底面上设有用于与所述底层元器件焊接的底层焊盘。
本发明提供的抗干扰电路封装结构的有益效果在于：与现有技术相比，本发明抗干扰电路封装结构，利用上基板和下基板的层叠放置形成了三维封装结构，配合下基板的留空结构，使得上基板与留空结构形成一个容纳腔，顶层元器件和底层元器件分别位于不同的空间内，改善元器件之间的屏蔽隔离效果，并且，在顶层元器件上罩设金属屏蔽盖，能够有效阻断元器件向空间辐射产生的干扰。本发明的抗干扰电路封装结构，对数字电路的空间屏蔽隔离和抗干扰具有非常显著的改善作用，能够有效解决数字电路空间串扰的问题，同时，屏蔽抗干扰的结构整体体积小，占用空间少，结构简单，增加了电路布局空间和器件布局密度，能够有效提高电路设计的空间利用率，有利于电路封装结构的小型化设计和应用。
本发明还提供一种抗干扰电路封装结构制造方法，用于制造上述的抗干扰电路封装结构，包括如下步骤：
分别制作所述上基板和所述下基板，在所述下基板中部留空；
使所述上基板和所述下基板固接，并使所述上基板和所述下基板导电连接；
将所述顶层元器件安装于所述上基板的顶面上，将所述底层元器件安装于位于所述容纳腔中的所述上基板的底面上；
将所述金属屏蔽盖罩设于所述顶层元器件上，并使所述金属屏蔽盖固接于所述上基板顶面上。
本发明提供的抗干扰电路封装结构制造方法的有益效果在于：与现有技术相比，本发明抗干扰电路封装结构制造方法，操作过程简单，对传统生产设备无需进行较大的改进即可进行生产，工艺兼容性强，有利于降低电路封装结构的制造成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例采用的上基板的俯视结构示意图；
图2为本发明实施例采用的上基板的仰视结构示意图；
图3为本发明实施例采用的上基板的主视结构示意图；
图4为图3的内部结构剖视图；
图5为本发明实施例采用的下基板的俯视结构示意图；
图6为本发明实施例采用的下基板的仰视结构示意图；
图7为本发明实施例采用的下基板的主视结构示意图；
图8为本发明实施例采用的上基板和下基板的装配结构主视图；
图9为图8的内部结构剖视图；
图10为本发明实施例采用的上基板和下基板的装配结构仰视图；
图11为本发明实施例采用的上基板、下基板、顶层元器件和底层元器件的装配结构主视图；
图12为图11的内部结构剖视图；
图13为本发明实施例提供的电路封装结构的主视结构示意图；
图14为图13的局部结构剖视图；
图15为本发明实施例提供的电路封装结构与电路基板的装配结构主视图；
图16为本发明实施例采用的抗干扰电路封装结构制造方法的流程图。
其中，图中各附图标记：
1-上基板；2-下基板；3-金属屏蔽盖；4-顶层元器件；5-底层元器件；6-容纳腔；7-第一金属化过孔；8-上基板互联焊盘；9-第二金属化过孔；10-下基板互联焊盘；11-上基板盲孔；12-上基板内部导线；13-屏蔽盖焊盘；14-上基板接地通孔；15-下基板接地通孔；16-上基板接地焊盘；17-下基板接地焊盘；18-顶层焊盘；19-底层焊盘；20-电路基板
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请一并参阅图1至图15，现对本发明提供的抗干扰电路封装结构进行说明。所述抗干扰电路封装结构，包括上基板1、下基板2和金属屏蔽盖3；上基板1顶面上设有顶层元器件4，上基板1底面上设有底层元器件5；下基板2设于上基板1底部，下基板2中部留空，留空与上基板1的底面形成用于容纳底层元器件5的容纳腔6；金属屏蔽盖3罩设于顶层元器件4上，且与上基板1的顶面固接。
本发明提供的抗干扰电路封装结构，与现有技术相比，利用上基板1和下基板2的层叠放置形成了三维封装结构，配合下基板2的留空结构，使得上基板1与留空结构形成一个容纳腔6，顶层元器件4和底层元器件5分别位于不同的空间内，改善元器件之间的屏蔽隔离效果，并且，在顶层元器件4上罩设金属屏蔽盖3，能够有效阻断元器件向空间辐射产生的干扰。本发明的抗干扰电路封装结构，对数字电路的空间屏蔽隔离和抗干扰具有非常显著的改善作用，能够有效解决数字电路空间串扰的问题，同时，屏蔽抗干扰的结构整体体积小，占用空间少，结构简单，增加了电路布局空间和器件布局密度，能够有效提高电路设计的空间利用率，有利于电路封装结构的小型化设计和应用。
请一并参阅图1至图15，作为本发明提供的抗干扰电路封装结构的一种具体实施方式，上基板1外周侧壁上设有第一金属化过孔7，上基板1的顶面和底面上分别设有与第一金属化过孔7导电连接的上基板互联焊盘8；下基板2外周侧壁上设有与第一金属化过孔7对应的第二金属化过孔9，下基板2的顶面和底面上分别设有与第二金属化过孔9导电连接的下基板互联焊盘10；位于下基板2的顶面上的下基板互联焊盘10与位于上基板1底面的上基板互联焊盘8焊接。下基板互联焊盘10与上基板互联焊盘8焊接后，第一金属化过孔7和第二金属化过孔9实现互联，能够实现信号的传输、信号的互联和接地屏蔽作用，进而实现三维的电路封装结构的上下互通。这种连接方式使得连接作业简单，信号传输及接地性能可靠，同时第一金属化过孔7和第二金属化过孔9使得信号传输通道在上基板1和下基板2上的分布更加紧凑，结构简单且占用空间小，有利于进一步提高封装结构的小型化设计。
请参阅图1至图3、图5至图8、图10、图11、图13至图15，作为本发明提供的抗干扰电路封装结构的一种具体实施方式，第一金属化过孔7和第二金属化过孔9均为金属半孔。
金属半孔是指一钻孔经孔化后再经过二钻、外形工艺，最终保留金属化孔的一半,简单的说就是板边金属化孔切一半，其占用面积小，方便焊接固定，能够满足多种功能需求。
参阅图4、图9及图12，作为本发明提供的抗干扰电路封装结构的一种具体实施方式，上基板1为多层印制电路基板，上基板1内部设有上基板盲孔11和与上基板盲孔11导电连接的上基板内部导线12，顶层元器件4通过上基板盲孔11和上基板内部导线12形成的上基板内部导电结构与第一金属化过孔7导电连接，底层元器件5通过上基板盲孔11和上基板内部导线12形成的上基板内部导电结构与第一金属化过孔7导电连接。上基板盲孔11与上基板内部导线12形成的上基板内部导电结构用于上基板1内部的信号传输，电学性能可靠，结构紧凑，使用稳定性好。
作为本发明提供的抗干扰电路封装结构的一种具体实施方式，为了使下基板2的结构更加紧凑，下基板2为多层印制电路基板。
请参阅图1，作为本发明提供的抗干扰电路封装结构的一种具体实施方式，为了方便金属屏蔽盖3的安装固定，上基板1的顶面上设有用于与金属屏蔽盖3焊接的屏蔽盖焊盘13，屏蔽盖焊盘13呈环形，且环绕顶层元器件4的设置区域设置。
具体地，当上基板1为矩形时，屏蔽盖焊盘13呈矩形框架式分布，充分利用上基板1上的空间，有利于使上基板1结构更加紧凑。
参阅图1、图2、图5、图6及图10，作为本发明提供的抗干扰电路封装结构的一种具体实施方式，上基板1上设有上基板接地通孔14，屏蔽焊盘13与上基板接地通孔14导电连接；下基板2上设有与上基板接地通孔14对应并与上基板接地通孔14导电连接的下基板接地通孔15。上基板接地通孔14与下基板接地通孔15导电连接后，能实现屏蔽焊盘13及金属屏蔽盖3的接地，进而能够保证封装结构整体的接地性能可靠。
请参阅图1、图2、图5、图6及图10，作为本发明提供的抗干扰电路封装结构的一种具体实施方式，上基板1的顶面和底面上分别设有用于与上基板接地通孔14导电连接的上基板接地焊盘16，上基板接地焊盘16还与屏蔽盖焊盘13导电连接；下基板2的顶面和底面上分别设有与下基板接地通孔15导电连接的下基板接地焊盘17，位于上基板1底面的上基板接地焊盘16与位于下基板2顶面的下基板接地焊盘17焊接。上基板接地焊盘16与下基板接地焊盘17焊接后就能实现上基板接地通孔14与下基板接地通孔15的互联，连接方式简单且可靠，占用空间小。
请参阅图1、图2及图10，作为本发明提供的抗干扰电路封装结构的一种具体实施方式，上基板1的顶面上设有用于与顶层元器件4焊接的顶层焊盘18，上基板1的底面上设有用于与底层元器件5焊接的底层焊盘19。顶层焊盘18用于实现顶层元器件4的装配固定，底层焊盘19用于实现底层元器件5的装配固定。
请参阅图16，本发明还提供一种抗干扰电路封装结构制造方法，所述抗干扰电路封装结构制造方法包括如下步骤：
分别制作上基板1和下基板2，在下基板2中部留空，给底层元器件5预留安装空间；
使上基板1和下基板2固接，并使上基板1和下基板2导电连接；
将顶层元器件4安装于上基板1的顶面上，将底层元器件5安装于位于容纳腔6中的上基板1的底面上；
将金属屏蔽盖3罩设于顶层元器件4上，并使金属屏蔽盖3固接于上基板1顶面上。
本发明提供的抗干扰电路封装结构制造方法，操作过程简单，对传统生产设备无需进行较大的改进即可进行生产，工艺兼容性强，有利于降低电路封装结构的制造成本。
作为本发明提供的抗干扰电路封装结构制造方法的一种具体实施方式，使上基板1和下基板2固接，并使上基板1和下基板2导电连接具体包括：
通过热压法使上基板1和下基板2固接；
在上基板1的侧壁上加工第一金属化过孔7，在下基板2侧壁上加工第二金属化过孔9，使位于下基板2的顶面上的下基板互联焊盘10与位于上基板1底面的上基板互联焊盘8焊接，实现第一金属化过孔7和第二金属化过孔9的导电连接，形成封装模块。信号可以通过上基板互联焊盘8传输到下基板2底面的下基板互联焊盘10，从而实现信号的传输、互联、接地等功能。
作为本发明提供的抗干扰电路封装结构制造方法的一种具体实施方式，使上基板1和下基板2固接，并使上基板1和下基板2导电连接还包括：
使位于上基板1底面的上基板接地焊盘16与位于下基板2顶面的下基板接地焊盘17焊接，实现上基板接地通孔14和下基板接地通孔15的导电连接。
作为本发明提供的抗干扰电路封装结构制造方法的一种具体实施方式，将顶层元器件4安装于上基板1的顶面上，将底层元器件5安装于位于容纳腔6中的上基板1的底面上具体包括：
通过再流焊将顶层元器件4焊接于顶层焊盘18上；
通过再流焊将底层元器件5焊接于底层焊盘19上。
工作时，顶层元器件4和底层元器件5通过上基板盲孔11和上基板内部导线12等实现信号的传输与互联，最后通过位于下基板2底面的下基板互联焊盘10与外部电路连接，底层元器件5在下基板2围合空间以内，可实现信号屏蔽效果。
作为本发明提供的抗干扰电路封装结构制造方法的一种具体实施方式，将金属屏蔽盖3罩设于顶层元器件4上，并使金属屏蔽盖3固接于上基板1顶面上具体包括：
将金属屏蔽盖3罩设于顶层元器件4上，并使金属屏蔽盖3焊接于屏蔽盖焊盘13上。
作为本发明提供的抗干扰电路封装结构制造方法的一种具体实施方式，使金属屏蔽盖3固接于上基板1顶面上之后还包括：
使位于下基板2底层的下基板互联焊盘10与电路基板20焊接；
使位于下基板2底层的下基板接地焊盘17与电路基板20焊接。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.抗干扰电路封装结构，其特征在于，包括：
上基板，所述上基板顶面上设有顶层元器件，所述上基板底面上设有底层元器件；
下基板，设于所述上基板底部，所述下基板中部留空，所述留空与所述上基板的底面形成用于容纳所述底层元器件的容纳腔；
金属屏蔽盖，罩设于所述顶层元器件上，且与所述上基板的顶面固接。
2.如权利要求1所述的抗干扰电路封装结构，其特征在于：所述上基板外周侧壁上设有第一金属化过孔，所述上基板的顶面和底面上分别设有与所述第一金属化过孔导电连接的上基板互联焊盘；所述下基板外周侧壁上设有与所述第一金属化过孔对应的第二金属化过孔，所述下基板的顶面和底面上分别设有与所述第二金属化过孔导电连接的下基板互联焊盘；位于所述下基板的顶面上的所述下基板互联焊盘与位于所述上基板底面的所述上基板互联焊盘焊接。
3.如权利要求2所述的抗干扰电路封装结构，其特征在于：所述第一金属化过孔和所述第二金属化过孔均为金属半孔。
4.如权利要求2所述的抗干扰电路封装结构，其特征在于：所述上基板为多层印制电路基板，所述上基板内部设有上基板盲孔和与所述上基板盲孔导电连接的上基板内部导线，所述顶层元器件通过所述上基板盲孔和所述上基板内部导线形成的上基板内部导电结构与所述第一金属化过孔导电连接，所述底层元器件通过所述上基板盲孔和所述上基板内部导线形成的上基板内部导电结构与所述第一金属化过孔导电连接。
5.如权利要求2所述的抗干扰电路封装结构，其特征在于：所述下基板为多层印制电路基板。
6.如权利要求1所述的抗干扰电路封装结构，其特征在于：所述上基板的顶面上设有用于与所述金属屏蔽盖焊接的屏蔽盖焊盘，所述屏蔽盖焊盘呈环形，且环绕所述顶层元器件的设置区域设置。
7.如权利要求6所述的抗干扰电路封装结构，其特征在于：所述上基板上设有上基板接地通孔，所述屏蔽焊盘与所述上基板接地通孔导电连接；所述下基板上设有与所述上基板接地通孔对应并与所述上基板接地通孔导电连接的下基板接地通孔。
8.如权利要求7所述的抗干扰电路封装结构，其特征在于：所述上基板的顶面和底面上分别设有用于与所述上基板接地通孔导电连接的上基板接地焊盘，所述上基板接地焊盘还与所述屏蔽盖焊盘导电连接；所述下基板的顶面和底面上分别设有与所述下基板接地通孔导电连接的下基板接地焊盘，位于所述上基板底面的所述上基板接地焊盘与位于所述下基板顶面的所述下基板接地焊盘焊接。
9.如权利要求1所述的抗干扰电路封装结构，其特征在于：所述上基板的顶面上设有用于与所述顶层元器件焊接的顶层焊盘，所述上基板的底面上设有用于与所述底层元器件焊接的底层焊盘。
10.抗干扰电路封装结构制造方法，用于制造如权利要求1-9中任意一项所述的抗干扰电路封装结构，其特征在于，包括如下步骤：
分别制作所述上基板和所述下基板，在所述下基板中部留空；
使所述上基板和所述下基板固接，并使所述上基板和所述下基板导电连接；
将所述顶层元器件安装于所述上基板的顶面上，将所述底层元器件安装于位于所述容纳腔中的所述上基板的底面上；
将所述金属屏蔽盖罩设于所述顶层元器件上，并使所述金属屏蔽盖固接于所述上基板顶面上。
CN201910983912.8A 2019-10-16 2019-10-16 抗干扰电路封装结构及其制造方法 Active CN110808241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910983912.8A CN110808241B (zh) 2019-10-16 2019-10-16 抗干扰电路封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910983912.8A CN110808241B (zh) 2019-10-16 2019-10-16 抗干扰电路封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN110808241A true CN110808241A (zh) 2020-02-18
CN110808241B CN110808241B (zh) 2021-10-15

Family

ID=69488525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910983912.8A Active CN110808241B (zh) 2019-10-16 2019-10-16 抗干扰电路封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN110808241B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594137A (zh) * 2021-07-26 2021-11-02 上海艾为电子技术股份有限公司 一种晶圆级封装结构及封装方法
CN114420578A (zh) * 2022-01-26 2022-04-29 西安电子科技大学 一种晶圆级可重构Chiplet集成结构的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651916A (zh) * 2009-09-01 2010-02-17 中国科学院声学研究所 一种基板内嵌式麦克风封装结构
CN105472863A (zh) * 2014-09-25 2016-04-06 京瓷电路科技株式会社 复合布线基板及其安装构造体
CN206976318U (zh) * 2014-11-21 2018-02-06 株式会社村田制作所 模块

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651916A (zh) * 2009-09-01 2010-02-17 中国科学院声学研究所 一种基板内嵌式麦克风封装结构
CN105472863A (zh) * 2014-09-25 2016-04-06 京瓷电路科技株式会社 复合布线基板及其安装构造体
CN206976318U (zh) * 2014-11-21 2018-02-06 株式会社村田制作所 模块

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594137A (zh) * 2021-07-26 2021-11-02 上海艾为电子技术股份有限公司 一种晶圆级封装结构及封装方法
CN114420578A (zh) * 2022-01-26 2022-04-29 西安电子科技大学 一种晶圆级可重构Chiplet集成结构的制备方法
CN114420578B (zh) * 2022-01-26 2024-07-26 西安电子科技大学 一种晶圆级可重构Chiplet集成结构的制备方法

Also Published As

Publication number Publication date
CN110808241B (zh) 2021-10-15

Similar Documents

Publication Publication Date Title
TWI659503B (zh) 微電子裝置
US20040022038A1 (en) Electronic package with back side, cavity mounted capacitors and method of fabrication therefor
US20060118931A1 (en) Assembly structure and method for embedded passive device
CN110808241B (zh) 抗干扰电路封装结构及其制造方法
KR100835061B1 (ko) 반도체 칩 패키지
JP2003318311A (ja) 半導体装置及びその製造方法
JP2002100698A (ja) 半導体装置用パッケージおよび半導体装置
CN110364496A (zh) 一种芯片封装结构及其封装方法
WO2019227956A1 (zh) 一种无线传输模组及制造方法
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
CN114566479A (zh) 一种封装模组、其制备方法、基站及电子设备
US6430059B1 (en) Integrated circuit package substrate integrating with decoupling capacitor
WO2023165426A1 (zh) 集成电路组件和电子设备
CN111987088B (zh) 集成天线和射频前端的有机基板埋入封装结构
CN110808237A (zh) 小型化抗干扰电路封装结构及其制造方法
CN115274632A (zh) 一种多通道收发处理一体化高密度内凸点sip装置
CN110364490A (zh) 一种芯片封装结构及其封装方法
CN211404501U (zh) 三维立体混合集成电路封装结构
US20060186523A1 (en) Chip-type micro-connector and method of packaging the same
CN218385218U (zh) 一种芯片封装外壳
CN114497008A (zh) 一种封装模块、封装模块的制造方法及电子设备
CN221008933U (zh) 短报文通信芯片模组和通信终端
JP3243746U (ja) チップパッケージユニット及びそれを積層して形成されるパッケージ構造
CN209947823U (zh) 芯片封装结构
CN115332230A (zh) 封装sip模组及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant