CN115332190A - 芯片封装结构及其形成方法 - Google Patents

芯片封装结构及其形成方法 Download PDF

Info

Publication number
CN115332190A
CN115332190A CN202210670345.2A CN202210670345A CN115332190A CN 115332190 A CN115332190 A CN 115332190A CN 202210670345 A CN202210670345 A CN 202210670345A CN 115332190 A CN115332190 A CN 115332190A
Authority
CN
China
Prior art keywords
layer
semiconductor die
thermal expansion
material layer
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210670345.2A
Other languages
English (en)
Inventor
汪金华
李光君
叶书伸
李宗彦
林柏尧
郑心圃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115332190A publication Critical patent/CN115332190A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors

Abstract

一种芯片封装结构及其形成方法。所述芯片封装结构包括接合在一中介层基板之上的一半导体裸片。所述芯片封装结构也包括一翘曲释放层结构。翘曲释放层结构包括一有机材料层以及一上覆的高热膨胀系数材料层，所述高热膨胀系数材料层具有基本上等于或大于9ppm/℃的热膨胀系数。有机材料层与半导体裸片的上表面直接接触，上覆的高热膨胀系数材料层覆盖半导体裸片的上表面。

Description

芯片封装结构及其形成方法
技术领域
本发明实施例涉及一种半导体制造技术，尤其涉及一种具有翘曲释放层结构(warpage release layer structure)的芯片封装结构及其形成方法。
背景技术
半导体装置和集成电路通常在单个半导体晶片上制造。晶片的半导体裸片可以在晶片级(wafer level)与其他半导体装置或裸片一起加工或封装，已经开发了用于晶片级封装的各种技术。
在集成电路的封装中，半导体裸片可以堆叠并接合到其他封装部件(例如，中介层基板和封装基板)。然而，由于半导体裸片的特征尺寸不断减小，用于承载半导体裸片的封装部件(例如，中介层基板)的特征尺寸也减小。因此，形成可靠的芯片封装是一项挑战。
发明内容
本公开一些实施例提供一种芯片封装结构，包括一中介层基板、一第一半导体裸片以及一翘曲释放层结构。第一半导体裸片接合在中介层基板之上。翘曲释放层结构包括一第一有机材料层以及一第一高热膨胀系数(coefficient of thermal expansion，CTE)材料层。第一有机材料层与第一半导体裸片的上表面直接接触。第一高热膨胀系数材料层的热膨胀系数基本上等于或大于9ppm/℃，且第一高热膨胀系数材料层形成在第一有机材料层之上并覆盖第一半导体裸片的上表面。
本公开一些实施例提供一种芯片封装结构，包括一中介层基板、一模制化合物(molding compound)层、一第一半导体裸片、一第二半导体裸片以及一翘曲释放层结构。模制化合物层形成在中介层基板之上。第一和第二半导体裸片接合在中介层基板之上且被模制化合物层围绕。翘曲释放层结构包括一第一聚酰亚胺层、一第一金属层以及一第二金属层。第一聚酰亚胺层与第一和第二半导体裸片的上表面直接接触。第一和第二金属层形成在第一聚酰亚胺层之上且彼此分离，以分别地覆盖第一半导体裸片的上表面和第二半导体裸片的上表面。
本公开一些实施例提供一种形成芯片封装结构的方法，包括：在一中介层基板之上安装一第一半导体裸片和一第二半导体裸片；在中介层基板之上形成一密封层以围绕第一和第二半导体裸片；形成与第一和第二半导体裸片及密封层的上表面直接接触的一第一有机材料层；以及在第一有机材料层之上形成一第一金属层和一第二金属层，其中第一和第二金属层彼此分离以分别地覆盖第一半导体裸片的上表面和第二半导体裸片的上表面。
附图说明
根据以下的详细说明并配合所附附图做完整公开。应被强调的是，根据本产业的一般作业，图示并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。
图1A至图1H是根据一些实施例的用于形成一芯片封装结构的方法的各个阶段的剖视图。
图1H-1是根据一些实施例的一芯片封装结构的剖视图。
图1H-2是根据一些实施例的一芯片封装结构的剖视图。
图2A至图2E是根据一些实施例的用于形成一芯片封装结构的方法的各个阶段的剖视图。
图2E-1是根据一些实施例的一芯片封装结构的剖视图。
图2E-2是根据一些实施例的一芯片封装结构的剖视图。
图3A至图3E是根据一些实施例的用于形成一芯片封装结构的方法的各个阶段的剖视图。
图3E-1是根据一些实施例的一芯片封装结构的剖视图。
图3E-2是根据一些实施例的一芯片封装结构的剖视图。
图4是根据一些实施例的图2D中所示的翘曲释放层结构的一部分的平面图。
图5是根据一些实施例的图2D中所示的翘曲释放层结构的一部分的平面图。
图6是根据一些实施例的图3E中所示的翘曲释放层结构的一部分的平面图。
图7是根据一些实施例的图3E中所示的翘曲释放层结构的一部分的平面图。
附图标记如下：
10,10a,10b,20,20a,20b,30,30a,30b:芯片封装结构
100,100’,100”,100-1,100-2:半导体裸片/半导体芯片
100a:前表面/有源表面
100b,100b’,100b”:后表面/非有源表面
100S:半导体基板
102:导电垫
103:导电柱
104:钝化层
105:电连接件
106:凸块结构
112:基底层
113:重分布层结构
116:中介层基板
118:钝化层
120:第二材料层
122:第一材料层
130a,130b:有机材料层
131:开口
132a,132b:高热膨胀系数材料层
133:开口
134a,134b:有机材料层
135:图案化的光刻胶层
136:电连接件
140:图案化的光刻胶层
142:柱
200:载体基板
1000:半导体晶片
1100:载体
具体实施方式
以下的公开内容提供许多不同的实施例或范例以实施本案的不同特征。以下描述具体的构件及其排列方式的实施例以阐述本公开。当然，这些实施例仅作为范例，而不该以此限定本公开的范围。例如，在说明书中叙述了一第一特征形成于一第二特征之上或上方，其可能包含第一特征与第二特征是直接接触的实施例，亦可能包含了有附加特征形成于第一特征与第二特征之间，而使得第一特征与第二特征可能未直接接触的实施例。另外，在本公开不同范例中可能使用重复的参考符号及/或标记，此重复系为了简化与清晰的目的，并非用以限定所讨论的各个实施例及/或结构之间有特定的关系。
再者，空间相关用语，例如“在…下方”、“下方”、“较低的”、“在…上方”、“较高的”及类似的用语，是为了便于描述附图中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中示出的方位外，这些空间相关用语意欲包含使用中或操作中的装置的不同方位。设备可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。
说明书中的用语“基本上(substantially)”，例如“基本上平坦”或“基本上共平面”等为本领域技术人员所能理解的。在一些实施例中，形容词“基本上”可以被去除。在适用的情况下，用语“基本上”也可包括“全部(entirely)”、“完全(completely)”、“所有(all)”等的实施例。在适用的情况下，用语“基本上”也可涉及90％或更高，例如95％或更高，特别是99％或更高，包括100％。此外，例如“基本上平行”或“基本上垂直”之类的用语应被解释成不排除相较于特定布置的微小偏差，且例如可包括高达10°的偏差。用语“基本上”不排除“完全”，例如“基本上不含(substantially free)”Y的组合物可以是完全不含Y。
与特定距离或尺寸结合使用的用语，例如“约”，应被解释成不排除相较于特定距离或尺寸的微小偏差，且例如可包括高达10％的偏差。用于数值x的用语“约”可能表示x±5或10％。
以下描述本公开的一些实施例。图1A至图1H是根据一些实施例的用于形成一芯片封装结构10的工艺的各个阶段的剖视图。可以在图1A至图1H中所描述的阶段之前、期间及/或之后提供额外的操作。对于不同的实施例，可以替换或消除所描述的一些阶段。可以将额外的特征添加到半导体装置结构中。对于不同的实施例，下面描述的一些特征可以被替换或消除。尽管讨论了一些实施例具有以特定顺序执行的操作，但这些操作可以以另一种逻辑顺序来执行。
如图1A所示，提供一半导体晶片1000。半导体晶片1000包括多个半导体芯片(当被锯开时也称为半导体裸片)。为了简化附图，仅描绘出两个相邻的半导体芯片/裸片100-1和100-2。在一些实施例中，半导体芯片/裸片100-1或100-2为结构提供逻辑功能。举例而言，半导体芯片/裸片100-1和100-2中的每一者是一逻辑裸片(例如，中央处理单元(centralprocessing unit，CPU)裸片、图形处理单元(graphic processing unit，GPU)裸片、移动应用(mobile application)裸片、微控制单元(micro control unit，MCU)裸片、应用处理器(application processor，AP)裸片)或一存储器裸片(例如，高频宽存储器(highbandwidth memory，HBM)裸片或静态随机存取存储器(static random access memory，SRAM)裸片)，尽管任何合适的半导体芯片/裸片都可以被利用。在一些其他实施例中，半导体芯片/裸片100-1和100-2中的每一者是一系统单芯片(system-on-chip，SoC)裸片(其包括多种功能)。
半导体晶片1000(及其中的半导体裸片100-1和100-2)可以包括一半导体基板100S。半导体基板100S可以包括掺杂或未掺杂的块状硅(bulk silicon)、或绝缘体上覆硅(silicon-on-insulator，SOI)基板的有源层。一般而言，SOI基板包括一层半导体材料，例如硅、锗、硅锗、或其组合。半导体基板100S可以包括集成电路装置(未显示)及互连结构(未显示)。集成电路装置可以包括有源装置(例如，晶体管)。可以使用任何合适的方法在半导体基板100S内或半导体基板100S上形成有源装置。在一些实施例中，互连结构形成在半导体基板100S和有源装置之上，并设计为连接各种有源装置以形成功能性电路。在一些实施例中，互连结构由电介质和导电材料的交替层形成，并可以通过任何合适的工艺(例如，沉积、镶嵌、双镶嵌等)形成。介电层可以包括低介电常数(low-k)介电层，例如，具有低于约3.0的介电常数(k)值。
在一些实施例中，导电垫102形成在半导体基板100S的前表面100a(也称为有源表面)，并通过互连结构(未显示)电耦接到集成电路装置(未显示)。在一些实施例中，导电垫102是接合垫(bonding pads)。导电垫102可由例如铝、铜、镍、金、其组合等的金属制成。导电垫102可以使用例如溅镀的沉积工艺形成一层材料，然后可以通过合适的工艺(例如，光刻和蚀刻)对该材料层进行图案化以形成接触垫。
在一些实施例中，导电柱103，例如铜柱、铜合金柱或其他合适的金属柱，形成在导电垫102上。导电柱103形成在导电垫102上。举例而言，可以通过首先放置一光刻胶，并将光刻胶图案化为导电柱的所需图案，然后使用电镀工艺来形成与导电垫102连接的导电材料(例如，铜)以形成导电柱103。然而，任何合适的方法都可以被利用。
在一些实施例中，形成一钝化层104以覆盖半导体基板100S的有源表面100a及导电垫102的部分。钝化层104的材料可以选自阻焊剂、聚合物例如聚酰亚胺(polyimide，PI)、聚苯并恶唑(polybenzoxazole，PBO)、苯并环丁烯(benzocyclobutene，BCB)、模制化合物(molding compound)等。或者，钝化层104的材料可以选自氧化硅、氮氧化硅、氮化硅、碳化硅、另一种合适的材料、或其组合。
在一些实施例中，导电柱103突出于钝化层104之外。在一些其他实施例中，导电柱103内埋在钝化层104中。
在一些实施例中，在形成导电柱103之后，电连接件105(例如，微凸块)对应地接合在半导体晶片1000的导电柱103上。举例而言，电连接件105可以是焊球，并使用一植球头(未显示)形成在导电柱103上。电连接件105可以由例如锡、银、无铅锡或铜的材料制成。导电柱103及上覆的电连接件105形成一凸块结构106，其用作半导体裸片100与外部电路(未显示)之间的电连接。
根据一些实施例，如图1B所示，在形成凸块结构106之后，形成多个单体化的(singulated)半导体裸片100。如图1B所示，根据一些实施例，半导体晶片1000被翻转以将凸块结构106附接到一载体1100上。载体1100可以包括一胶带层，其用作一临时载体胶带并且容易与凸块结构106分离。
之后，半导体晶片1000的后表面100b(也称为非有源表面)通过锯切工艺、蚀刻工艺或其组合沿着半导体晶片1000的划线(未显示)切割。例如，半导体晶片1000的后表面100b可以通过使用一或多个刀片的锯切工艺来切割。
根据一些实施例，如图1C所示，在切割半导体晶片1000以形成单体化的半导体裸片100-1和100-2之后，提供形成在一载体基板200之上的一中介层基板116并与半导体裸片100-1和100-2的互连结构接合。在一些实施例中，提供一载体基板200，其上涂布有剥离(de-bonding)层(未显示)。载体基板200可以是玻璃载体基板、陶瓷载体基板或任何适合承载半导体晶片以用于芯片封装结构的制造方法的载体基板。剥离层可以包括光热转换(light-to-heat conversion，LTHC)层或粘合剂层(例如，紫外线固化粘合剂或热固化粘合剂层)。剥离层可以在光热下分解，以在后续步骤中从上覆的结构(例如，中介层基板116)去除载体基板200。
在一些实施例中，中介层基板116包括一重分布层(redistribution layer，RDL)结构113，其形成在一基底层112中并被一钝化层118覆盖，钝化层118通过剥离层附接到载体基板200上。
重分布层结构113可用作一扇出重分布层结构以用于路由(routing)。更具体地，重分布层结构113包括内埋在一或多个介电层(形成基底层112)内的一或多个导电层(例如，两个或三个导电层)。重分布层结构113不仅为信号提供导电路由，而且还可以提供例如集成电感器或电容器之类的结构。在一些实施例中，介电层包括有机材料，例如聚苯并恶唑(PBO)、聚酰亚胺(PI)、一或多种其他合适的聚合物材料、或其组合。在这些情况下，中介层基板116也被称为有机基板或有机中介层。介电层可以通过例如旋转涂布工艺形成，尽管任何合适的方法都可以被使用。在形成第一个介电层之后，可以制作穿过第一介电层的开口(未显示)。
一旦已经形成并图案化第一介电层，第一个导电层(例如铜)形成在第一介电层之上并穿过形成在第一介电层内的开口。在一些实施例中，第一导电层使用合适的形成工艺来形成，例如电镀、化学气相沉积(chemical vapor deposition，CVD)或溅镀。然而，虽然所讨论的材料和方法适用于形成导电层，但该材料仅是示例性的。任何其他合适的材料，例如铝、钨、镍、钛、金、铂、银、另一种合适的材料或其组合，以及任何其他合适的形成工艺，例如化学气相沉积或物理气相沉积(physical vapor deposition，PVD)，都可以用于形成导电层。
一旦已经形成第一导电层，第二介电层和第二导电层可以通过重复与第一介电层和第一导电层的步骤类似的步骤来形成。可以根据需要重复这些步骤以在导电层之间形成电连接。在一些实施例中，可以继续导电层和介电层的沉积及图案化，直到重分布层结构113具有所需数量的导电层。
钝化层118可以是单层或多层结构。在一些实施例中，钝化层118是单层并且具有暴露重分布层结构113的一些导电层的开口。接合垫(未显示)可以形成在暴露的重分布层结构113之上。钝化层118由介电材料制成，并为后续接合工艺中产生的接合应力提供应力缓解。例如，钝化层118可以由聚合物材料制成，例如聚酰亚胺、聚苯并恶唑、苯并环丁烯等、或其组合。替代地或附加地，钝化层118可以包括氧化硅、氮氧化硅、氮化硅、碳化硅、其他合适的材料、或其组合。
可以使用多个沉积、涂布及/或蚀刻工艺来形成包括重分布层结构113、基底层112及钝化层118的中介层基板116。在一些实施例中，在形成中介层基板116的过程中执行一或多个热处理工艺。例如，钝化层118的部分可以由使用涉及热操作的工艺形成的聚合物材料制成。
在提供中介层基板116之后，使用例如取放工具(未显示)将至少两个半导体裸片100-1和100-2从载体1100移除并放置在重分布层结构113之上，然后半导体裸片100-1和100-2的凸块结构106安装在中介层基板116之上。
举例来说，两个同质(homogeneous)半导体裸片100-1和100-2可以通过相应的凸块结构106安装在中介层基板116之上。举例而言，半导体裸片100-1和半导体裸片100-2都是逻辑裸片或系统单芯片(SoC)裸片。在放置半导体裸片100-1和半导体裸片100-2之前，可选的凸块下金属化(under bump metallization，UBM)层(未显示)和上覆的焊料凸块结构(未显示)可以对应地形成在凸块结构106下方和中介层基板116上。在一些实施例中，半导体裸片100-1和半导体裸片100-2以并排方式布置。
根据一些实施例，在半导体裸片100-1和半导体裸片100-2接合到中介层基板116上之后，一密封层(也称为封装层)形成在中介层基板116之上以覆盖半导体裸片100-1和半导体裸片100-2，如图1D所示。更具体地，如图1D所示，密封层包括一第一材料层122及一第二材料层120。密封层的第一材料层122围绕半导体裸片100-1和半导体裸片100-2的侧壁，并覆盖半导体裸片100-1和半导体裸片100-2的上表面(即，半导体裸片100-1和半导体裸片100-2的后表面100b(或非有源表面))。第二材料层120在半导体裸片100-1和半导体裸片100-2的相对侧壁之间、中介层基板116与半导体裸片100-1之间及中介层基板116与半导体裸片100-2之间延伸。
在一些实施例中，第一材料层122由不同于第二材料层120的材料制成。更具体地，第一材料层122由模制化合物材料制成。在这些情况下，第一材料层122被称为模制化合物层。在一些实施例中，第二材料层120由底部填充(underfill)材料制成。在这些情况下，第二材料层120被称为底部填充材料层。
底部填充材料层(例如，第二材料层120)用于保护和支撑半导体裸片免受操作和环境的退化，例如操作期间产生的热量引起的应力。底部填充材料可以由环氧基树脂或其他保护材料制成。在一些实施例中，底部填充材料层的形成包括注入工艺、点胶(dispensing)工艺、薄膜层压工艺、一或多种其他适用的工艺、或其组合。在一些实施例中，然后使用热固化工艺来固化底部填充材料层。
在一些实施例中，在形成第二材料层120之后，形成模制化合物材料层(例如，第一材料层122)以密封第二材料层120、半导体裸片100-1及半导体裸片100-2，使得未被底部填充材料层覆盖的半导体裸片100-1和半导体裸片100-2的侧壁被第一材料层122覆盖。
在一些实施例中，绝缘层的第一材料层122包括模制化合物。例如在中介层基板116、半导体裸片100-1及半导体裸片100-2之上施加液态的模制化合物材料。之后，应用热处理工艺来硬化液态的模制化合物材料。
根据一些实施例，然后回蚀硬化的模制化合物材料层以暴露第二材料层120(例如，底部填充材料层)、半导体裸片100-1及半导体裸片100-2的上表面，如图1E所示。例如，可使用平坦化工艺来使硬化的模制化合物材料层(例如，第一材料层122)减薄。平坦化工艺可以包括研磨工艺、化学机械抛光(chemical mechanical polishing，CMP)工艺、蚀刻工艺、另一种适用的工艺、或其组合。结果，第一材料层122、第二材料层120、半导体裸片100-1及半导体裸片100-2的上表面基本上彼此齐平。
根据一些实施例，在平坦化工艺之后，在图1E所示的结构之上形成一翘曲释放层结构(warpage release layer structure)以用于减少翘曲，如图1F至图1G所示。在一些实施例中，翘曲释放层结构的形成包括形成一有机材料(未显示)以覆盖图1E所示的结构。结果，有机材料与第一材料层122、第二材料层120、半导体裸片100-1及半导体裸片100-2的上表面直接接触。
之后，图案化有机材料以形成与半导体裸片100-1的后/非有源表面100b直接接触的一有机材料层130a及与半导体裸片100-2的后/非有源表面100b直接接触的一有机材料层130b。有机材料层130a和130b暴露第二材料层120的整个上表面，并分别覆盖半导体裸片100-1和半导体裸片100-2的整个上表面。
在一些实施例中，有机材料层130a和130b的厚度在约2.5微米至约5微米的范围内，并由聚合物材料或含聚合物的层制成，例如聚酰亚胺、聚苯并恶唑、苯并环丁烯等。有机材料层可以包括或由聚酰亚胺(PI)制成，通过合适的沉积工艺(例如，旋转涂布、化学气相沉积或等离子体辅助化学气相沉积(plasma-enhanced CVD，PECVD)工艺)形成，并通过光刻工艺图案化。因此，有机材料层130a和130b也称为聚酰亚胺层。
根据一些实施例，在形成有机材料层130a和130b之后，翘曲释放层结构的形成还包括分别在有机材料层130a和有机材料层130b之上形成一高热膨胀系数(coefficient ofthermal expansion，CTE)材料层132a和一高热膨胀系数材料层132b，如图1G所示。在一些实施例中，高热膨胀系数材料层132a和132b彼此分离并分别对应于半导体裸片100-1和100-2。如此一来，高热膨胀系数材料层132a和132b分别覆盖半导体裸片100-1和100-2的上表面。
在一些实施例中，高热膨胀系数材料层132a(也称为高热膨胀系数材料板)具有与半导体裸片100-1的平面形状相同的平面形状，使得高热膨胀系数材料层132a的边缘与半导体裸片100-1的对应边缘基本上对齐。类似地，高热膨胀系数材料层132b(也称为高热膨胀系数材料板)具有与半导体裸片100-2的平面形状相同的平面形状，使得高热膨胀系数材料层132b的边缘与半导体裸片100-2的对应边缘基本上对齐。
在一些实施例中，高热膨胀系数材料层132a和132b具有基本上大于9ppm/℃的热膨胀系数(CTE)，并由金属材料制成或包括金属材料。金属材料可以包括铜(Cu)、金(Au)、铝(Al)、钴(Co)、钨(W)或其合金，并通过电镀工艺、化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺、溅镀工艺或其他适用的工艺形成。举例而言，通过光刻工艺在有机材料层130a和130b以及第二材料层120之上形成一图案化的光刻胶层(未显示)，例如干膜。图案化的光刻胶层具有直接在半导体裸片100-1和100-2上方的开口以暴露有机材料层130a和130b的部分。之后，进行电镀工艺以在图案化的光刻胶层的每一开口中形成金属材料层(例如铜层)。然后去除图案化的光刻胶层以形成包括金属材料的高热膨胀系数材料层132a和132b。因此，高热膨胀系数材料层132a和132b也称为金属层。
包括有机材料层130a和130b以及高热膨胀系数材料层132a和132b的翘曲释放层结构可用于防止或减轻随后形成的芯片封装结构的翘曲。结果，提高了芯片封装结构的性能和品质。
根据一些实施例，在形成翘曲释放层结构之后，移除载体基板200，并在中介层基板116的钝化层118中形成电连接件136(例如，受控塌陷芯片连接(controlled collapsechip connection，C4)凸块)以形成一芯片封装结构10，如图1H所示。更具体地，可将图1G所示的翘曲释放层结构附接到由一框架(未显示)支撑的胶带。随后，载体基板200被剥离，以将中介层基板116及上覆的结构与载体基板200分离。在一些实施例中，剥离工艺包括将例如激光或紫外光之类的光投射到载体基板200上的剥离层(例如，光热转换(LTHC)层)上，使得载体基板200可容易被移除。在一些实施例中，剥离层被进一步去除或剥落。
在去除载体基板200之后，电连接件136可以是焊球，并通过使用植球头(未显示)形成在暴露重分布层结构113的暴露的接合垫(未显示)的钝化层118的开口中。如此一来，便形成一芯片封装结构10，如图1H所示。
在一些实施例中，电连接件136的尺寸大于电连接件105的尺寸。电连接件136可以由例如锡、银、无铅锡或铜的材料制成。电连接件136用作中介层基板116与外部电路(未显示)之间的电连接。可选的凸块下金属化(UBM)层(未显示)可以对应地形成在重分布层结构113的接合垫与电连接件136之间。
需要说明的是，虽然芯片封装结构10中形成有两个半导体裸片100-1和100-2，但半导体裸片的数量是根据设计需要而定的，并不限于图1H所示的实施例。在一些实施例中，芯片封装结构10中设置有两个以上的半导体裸片，且每个半导体裸片分别被一相应的高热膨胀系数材料层覆盖。
根据一些实施例，在形成芯片封装结构10之后，在室温下对电连接件136进行助焊剂浸渍工艺，以形成覆盖各个电连接件136的助焊剂层。之后，在高温下对电连接件136进行倒装芯片接合(flip chip bonding，FCB)工艺，以将芯片封装结构10接合到一用于连接外部电路(未显示)的封装基板(未显示)。
在助焊剂浸渍工艺和随后的倒装芯片接合工艺期间，由于半导体裸片100-1和100-2与中介层基板116之间的热膨胀系数不匹配(CTE mismatch)，可能会发生芯片封装结构10的翘曲。然而，其中具有高热膨胀系数材料的翘曲释放层结构可以补偿半导体裸片与中介层基板之间的热膨胀系数差异。如此一来，可有效地控制或减少芯片封装结构10的翘曲。因此，可以解决或减轻助焊剂浸渍工艺之后的不均匀助焊剂(或无助焊剂)问题，从而增加助焊剂浸渍工艺窗口(window)。此外，可以解决或减轻倒装芯片接合工艺之后的冷接(cold joint)和桥接(bridge)问题，从而提高倒装芯片接合工艺之后的装置良率。
可以对本公开的实施例进行许多变化及/或修改。举例而言，在图1H所示的芯片封装结构10中，高热膨胀系数材料层132a的边缘与半导体裸片100-1的对应边缘基本上对齐，且高热膨胀系数材料层132b的边缘与半导体裸片100-2的对应边缘基本上对齐。然而，本公开的实施例不限于此。图1H-1显示根据一些实施例的一芯片封装结构10a的剖视图。图1H-1所示的芯片封装结构10a类似于图1H所示的芯片封装结构10。在一些实施例中，图1A至图1H所示的芯片封装结构10的材料、形成方法及/或好处也可以应用在图1H-1所示的实施例中，因此不再重复。与图1H所示的芯片封装结构10不同的是，图1H-1所示的芯片封装结构10a中的高热膨胀系数材料层132a和132b的边缘未分别与半导体裸片100-1和100-2的对应边缘对齐。更具体地，高热膨胀系数材料层132a的边缘与有机材料层130a的对应边缘基本上对齐。此外，高热膨胀系数材料层132b的边缘与有机材料层130b的对应边缘基本上对齐。
可以对本公开的实施例进行许多变化及/或修改。举例而言，图1H所示的芯片封装结构10采用包括底部填充材料层的密封层，但本公开的实施例不限于此。图1H-2显示根据一些实施例的一芯片封装结构10b的剖视图。图1H-2所示的芯片封装结构10b类似于图1H所示的芯片封装结构10。在一些实施例中，图1A至图1H所示的芯片封装结构10的材料、形成方法及/或好处也可以应用在图1H-2所示的实施例中，因此不再重复。与图1H所示的芯片封装结构10不同的是，图1H-2所示的芯片封装结构10b中的密封层包括同质或单一材料。更具体地，第一材料层122由与第二材料层120的模制化合物相同的模制化合物制成。
可以对本公开的实施例进行许多变化及/或修改。举例而言，图1H所示的芯片封装结构10包括两个同质半导体裸片(例如，半导体裸片100-1和半导体裸片100-2)，但本公开的实施例不限于此。图2A至图2E示出根据一些实施例的用于形成具有至少两个异质(heterogeneous)半导体裸片的一芯片封装结构20的方法的各个阶段的剖视图。在一些实施例中，图1A至图1H所示的芯片封装结构10的材料、形成方法及/或好处也可以应用在图2A至图2E所示的实施例中，因此不再重复。
可以在图2A至图2E所描述的阶段之前、期间及/或之后提供额外的操作。对于不同的实施例，可以替换或消除所描述的一些阶段。可以将额外的特征添加到半导体装置结构中。对于不同的实施例，下面描述的一些特征可以被替换或消除。尽管讨论了一些实施例具有以特定顺序执行的操作，但这些操作可以以另一种逻辑顺序来执行。
根据一些实施例，提供类似于图1E所示结构的一结构，如图2A所示。与图1E所示的结构不同的是，根据一些实施例，此结构包括并排布置的两个异质半导体裸片100和100’。举例而言，半导体裸片100是一逻辑裸片(例如，中央处理单元(CPU)裸片、图形处理单元(GPU)裸片、微控制单元(MCU)裸片、应用处理器(AP)裸片)或一系统单芯片(SoC)裸片。半导体裸片100’是一存储器裸片或与半导体裸片100不同类型的裸片，具有比半导体裸片100的热膨胀系数大的热膨胀系数。半导体裸片100的后/非有源表面100b和半导体裸片100’的后/非有源表面100b’从包括第一材料层122和第二材料层120的密封层暴露出来。
根据一些实施例，之后在图2A所示的结构之上形成一翘曲释放层结构，如图2B至图2D所示。在图2B中，首先形成有机材料层130a和130b。更具体地，有机材料层130a与半导体裸片100的后/非有源表面100b直接接触，且有机材料层130b与半导体裸片100’的后/非有源表面100b’直接接触。
与图1F所示的有机材料层130b不同的是，有机材料层130b还包括开口131，其暴露半导体裸片100’的后/非有源表面100b’的部分并可以布置成阵列。例如，有机材料层130a和130b由聚合物材料或含聚合物的层制成，通过合适的沉积工艺(例如，旋转涂布)形成，并通过光刻工艺图案化，如上所述。
根据一些实施例，之后，翘曲释放层结构的形成还包括分别在有机材料层130a和130b之上形成高热膨胀系数材料层132a和132b，如图2C所示。在一些实施例中，高热膨胀系数材料层132a和132b彼此分离并分别对应于半导体裸片100和100’。如此一来，高热膨胀系数材料层132a和132b分别覆盖半导体裸片100和100’的上表面。
在一些实施例中，高热膨胀系数材料层132a具有与半导体裸片100的平面形状相同的平面形状，使得高热膨胀系数材料层132a的边缘与半导体裸片100的对应边缘基本上对齐。类似地，高热膨胀系数材料层132b具有与半导体裸片100’的平面形状相同的平面形状，使得高热膨胀系数材料层132b的边缘与半导体裸片100’的对应边缘基本上对齐。
作为示例，通过光刻工艺在有机材料层130a和130b以及第二材料层120之上形成一图案化的光刻胶层135(例如干膜)并填充开口131(未显示且如图2B中所示)。图案化的光刻胶层135具有直接在半导体裸片100和100’上方的开口以暴露有机材料层130a和130b的将形成高热膨胀系数材料层132a和132b的部分。之后，进行电镀工艺以在图案化的光刻胶层135的每一开口中形成金属材料层(例如铜层)。结果，形成包括金属材料的高热膨胀系数材料层132a和132b。根据一些实施例，之后，从图2C所示的结构去除图案化的光刻胶层135，以留下包括金属材料的高热膨胀系数材料层132a和132b，并在高热膨胀系数材料层132b中形成开口133，如图2D所示。
与图1G所示的高热膨胀系数材料层132b不同的是，在去除图案化的光刻胶层135之后，形成的高热膨胀系数材料层132b的开口133对应地暴露开口131。开口131和上述开口133形成对应于半导体裸片100’的翘曲释放层结构中的贯穿孔。在一些实施例中，开口131的尺寸和形状与开口133的尺寸和形状与开口相同，如图4所示，图4示出根据一些实施例的图2D中所示的翘曲释放层结构的一部分(例如，高热膨胀系数材料层132b)的平面图。需要说明的是，贯穿孔的形状、尺寸及排列方式是基于设计需要而定的，并不限于图4所示的示例性实施例。例如，虽然图4中所示的包括开口131和133的贯穿孔为方形，但这些贯穿孔根据一些实施例也可以为圆形，如图5所示。在一些其他实施例中，这些贯穿孔具有三角形、矩形、六边形或其他合适的形状。
贯穿孔可用于减少高热膨胀系数材料层132b与下方的有机材料层130b之间的接触面积。如此一来，具有开口133的高热膨胀系数材料层132b的热膨胀系数小于没有开口的高热膨胀系数材料层132a的热膨胀系数。
由于半导体裸片100’的热膨胀系数大于半导体裸片100的热膨胀系数且高热膨胀系数材料层132b的热膨胀系数小于高热膨胀系数材料层132a的热膨胀系数，因此可以通过具有贯穿孔的翘曲释放层结构来防止或减轻在随后的助焊剂浸渍工艺和倒装芯片接合工艺期间半导体裸片100’与半导体裸片100之间的热膨胀系数不匹配。
根据一些实施例，在形成具有贯穿孔的翘曲释放层结构之后，移除载体基板200，并在中介层基板116的钝化层118中形成电连接件136以形成一芯片封装结构20，如图2E所示。
需要说明的是，虽然芯片封装结构20中形成有两个异质半导体裸片100和100’，但异质半导体裸片的数量是根据设计需要而定的，并不限于图2E所示的实施例。在一些实施例中，芯片封装结构20中设置有两个以上的异质半导体裸片，且每个半导体裸片分别被一相应的高热膨胀系数材料层覆盖。
根据一些实施例，在形成芯片封装结构20之后，在室温下对电连接件136进行助焊剂浸渍工艺，以形成覆盖各个电连接件136的助焊剂层。之后，在高温下对电连接件136进行倒装芯片接合(FCB)工艺，以将芯片封装结构20接合到一用于连接外部电路(未显示)的封装基板(未显示)。
具有贯穿孔的翘曲释放层结构不仅可以减轻随后的助焊剂浸渍工艺和倒装芯片接合工艺期间半导体裸片100与100’之间的热膨胀系数不匹配，也可以减轻半导体裸片100和100’与中介层基板116之间的热膨胀系数不匹配。如此一来，可有效地控制或减少芯片封装结构20的翘曲。
可以对本公开的实施例进行许多变化及/或修改。举例而言，在图2E所示的芯片封装结构20中，高热膨胀系数材料层132a的边缘与半导体裸片100的对应边缘基本上对齐，且高热膨胀系数材料层132b的边缘与半导体裸片100’的对应边缘基本上对齐。然而，本公开的实施例不限于此。图2E-1显示根据一些实施例的一芯片封装结构20a的剖视图。图2E-1所示的芯片封装结构20a类似于图2E所示的芯片封装结构20。在一些实施例中，图2A至图2E所示的芯片封装结构20的材料、形成方法及/或好处也可以应用在第2E-1图所示的实施例中，因此不再重复。与图2E所示的芯片封装结构20不同的是，图2E-1所示的芯片封装结构20a中的高热膨胀系数材料层132a和132b的边缘未分别与半导体裸片100和100’的对应边缘对齐。更具体地，高热膨胀系数材料层132a的边缘与有机材料层130a的对应边缘基本上对齐。此外，高热膨胀系数材料层132b的边缘与有机材料层130b的对应边缘基本上对齐。
可以对本公开的实施例进行许多变化及/或修改。举例而言，图2E所示的芯片封装结构20采用包括底部填充材料层的密封层，但本公开的实施例不限于此。图2E-2显示根据一些实施例的一芯片封装结构20b的剖视图。图2E-2所示的芯片封装结构20b类似于第2E图所示的芯片封装结构20。在一些实施例中，图2A至图2E所示的芯片封装结构20的材料、形成方法及/或好处也可以应用在图2E-2所示的实施例中，因此不再重复。与图2E所示的芯片封装结构20不同的是，图2E-2所示的芯片封装结构20b中的密封层包括同质或单一材料。更具体地，第一材料层122由与第二材料层120的模制化合物相同的模制化合物制成。
可以对本公开的实施例进行许多变化及/或修改。举例而言，图2E所示的芯片封装结构20包括热膨胀系数大于半导体裸片100的热膨胀系数的半导体裸片100’，但本公开的实施例不限于此。图3A至图3E示出根据一些实施例的用于形成具有热膨胀系数小于半导体裸片100的热膨胀系数的半导体裸片100’的一芯片封装结构30的方法的各个阶段的剖视图。在一些实施例中，图2A至图2E所示的芯片封装结构20的材料、形成方法及/或好处也可以应用在图3A至图3E所示的实施例中，因此不再重复。可以在图3A至图3E所描述的阶段之前、期间及/或之后提供额外的操作。对于不同的实施例，可以替换或消除所描述的一些阶段。
可以将额外的特征添加到半导体装置结构中。对于不同的实施例，下面描述的一些特征可以被替换或消除。尽管讨论了一些实施例具有以特定顺序执行的操作，但这些操作可以以另一种逻辑顺序来执行。
根据一些实施例，提供类似于图1F所示结构的一结构，如图3A所示。与图1F所示的结构不同的是，根据一些实施例，此结构包括并排布置的两个异质半导体裸片100和100”。举例而言，半导体裸片100是一逻辑裸片(例如，中央处理单元(CPU)裸片、图形处理单元(GPU)裸片、微控制单元(MCU)裸片、应用处理器(AP)裸片)或一系统单芯片(SoC)裸片。半导体裸片100”是一存储器裸片或与半导体裸片100不同类型的裸片，具有比半导体裸片100的热膨胀系数小的热膨胀系数。半导体裸片100的后/非有源表面100b和半导体裸片100”的后/非有源表面100b”分别与有机材料层130a和有机材料层130b直接接触。
根据一些实施例，之后，在有机材料层130b之上形成具有基本上等于或大于9ppm/℃的热膨胀系数的柱142，如图3B所示。例如，柱142由金属材料(例如，铜(Cu)、金(Au)、铝(Al)、钴(Co)、钨(W)或其合金)制成。在此情况下，柱142的形成包括通过光刻工艺在有机材料层130a和130b以及第二材料层120之上形成一图案化的光刻胶层140(例如干膜)。图案化的光刻胶层140具有开口以暴露有机材料层130b的将形成柱142的部分。之后，进行电镀工艺以在图案化的光刻胶层140的每一开口中形成金属材料层。根据一些实施例，之后，从图3B所示的结构去除图案化的光刻胶层140，以在有机材料层130b之上留下柱142，如图3C所示。
在形成柱142之后，形成一有机材料(未显示)以覆盖图3C所示的结构。如此一来，有机材料与有机材料层130a、有机材料层130b、柱142及第二材料层120的上表面直接接触。根据一些实施例，然后图案化有机材料，以形成对应于有机材料层130a的一有机材料层134a以及对应于有机材料层130b的一有机材料层134b，如图3D所示。形成的有机材料层134b围绕柱142，并暴露每一个柱142的上表面。
在一些实施例中，有机材料层130a和134a的堆叠以及有机材料层130b和134b的堆叠具有在约5微米至约10微米的范围内的总厚度。用于形成有机材料层134a和134b的有机材料包括或由与用于形成有机材料层130a和130b的有机材料相同或不同的材料制成。例如，有机材料可以包括或由聚酰亚胺(PI)制成，通过合适的沉积工艺(例如，旋转涂布、化学气相沉积(CVD)或等离子体辅助化学气相沉积(PECVD)工艺)形成，并通过光刻工艺图案化。因此，有机材料层134a和134b也称为聚酰亚胺层。
根据一些实施例，在形成有机材料层134a和134b之后，分别在有机材料层134a和134b之上形成高热膨胀系数材料层132a和132b，如图3E所示。在一些实施例中，高热膨胀系数材料层132a和132b彼此分离并分别对应于半导体裸片100和100”。如此一来，高热膨胀系数材料层132a和132b分别覆盖半导体裸片100和100”的上表面。此外，柱142被高热膨胀系数材料层132b覆盖并与其直接接触。在一些实施例中，高热膨胀系数材料层132a和132b包括或由与柱142的材料相同的材料制成。
在一些实施例中，高热膨胀系数材料层132a具有与半导体裸片100的平面形状相同的平面形状，使得高热膨胀系数材料层132a的边缘与半导体裸片100的对应边缘基本上对齐。类似地，高热膨胀系数材料层132b具有与半导体裸片100”的平面形状相同的平面形状，使得高热膨胀系数材料层132b的边缘与半导体裸片100”的对应边缘基本上对齐。
与图1H或图2E所示的高热膨胀系数材料层132b不同的是，形成的高热膨胀系数材料层132b具有从其底表面延伸的柱142，如图3E所示。图6示出根据一些实施例的图3E中所示的翘曲释放层结构的一部分(例如，高热膨胀系数材料层132b)的平面图。需要说明的是，柱的形状、尺寸及排列方式是基于设计需要而定的，并不限于图6所示的示例性实施例。例如，虽然图6中所示的柱142为方形，但这些柱142根据一些实施例也可以为圆形，如图7所示。在一些其他实施例，这些柱142具有三角形、矩形、六边形或其他合适的形状。
柱142可用于增加高热膨胀系数材料层132b与包括有机材料层130b的下方的有机材料层之间的接触面积。如此一来，具有柱142的高热膨胀系数材料层132b的热膨胀系数大于没有柱的高热膨胀系数材料层132a的热膨胀系数。
由于半导体裸片100”的热膨胀系数小于半导体裸片100的热膨胀系数且具有柱142的高热膨胀系数材料层132b的热膨胀系数大于高热膨胀系数材料层132a的热膨胀系数，因此可以通过具有柱的翘曲释放层结构来防止或减轻在随后的助焊剂浸渍工艺和倒装芯片接合工艺期间半导体裸片100”与半导体裸片100之间的热膨胀系数不匹配。
根据一些实施例，在形成具有柱142的翘曲释放层结构之后，移除载体基板200，并在中介层基板116的钝化层118中形成电连接件136以形成一芯片封装结构30，如图3E所示。
需要说明的是，虽然芯片封装结构30中形成有两个半导体裸片100和100”，但异质半导体裸片的数量是根据设计需要而定的，并不限于图3E所示的实施例。在一些实施例中，芯片封装结构30中设置有两个以上的异质半导体裸片，且每个半导体裸片分别被一相应的高热膨胀系数材料层覆盖。
根据一些实施例，在形成芯片封装结构30之后，在室温下对电连接件136进行助焊剂浸渍工艺，以形成覆盖各个电连接件136的助焊剂层。之后，在高温下对电连接件136进行倒装芯片接合(FCB)工艺，以将芯片封装结构30接合到一用于连接外部电路(未显示)的封装基板(未显示)。
具有柱142的翘曲释放层结构不仅可以减轻随后的助焊剂浸渍工艺和倒装芯片接合工艺期间半导体裸片100与100”之间的热膨胀系数不匹配，也可以减轻半导体裸片100和100”与中介层基板116之间的热膨胀系数不匹配。如此一来，可有效地控制或减少芯片封装结构30的翘曲。
可以对本公开的实施例进行许多变化及/或修改。举例而言，在图3E所示的芯片封装结构30中，高热膨胀系数材料层132a的边缘与半导体裸片100的对应边缘基本上对齐，且高热膨胀系数材料层132b的边缘与半导体裸片100”的对应边缘基本上对齐。然而，本公开的实施例不限于此。图3E-1显示根据一些实施例的一芯片封装结构30a的剖视图。图3E-1所示的芯片封装结构30a类似于图3E所示的芯片封装结构30。在一些实施例中，第3A至3E图所示的芯片封装结构30的材料、形成方法及/或好处也可以应用在图3E-1所示的实施例中，因此不再重复。与图3E所示的芯片封装结构30不同的是，图3E-1所示的芯片封装结构30a中的高热膨胀系数材料层132a和132b的边缘未分别与半导体裸片100和100”的对应边缘对齐。更具体地，高热膨胀系数材料层132a的边缘与有机材料层130a和有机材料层134a的对应边缘基本上对齐。此外，高热膨胀系数材料层132b的边缘与有机材料层130b和有机材料层134b的对应边缘基本上对齐。
可以对本公开的实施例进行许多变化及/或修改。举例而言，图3E所示的芯片封装结构30采用包括底部填充材料层的密封层，但本公开的实施例不限于此。图3E-2显示根据一些实施例的一芯片封装结构30b的剖视图。图3E-2所示的芯片封装结构30b类似于图3E所示的芯片封装结构30。在一些实施例中，图3A至图3E所示的芯片封装结构30的材料、形成方法及/或好处也可以应用在图3E-2所示的实施例中，因此不再重复。与图3E所示的芯片封装结构30不同的是，图3E-2所示的芯片封装结构30b中的密封层包括同质或单一材料。更具体地，第一材料层122由与第二材料层120的模制化合物相同的模制化合物制成。
本公开的实施例提供了芯片封装结构的结构及形成方法。所述芯片封装结构包括接合在中介层基板之上的半导体裸片。一翘曲释放层结构形成在中介层基板之上，并包括与半导体裸片的上表面直接接触的至少一有机材料层以及形成在有机材料层之上的一高热膨胀系数(CTE)材料层。高热膨胀系数材料层的热膨胀系数基本上等于或大于9ppm/℃。通过使用形成在半导体裸片之上的高热膨胀系数材料层，减轻了由于半导体裸片与中介层基板之间的热膨胀系数不匹配而在高温下于封装中形成的应力及在室温下于封装中形成的应力，因此可以减少封装翘曲。
根据本公开一些实施例，提供一种芯片封装结构。所述芯片封装结构包括一中介层基板、一第一半导体裸片以及一翘曲释放层结构。第一半导体裸片接合在中介层基板之上。翘曲释放层结构包括一第一有机材料层以及一第一高热膨胀系数材料层。第一有机材料层与第一半导体裸片的上表面直接接触。第一高热膨胀系数材料层的热膨胀系数基本上等于或大于9ppm/℃，且第一高热膨胀系数材料层形成在第一有机材料层之上并覆盖第一半导体裸片的上表面。
在一些实施例中，所述芯片封装结构还包括一第二半导体裸片，接合在中介层基板之上。其中第二半导体裸片的热膨胀系数与第一半导体裸片的热膨胀系数相同。其中翘曲释放层结构还包括一第二有机材料层以及一第二高热膨胀系数材料层。第二有机材料层与第二半导体裸片的上表面直接接触。第二高热膨胀系数材料层的热膨胀系数基本上等于或大于9ppm/℃，且第二高热膨胀系数材料层形成在第二有机材料层之上并覆盖第二半导体裸片的上表面。在一些实施例中，第一半导体裸片和第二半导体裸片是逻辑裸片。在一些实施例中，第一高热膨胀系数材料层和第二高热膨胀系数材料层由铜制成。在一些实施例中，所述芯片封装结构还包括一第二半导体裸片，接合在中介层基板之上。其中第二半导体裸片的热膨胀系数小于第一半导体裸片的热膨胀系数。其中翘曲释放层结构还包括一第二有机材料层、一第三有机材料层、一第四有机材料层、一第二高热膨胀系数材料层以及多个柱。第二有机材料层形成在第一有机材料层与第一高热膨胀系数材料层之间。第三有机材料层与第二半导体裸片的上表面直接接触。第四有机材料层形成在第三有机材料层之上。第二高热膨胀系数材料层的热膨胀系数基本上等于或大于9ppm/℃，且第二高热膨胀系数材料层形成在第四有机材料层之上、填充第四有机材料层的多个开口及覆盖第二半导体裸片的上表面。所述柱的热膨胀系数基本上等于或大于9ppm/℃，且所述柱形成在第四有机材料层中且被第二高热膨胀系数材料层覆盖。在一些实施例中，第一半导体裸片是逻辑裸片，第二半导体裸片是存储器裸片。在一些实施例中，第一高热膨胀系数材料层和第二高热膨胀系数材料层由铜制成。在一些实施例中，所述芯片封装结构还包括一第二半导体裸片，接合在中介层基板之上。其中第二半导体裸片的热膨胀系数大于第一半导体裸片的热膨胀系数。其中翘曲释放层结构还包括一第二有机材料层以及一第二高热膨胀系数材料层。第二有机材料层与第二半导体裸片的上表面直接接触并具有暴露第二半导体裸片的上表面的部分的多个第一开口。第二高热膨胀系数材料层的热膨胀系数基本上等于或大于9ppm/℃，且第二高热膨胀系数材料层形成在第二有机材料层之上、具有对应地暴露第一开口的多个第二开口及覆盖第二半导体裸片的上表面。在一些实施例中，第一半导体裸片是逻辑裸片，第二半导体裸片是存储器裸片。在一些实施例中，第一高热膨胀系数材料层和第二高热膨胀系数材料层由铜制成。
根据本公开另一些实施例，提供一种芯片封装结构。所述芯片封装结构包括一中介层基板、一模制化合物层、一第一半导体裸片、一第二半导体裸片以及一翘曲释放层结构。模制化合物层形成在中介层基板之上。第一和第二半导体裸片接合在中介层基板之上且被模制化合物层围绕。翘曲释放层结构包括一第一聚酰亚胺层、一第一金属层以及一第二金属层。第一聚酰亚胺层与第一和第二半导体裸片的上表面直接接触。第一和第二金属层形成在第一聚酰亚胺层之上且彼此分离，以分别地覆盖第一半导体裸片的上表面和第二半导体裸片的上表面。
在一些实施例中，翘曲释放层结构还包括一第二聚酰亚胺层以及多个金属柱。第二聚酰亚胺层形成在第一聚酰亚胺层之上且被第一金属层和第二金属层覆盖。所述金属柱形成在第二聚酰亚胺层中且被第二金属层覆盖。在一些实施例中，所述金属柱与第一聚酰亚胺层的上表面直接接触。在一些实施例中，第一聚酰亚胺层具有暴露第二半导体裸片的上表面的部分的多个第一开口，且第二金属层具有对应地暴露第一开口的多个第二开口。在一些实施例中，所述芯片封装结构还包括一底部填充材料层，形成在第一半导体裸片与第二半导体裸片之间、中介层基板与第一半导体裸片之间及中介层基板与第二半导体裸片之间。
根据本公开又另一些实施例，提供一种形成芯片封装结构的方法。所述方法包括在一中介层基板之上安装一第一半导体裸片和一第二半导体裸片。所述方法也包括在中介层基板之上形成一密封层以围绕第一和第二半导体裸片。所述方法还包括形成与第一和第二半导体裸片及密封层的上表面直接接触的一第一有机材料层。此外，所述方法包括在第一有机材料层之上形成一第一金属层和一第二金属层，其中第一和第二金属层彼此分离以分别地覆盖第一半导体裸片的上表面和第二半导体裸片的上表面。
在一些实施例中，所述方法还包括在形成第一金属层和第二金属层之前，在第二半导体裸片上的第一有机材料层中形成多个第一开口，以暴露第二半导体裸片的上表面的部分，其中形成的第二金属层具有对应地暴露第一开口的多个第二开口。在一些实施例中，所述方法还包括在形成第一金属层和第二金属层之前，在第二半导体裸片上的第一有机材料层之上形成多个金属柱及形成围绕金属柱的一第二有机材料层。在一些实施例中，形成密封层还包括：在第一半导体裸片与第二半导体裸片之间、中介层基板与第一半导体裸片及中介层基板与第二半导体裸片之间形成一底部填充材料层；形成一模制化合物层以覆盖底部填充材料层、第一半导体裸片及第二半导体裸片；以及使模制化合物层凹陷以暴露底部填充材料层、第一半导体裸片及第二半导体裸片的上表面。在一些实施例中，密封层包括模制化合物材料，并在第一半导体裸片与第二半导体裸片之间、中介层基板与第一半导体裸片之间及中介层基板与第二半导体裸片之间延伸。
前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面更佳地了解本公开。本技术领域中技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本公开的发明精神与范围。在不背离本公开的发明精神与范围的前提下，可对本公开进行各种改变、置换或修改。

Claims (10)

1.一种芯片封装结构，包括：
一中介层基板；
一第一半导体裸片，接合在该中介层基板之上；以及
一翘曲释放层结构，包括：
一第一有机材料层，与该第一半导体裸片的一上表面直接接触；以及
一第一高热膨胀系数材料层，具有基本上等于或大于9ppm/℃的热膨胀系数，形成在该第一有机材料层之上并覆盖该第一半导体裸片的该上表面。
2.如权利要求1所述的芯片封装结构，还包括：
一第二半导体裸片，接合在该中介层基板之上，
其中该第二半导体裸片的热膨胀系数与该第一半导体裸片的热膨胀系数相同，且
其中该翘曲释放层结构还包括：
一第二有机材料层，与该第二半导体裸片的一上表面直接接触；以及
一第二高热膨胀系数材料层，具有基本上等于或大于9ppm/℃的热膨胀系数，形成在该第二有机材料层之上并覆盖该第二半导体裸片的该上表面。
3.如权利要求1所述的芯片封装结构，还包括：
一第二半导体裸片，接合在该中介层基板之上，
其中该第二半导体裸片的热膨胀系数小于该第一半导体裸片的热膨胀系数，且
其中该翘曲释放层结构还包括：
一第二有机材料层，形成在该第一有机材料层与该第一高热膨胀系数材料层之间；
一第三有机材料层，与该第二半导体裸片的一上表面直接接触；
一第四有机材料层，形成在该第三有机材料层之上；
一第二高热膨胀系数材料层，具有基本上等于或大于9ppm/℃的热膨胀系数，形成在该第四有机材料层之上、填充该第四有机材料层的多个开口及覆盖该第二半导体裸片的该上表面；以及
多个柱，具有基本上等于或大于9ppm/℃的热膨胀系数，形成在该第四有机材料层中且被该第二高热膨胀系数材料层覆盖。
4.如权利要求1所述的芯片封装结构，还包括：
一第二半导体裸片，接合在该中介层基板之上，
其中该第二半导体裸片的热膨胀系数大于该第一半导体裸片的热膨胀系数，且
其中该翘曲释放层结构还包括：
一第二有机材料层，与该第二半导体裸片的一上表面直接接触并具有暴露该第二半导体裸片的该上表面的部分的多个第一开口；以及
一第二高热膨胀系数材料层，具有基本上等于或大于9ppm/℃的热膨胀系数，形成在该第二有机材料层之上、具有对应地暴露多个所述第一开口的多个第二开口及覆盖该第二半导体裸片的该上表面。
5.如权利要求4所述的芯片封装结构，其中该第一高热膨胀系数材料层和该第二高热膨胀系数材料层由铜制成。
6.一种芯片封装结构，包括：
一中介层基板；
一模制化合物层，形成在该中介层基板之上；
一第一半导体裸片和一第二半导体裸片，接合在该中介层基板之上且被该模制化合物层围绕；以及
一翘曲释放层结构，包括：
一第一聚酰亚胺层，与该第一半导体裸片和该第二半导体裸片的上表面直接接触；以及
一第一金属层和一第二金属层，形成在该第一聚酰亚胺层之上且彼此分离，以分别地覆盖该第一半导体裸片的该上表面和该第二半导体裸片的该上表面。
7.如权利要求6所述的芯片封装结构，其中该翘曲释放层结构还包括：
一第二聚酰亚胺层，形成在该第一聚酰亚胺层之上且被该第一金属层和该第二金属层覆盖；以及
多个金属柱，形成在该第二聚酰亚胺层中且被该第二金属层覆盖。
8.如权利要求6所述的芯片封装结构，其中该第一聚酰亚胺层具有暴露该第二半导体裸片的该上表面的部分的多个第一开口，且该第二金属层具有对应地暴露多个所述第一开口的多个第二开口。
9.如权利要求6所述的芯片封装结构，还包括：
一底部填充材料层，形成在该第一半导体裸片与该第二半导体裸片之间、该中介层基板与该第一半导体裸片之间及该中介层基板与该第二半导体裸片之间。
10.一种形成芯片封装结构的方法，包括：
在一中介层基板之上安装一第一半导体裸片和一第二半导体裸片；
在该中介层基板之上形成一密封层以围绕该第一半导体裸片和该第二半导体裸片；
形成与该第一半导体裸片、该第二半导体裸片及该密封层的上表面直接接触的一第一有机材料层；以及
在该第一有机材料层之上形成一第一金属层和一第二金属层，其中该第一金属层和该第二金属层彼此分离以分别地覆盖该第一半导体裸片的该上表面和该第二半导体裸片的该上表面。
CN202210670345.2A 2021-07-08 2022-06-14 芯片封装结构及其形成方法 Pending CN115332190A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/370,299 US11694974B2 (en) 2021-07-08 2021-07-08 Semiconductor die with warpage release layer structure in package and fabricating method thereof
US17/370,299 2021-07-08

Publications (1)

Publication Number Publication Date
CN115332190A true CN115332190A (zh) 2022-11-11

Family

ID=83916045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210670345.2A Pending CN115332190A (zh) 2021-07-08 2022-06-14 芯片封装结构及其形成方法

Country Status (3)

Country Link
US (2) US11694974B2 (zh)
CN (1) CN115332190A (zh)
TW (1) TWI829135B (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW460927B (en) 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
TWI291757B (en) * 2005-11-16 2007-12-21 Ind Tech Res Inst Structure to reduce stress for vias and a fabricating method thereof
US20070246821A1 (en) * 2006-04-20 2007-10-25 Lu Szu W Utra-thin substrate package technology
JP5977051B2 (ja) 2012-03-21 2016-08-24 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
CN103383927A (zh) 2012-05-03 2013-11-06 三星电子株式会社 半导体封装及其形成方法
TWI618206B (zh) 2017-06-09 2018-03-11 恆勁科技股份有限公司 半導體封裝結構及其製作方法
US10741404B2 (en) 2017-11-08 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US10784247B2 (en) * 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Process control for package formation
US10930633B2 (en) * 2018-06-29 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Buffer design for package integration
TWI716096B (zh) 2018-09-05 2021-01-11 台灣積體電路製造股份有限公司 半導體封裝體及其形成方法
TWI718011B (zh) 2019-02-26 2021-02-01 日商長瀨產業股份有限公司 嵌入式半導體封裝及其方法
US11133269B2 (en) 2019-10-17 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11605600B2 (en) * 2020-08-06 2023-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with reinforced element and formation method thereof
US20220102234A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Chip-scale package architectures containing a die back side metal and a solder thermal interface material
US11756933B2 (en) * 2021-02-12 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Inactive structure on SoIC

Also Published As

Publication number Publication date
TW202303875A (zh) 2023-01-16
US20230010707A1 (en) 2023-01-12
US11694974B2 (en) 2023-07-04
TWI829135B (zh) 2024-01-11
US20230275038A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
CN110504247B (zh) 集成电路封装件及其形成方法
CN107808870B (zh) 半导体封装件中的再分布层及其形成方法
US20230335539A1 (en) Package structure with dummy die
US9685411B2 (en) Integrated circuit dies having alignment marks and methods of forming same
CN111799227B (zh) 半导体器件及其形成方法
US11502040B2 (en) Package structure and semiconductor pacakge
US11482484B2 (en) Symmetrical substrate for semiconductor packaging
US11854986B2 (en) Chamfered die of semiconductor package and method for forming the same
US20180019183A1 (en) Chip package with thermal dissipation structure and method for forming the same
US11848265B2 (en) Semiconductor package with improved interposer structure
CN113113381A (zh) 封装结构及其形成方法
US20230069031A1 (en) Semiconductor Package and Method
US20230386866A1 (en) Semiconductor Package and Method of Forming Thereof
US20240088095A1 (en) Fabricating method of semiconductor die with tapered sidewall in package
WO2024066466A1 (zh) 集成电路封装结构及制备方法
US11776886B2 (en) Symmetrical substrate for semiconductor packaging
US20230369274A1 (en) Integrated circuit package and method of forming same
US20230060756A1 (en) Chip package structure with multiple gap-filling layers and fabricating method thereof
US20230060716A1 (en) Semiconductor Package And Method
US20220301970A1 (en) Semiconductor package and method of manufacturing semiconductor package
US10790210B2 (en) Semiconductor package and manufacturing method thereof
TWI829135B (zh) 晶片封裝結構及其形成方法
TWI795187B (zh) 半導體封裝結構及其形成方法
US20230062138A1 (en) Semiconductor package structure and method for forming the same
TW202310270A (zh) 半導體裝置、封裝結構及其製備方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination