CN1153279C - 自我对准分离式栅极非易失性存储单元及其制造方法 - Google Patents

Abstract

本发明是一种自我对准分离式栅极非易失性存储单元的制备方法，利用一氮化硅掩模及一光致抗蚀剂来蚀刻该氮化硅层，成为具有一高厚度区和一低厚度区的阶梯状氮化硅层。蚀刻该低厚度区的第一部位，栅极多晶硅第一部位的高厚度区的厚度也被减少。多晶硅将低厚度区的第二部位氮化硅层蚀刻掉，多晶硅蚀刻位在氮化硅层底下的第一多晶硅层，邻近第二部位的较厚区域部位的氮化硅层的厚度被蚀刻降低。此阶梯状氮化硅层，形成浮置栅极和单元漏极，确保选择栅极可自我对准于浮置栅极和单元漏极。

Description

自我对准分离式栅极非易失性存储单元及其制造方法

技术领域

本发明是有关于一种制造分离式栅极非易失性存储单元存储单元(NVM)的改进方法，且特别是有关于一种用以制造选择栅极自我对准于浮接栅极的分离式非易失性存储单元存储单元的改进方法，因此可排除对不准的问题，并且可在不需要大规模升级蚀刻平板印刷设备的情况下，使得存储单元的线宽可进一步被缩小。

背景技术

非易失性存储单元或非易失性电性可改变的半导体存储元件具有极小的尺寸，并且已经成为一种重要的每天耗材。一般来说，电可改变性可利用使位在浮接栅极(未连接任何导电组件)以及硅基底间所谓的Fowler-Nordheim遂穿电荷通过一非常薄的介电层而达成此目的。每一个储存单元均需要一浮接栅极以及一选择栅极。选择栅极相对于浮接栅极的对不准程度是会显著负面影响分离栅极存储单元性能的其中的一重要因素。一种非自我对准分离式栅极的制备方法则必须将对准容忍度列入考虑。假使对不准的程度超过对准容忍度，许多不想要的单元特性将会出现。一些典型的问题包括不满足的程序效率、不对称单元电流以及在程序运作时对漏极扰乱的免疫性不佳。

美国专利第5,280,446号揭示一种关于叠层状快闪EPROM组件的余弦背景信息以及其相关的问题。揭示于此专利中的快闪存储单元电路包括有多个位在基底内的存储元件，包括半导体基底、漏极区、源极区以及浮接栅极和控制栅极以及选择栅极。在记忆数组中的特别排列是使存储单元的程序化时的漏极电压可被高效率的射出热电子降低，故可在低电压电源供应情况下完成操作。

美国专利第5,029,130和5,045,108以及5,067,108则揭示一种单一晶体管电可程序化和可抹除式的存储单元，其具有一源极、一漏极，以及一定义于基底上用以隔离源极、漏极的信道区。第一绝缘层则是用来覆盖源极、信道和漏极区，以及一位在信道区和漏极区上的浮接栅极。具有上侧壁的第二绝缘层则是用来覆盖浮接栅极以及其所邻近的侧壁。控制栅极的第一部位式覆盖于第一绝缘层上，而其第二部位则覆盖于第二绝缘层的上侧壁以及浮接栅极。此控制栅极并未自我对准于浮置栅极，且许多对不准的问题则仍然存在。

美国专利第5,674,767号揭示了一种制造具有自我对准结构的非易失性存储元件的方法。其中，快闪存储元件具有分离式栅极结构，且此方法包括在半导体基底上形成一栅极绝缘膜的步骤。半导体层是形成于栅极绝缘膜上，然后蚀刻成浮置栅极，以及一位在浮置栅极间的半导体图案。接着，浮置栅极形成后，将杂质注入到基底的同一侧。然后，沉积一平坦化的膜于基底上，并且时到浮置栅极的上表面，使得半导体图案裸露出来。将半导体图案去除后，使杂质注入进入基底内，形成一源极区。接着，将平坦膜去除，使浮置栅极表面裸露出来，然后形成一介电层于其表面。最后，形成一控制栅极于基底上。此专利所揭示的方法虽可使浮置栅极自我对准于源极/漏极杂质区，然控制栅极和浮置栅极间对不准的问题则仍然存在。

美国专利第5,330,938号揭示了一种制造非易失性分离式栅极EPROM存储单元的方法以及自我对准场绝缘的方法。此存储单元包括有一含源极扩散区以及漏极扩散区的基底，其中源极扩散区以及漏极扩散区间并以信道区彼此隔离。形成于信道区的第一部位的浮置栅极和控制栅极则是分别由第一和第二多晶硅所构成，而单元栅极氧化层则是位在浮置栅极和信道区的第一部位间，内多晶硅氧化层则是位在浮置栅极和控制栅极以及一介电膜之间。浮接栅极是自我对准于漏极扩散区，而控制栅极则是自我对准于浮接栅极和源极、漏极扩散区。然而，此方法施行时是相当复杂的，故会使制造成本显著提升。此外，当控制栅极的周边长度长过浮置栅极时将无法施行。

发明内容

本发明的目的是揭示一种自我对准分离式栅极非易失性存储单元及其制造方法，其选择栅极和浮置栅极间的对不准度极小。更特别地是，本发明的特征是揭示一种用以制造选择栅极自我对准于浮置栅极的分离式非易失性存储单元的改进方法，因此可排除对不准的问题，并且可在不需要大规模更换升级的蚀刻平板印刷设备的情况下，使得存储单元的线宽可进一步被缩小。

本发明的目的可以通过以下措施来达到：

一种自我对准分离式栅极非易失性存储单元制造方法，其步骤包括：

依序形成一隧穿氧化层、一第一多晶硅层以及一氮化硅层于一硅基底上；

利用一氮化硅掩模以及一光致抗蚀剂来蚀刻该氮化硅层，使其成为具有一高厚度区和一低厚度区的阶梯状氮化硅层，其中该低厚度区含有一对应于预备成为浮置栅极区域的第一部位，以及一对应于预备成为单元漏极区域的第二部位；

利用一第一多晶硅掩模以及一光致抗蚀剂蚀刻该低厚度区的第一部位，将预备成为浮置栅极区的底层的第一多晶硅层裸露出来，其中在此同时，该邻接该低厚度区的第一部位的高厚度区的部位，其厚度也在蚀刻时被减少；

使该暴露的第一多晶硅层氧化成一多晶硅氧化层；

利用一单元漏极掩模以及一光致抗蚀剂，以氮化硅蚀刻法将该低厚度区的该第二部位氮化硅层蚀刻掉，并且利用多晶硅蚀刻法蚀刻位于该氮化硅层底下的第一多晶硅层，其中邻近该第二部位的该较厚区域部位的氮化硅层的厚度也在该氮化硅蚀刻步骤中被蚀刻降低；

施行漏极注入以形成细单元漏极，然后将该氮化硅层去除；

使用该多晶硅氧化物层作为一硬罩幕，以蚀刻该第一多晶硅层；

形成一环绕该第一多晶硅层的侧壁介电层；

沉积一第二多晶硅层覆盖该基底；

使用一第二多晶硅掩模以及一光致抗蚀剂蚀刻该第二多晶硅层；以及

使用一单元源极掩模以及一光致抗蚀剂施行单元源极注入。

一种具自我对准分离式栅极非易失性存储单元，包括一选择栅极、一浮置栅极、以及一介电电容器，该自我对准分离式栅极非易失性存储单元可根据下列的步骤被制造，包括：

依序形成一隧穿氧化层、一第一多晶硅层以及一氮化硅层于一硅基底上；

利用一氮化硅掩模以及一光致抗蚀剂来蚀刻该氮化硅层，使其成为具有一高厚度区和一低厚度区的阶梯状氮化硅层，其中该低厚度区含有一对应于预备成为浮置栅极区域的第一部位，以及一对应于预备成为单元漏极区域的第二部位；

利用一第一多晶硅掩模以及一光致抗蚀剂蚀刻该低厚度区的第一部位，将预备成为浮置栅极区的底层的第一多晶硅层裸露出来，其中在此同时，该邻接该低厚度区的第一部位的高厚度区的部位，其厚度也在蚀刻时被减少；

使该暴露的第一多晶硅层氧化成一多晶硅氧化层；

利用一单元漏极掩模以及一光致抗蚀剂，以氮化硅蚀刻法将该低厚度区的该第二部位氮化硅层蚀刻掉，并且利用多晶硅蚀刻法蚀刻位在该氮化硅层底下的第一多晶硅层，其中邻近该第二部位的该较厚区域部位的氮化硅层的厚度也在该氮化硅蚀刻步骤中被蚀刻降低；

施行漏极注入以形成单元漏极，然后将该氮化硅层去除；

使用该多晶硅氧化物层作为一硬罩幕，以蚀刻该第一多晶硅层；

形成一环绕该第一多晶硅层的侧壁介电层；

沉积一第二多晶硅层覆盖该基底；

使用一第二多晶硅掩模以及一光致抗蚀剂蚀刻该第二多晶硅层；

使用一单元源极掩模以及一光致抗蚀剂施行单元源极注入；以及

第一多晶硅层形成该浮置栅极，而该第二多晶硅层则形成该自我对准非易失性存储单元的选择栅极。

本发明相比现有技术具有如下优点：

本发明所揭示的方法包括下列步骤：

形成一隧穿氧化层于一基底上；

沉积一第一多晶硅层于该隧穿氧化层上，然后再掺杂之；

沉积一氮化硅层于该第一多晶硅层上；

利用一个裸露出浮置栅极和单元漏极区的氮化硅掩模沉积和显影出一氮化硅光致抗蚀剂；

施行第一氮化硅蚀刻，以部分蚀刻掉氮化硅层，然后去除氮化硅光致抗蚀剂；

利用第一多晶硅掩模沉积并且显影出一露出先前蚀刻的氮化硅层以及其邻近的未蚀刻氮化硅层的预定区域的第一光致抗蚀剂；

施行第二次氮化硅蚀刻，进一步地蚀刻先前蚀刻的氮化硅层以及其邻近的未蚀刻氮化硅层的预定区域，直至位在氮化硅层底下的第一多晶硅层露出为止，然后将光致抗蚀剂去除；

使用氮化硅层作为掩膜，使得露出的第一多晶硅层产生氧化反应，并且形成一多晶硅氧化物层。不过，要注意的是由于本发明的阶梯状氮化硅层，故在使用整个氮化硅层作为掩膜以进行第一多晶硅层的氧化反应时，便可使单元漏极部位被标记，或者自我对准；

使用一单元漏极掩模沉积和显影一单元漏极光致抗蚀剂，然后再继续第三氮化硅的蚀刻、第一多晶硅的蚀刻、漏极注入以及去除光致抗蚀剂；

或者，可在光致抗蚀剂去除前先施一漏极氧化步骤，以增加位在漏极上的氧化层厚度；

利用热磷酸或者湿蚀刻去除氮化硅层；

利用多晶硅氧化层作为硬掩膜，蚀刻第一多晶硅层；

利用介电物质的沉积或者成长，在残余的第一多晶硅层周围形成一侧壁介电层；

沉积一第二多晶硅层于晶片上，然后再进行离子注入；

使用一第二多晶硅掩模沉积并且显影出一覆盖于预备作为选择栅极的第二多晶硅层上的第二多晶硅光致抗蚀剂，然后再蚀刻第二多晶硅层，然后再去除光致抗蚀剂；以及

使用一单元源极掩模沉积和显影出一单元源极光致抗蚀剂，然后再进行源极注入，以及去除光致抗蚀剂。

本发明所揭示的此方法，使用第一氮化硅掩模使得一半的氮化硅层被蚀刻掉，然后再利用具有阶梯厚度构形的氮化硅层作为位在其底下的第一多晶硅层的蚀刻终点。换句话说，阶梯状氮化硅层是用来定义浮置栅极和单元漏极。因此，选择栅极的长度可预先由氮化硅掩模所决定。此根据本发明的分离式栅极非易失性存储单元具有自我对准的特征，故可存在较佳的对称性和性能。此外，此自我对准的特征也允许分离式栅极存储单元结构的尺寸可进一步地缩小，且不需要巨额花费用以升级光刻工艺和设备。

为使本发明的优点和特征更清楚可见，兹将以根据本发明的较佳实施例，并配合相关附图，详细说明如下：

附图说明

图1显示的是一基底上形成有氮化硅层、第一多晶硅层以及隧穿氧化层的晶片剖面图。

图2是剖面图，其显示的是对晶片施加光刻，并使一半厚度的氮化硅层被蚀刻掉，形成一阶梯状氮化硅层，其包括有部分被蚀刻掉的部位、突出部位以及未被蚀刻的部位。

图3是剖面图，其显示的是于阶梯状氮化硅层上形成一光致抗蚀剂，作为第一多晶硅掩模。

图4是剖面图，其显示的是蚀刻未被光致抗蚀剂所覆盖的突出部位，并位在其底下的第一多晶硅层露出，然后再氧化成多晶硅氧化层。

图5显示是使用单元漏极掩模在该氮化硅层上形成一光致抗蚀剂的剖面图。

图6显示的是漏极注入和去除光致抗蚀剂和氮化硅层后的剖面图。

图7显示的是使用多晶硅氧化层作为硬掩膜，将第一多晶硅层去除的剖面图。

图8显示的是在晶片上沉积第二多晶硅层的剖面图。

图9显示的是第二多晶硅光刻技术形成第二多晶硅层构成的选择性栅极的剖面图。

图10显示的是形成一掩模于晶片上作为单元源极掩模，然后再施行源极杂质注入的剖面图。

图11显示的是本发明的分离式栅极非易失性存储单元结构的剖面图。

图12显示的是在相同晶片上形成多个根据本发明的分离式栅极非易失性存储单元结构的剖面图。

具体实施方式

本发明乃披露一种制造分离式栅极型的非易失性存储单元的方法，其中选择的栅极是自我对准于对准于单元的漏极的浮置栅极，故可排除对不准的问题，进而在不需要巨额花费和升级光蚀刻仪器的情况下，允许存储单元的尺寸可进一步地降低。此方法的一主要关键在于光蚀刻技术可在第一多晶硅层上形成一阶梯状氮化硅层。此阶梯状氮化硅层包含一凹陷区，其将在后续蚀刻工艺被蚀刻掉，以露出位在其下的第一多晶硅层表面，然后变成浮置栅极。同一个阶梯状氮化硅层将被进一步用来形成单元漏极。

因此，在本发明的方法中，同一个氮化硅掩模将可用来定义浮置栅极和单元漏极，因此选择栅极的长度可利用此氮化硅掩模而被预先决定。由于此自我对准的特征，本发明的分离式栅极的非易失性存储单元将具有较佳的对称性，以及改善的性能。此外，此自我对准的特性也允许分离式栅极记忆结构的尺寸可在不需巨额花费以升级光蚀刻工艺和设备的情况下，进一步地被缩减。

本发明所揭示的方法主要包括下列步骤：

(1)依序形成一隧穿氧化层、一第一多晶硅层以及一氮化硅层于一硅基底上；

(2)利用一氮化硅掩模以及一光致抗蚀剂来蚀刻该氮化硅层，使其成为具有一高厚度区和一低厚度区的阶梯状氮化硅层，其中该低厚度区含有一对应于预备成为浮置栅极区域的第一部位，以及一对应于预备成为单元漏极区域的第二部位；

(3)利用一第一多晶硅掩模以及一光致抗蚀剂蚀刻该低厚度区的第一部位，将预备成为浮置栅极区的底层的第一多晶硅层裸露出来，其中在此同时，该邻接该低厚度区的第一部位的高厚度区的部位，其厚度也在蚀刻时被减少；

(4)使该暴露的第一多晶硅层氧化成一多晶硅氧化层；

(5)利用一单元漏极掩模以及一光致抗蚀剂，以氮化硅蚀刻法将该低厚度区的该第二部位氮化硅层蚀刻掉，并且利用多晶硅蚀刻法蚀刻位在该氮化硅层底下的第一多晶硅层，其中邻近该第二部位的该较厚区域部位的氮化硅层的厚度也在该氮化硅蚀刻步骤中被蚀刻降低；

(6)施行漏极注入；

(7)去除该氮化硅层；

(8)使用该多晶硅氧化物层作为一硬掩膜，以蚀刻该第一多晶硅层；

(9)形成一环绕该第一多晶硅层的侧壁介电层；

(10)沉积一第二多晶硅层覆盖该基底；

(11)使用一第二多晶硅掩模以及一光致抗蚀剂蚀刻该第二多晶硅层；以及

(12)使用一单元源极掩模以及一光致抗蚀剂施行单元源极注入。

为了改善清晰度，许多明显和一般的步骤乃由如上所述的说明中被省略掉。这些步骤包括一开始的井形成、场氧化层成长、多晶硅成的掺杂、以及完成蚀刻步骤后的光致抗蚀剂的去除等。这些步骤均为本领域技术人员所熟知的步骤，故在此不再赘述。然而，本发明的一主要关键是在于形成阶梯状氮化硅，其中较厚的部位是作为后续氮化硅蚀刻步骤的蚀刻终点，此将允许浮接栅极的形成，并且可利用相同的氮化硅掩模完成单元漏极，却使选择栅极对准于浮接栅极以及选择栅极的周边长度。

以下将以实施例更详细的讨论本发明的内容，不过要注意的是这些实施例仅用以方便说明本发明的优点和特征并非用以限定本发明。

实施例：

第1～11图显示的是根据本发明以制造自我对准分离式栅极非易失性存储单元的主要步骤的剖面图。这些附图将于以下详细说明。

图1显示一晶片，其基底1上并包形成有一氮化硅层4、第一多晶硅层3、以及一隧穿氧化层2。较佳地是，此隧穿氧化层是利用遂穿氧化成长法形成，其厚度约为50～150。此外，第一多晶硅层和氮化硅层的厚度较佳地是分别为500～3000以及300～3000。

图2显示的是已经对晶片施一蚀刻平板印刷工艺，用以将一半厚度的氮化硅层蚀刻掉，形成一阶梯状氮化硅层，其包括有一部分被蚀刻、部分突起以及未蚀刻的部位。图2也显示氮化硅层4已经变成阶梯状氮化硅层，其中高厚度厚区域4a是被氮化硅光致抗蚀剂5覆盖，而低厚度区域4b则未被光致抗蚀剂所覆盖。

图3显示的是在阶梯状氮化硅层上形成一第一多晶硅光致抗蚀剂6，以作为第一多晶硅掩模。

图4显示配合第一多晶硅掩模，将氮化硅层的低厚度部位蚀刻至露出底下的第一多晶硅层，同时氮化硅层的高厚度部位的厚度也在此蚀刻过程中减少。氮化硅层的较厚部位是在蚀刻低厚度的氮化硅层部位时作为蚀刻终点。然后，于光致抗蚀剂去除后，将裸露第一多晶硅层区域氧化成多晶硅氧化物层。

图5显示的是配合单元掩模，形成一单元漏极掩模8，使得未被单元漏极掩模8所覆盖的低厚度氮化硅层被蚀刻掉，同时高厚度氮化硅层的厚度也在此蚀刻过程中降低。在氮化硅层的蚀刻结束后，开始进行底下的第一多晶硅层的蚀刻步骤。

图6显示的是利用漏极杂质注入所形成的漏极区，然后再去除氮化硅层(热磷酸溶液或湿蚀刻)以及单元漏极光致抗蚀剂8。图6也显示去除光致抗蚀剂后的漏极氧化步骤的进行，乃是用来增加位在漏极区表面的氧化层11的厚度。若需要的话，侧壁氧化物13也可利用湿浸渍法去除。

图7显示的是利用多晶硅-氧化层作为硬罩幕将第一多晶硅层去除的剖面图，使得第一多晶硅层最终成为非易失性存储单元的浮置栅极。

图8显示的是在晶片上沉积一第二多晶硅层，而图9显示的则是利用第2多晶硅掩模将第二多晶硅层定义成选择栅极。此第二多晶硅层较佳的是由厚度1000～4000埃的纯多晶硅或者多晶硅化金属层所构成。

图10显示的是将光致抗蚀剂15去除后，在晶片表面形成一单元源极光致抗蚀剂16。

最后，图11显示的是将单元源极光致抗蚀剂去除后的剖面图。

第1～11图显示的仅是一个单元，而图12显示的则是在同一晶片上形成多个根据本发明的分离式栅极非易失性记忆结构的剖面图。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，凡熟知本领域技术者，在不脱离本发明的精神和范围内，所作的各种更动与润饰均落在本发明的范围内，因此本发明的专利保护范围当视后附权利要求并结合说明书和附图范围为准。

Claims (20)

1.一种自我对准分离式栅极非易失性存储单元制造方法，其特征在于所述方法包括以下步骤：

依序形成一隧穿氧化层、一第一多晶硅层以及一氮化硅层于一硅基底上；

利用一氮化硅掩模以及一光致抗蚀剂来蚀刻该氮化硅层，使其成为具有一高厚度区和一低厚度区的阶梯状氮化硅层，其中该低厚度区含有一对应于预备成为浮置栅极区域的第一部位，以及一对应于预备成为单元漏极区域的第二部位；

利用一第一多晶硅掩模以及一光致抗蚀剂蚀刻该低厚度区的第一部位，将预备成为浮置栅极区的底层的第一多晶硅层裸露出来，其中在此同时，该邻接该低厚度区的第一部位的高厚度区的部位，其厚度也在蚀刻时被减少；

使该暴露的第一多晶硅层氧化成一多晶硅氧化层；

利用一单元漏极掩模以及一光致抗蚀剂，以氮化硅蚀刻法将该低厚度区的该第二部位氮化硅层蚀刻掉，并且利用多晶硅蚀刻法蚀刻位在该氮化硅层底下的第一多晶硅层，其中邻近该第二部位的该较厚区域部位的氮化硅层的厚度也在该氮化硅蚀刻步骤中被蚀刻降低；

施行漏极注入以形成单元漏极，然后将该氮化硅层去除；

使用该多晶硅氧化物层作为一硬掩膜，以蚀刻该第一多晶硅层；

形成一环绕该第一多晶硅层的侧壁介电层；

沉积一第二多晶硅层覆盖该基底；

使用一第二多晶硅掩模以及一光致抗蚀剂蚀刻该第二多晶硅层；以及

使用一单元源极掩模以及一光致抗蚀剂施行单元源极注入。

2.如权利要求1所述的自我对准分离式栅极非易失性存储单元制造方法，其特征是：其中该氮化硅层中包括有氮化硅。

3.如权利要求1所述的自我对准分离式栅极非易失性存储单元制造方法，其特征是：其中该低厚度氮化硅区所具有的厚度为该高厚度氮化硅区的一半。

4.如权利要求1所述的自我对准分离式栅极非易失性存储单元制造方法，其特征是：其中该隧穿氧化层的厚度为50～150。

5.如权利要求1所述的自我对准分离式栅极非易失性存储单元制造方法，其特征是：其中该氮化硅层的厚度为300～3000。

6.如权利要求1所述的自我对准分离式栅极非易失性存储单元制造方法，其特征是：其中该第一多晶硅层的厚度为300～3000。

7.如权利要求1所述的自我对准分离式栅极非易失性存储单元制造方法，其特征是：其中该第二多晶硅层的厚度为1000～3000。

8.如权利要求1所述的自我对准分离式栅极非易失性存储单元制造方法，其特征是：其中该第二多晶硅层包括有纯多晶硅或多晶硅化金属。

9.如权利要求1所述的自我对准分离式栅极非易失性存储单元制造方法，其特征是：其中在该漏极注入后，更包括一漏极氧化步骤，以增加覆盖于该单元漏极上的氧化层厚度。

10.如权利要求1所述的自我对准分离式栅极非易失性存储单元制造方法，其特征是：其中在使用该多晶硅氧化物层作为一硬掩膜，以蚀刻该第一多晶硅层的步骤前，更包括一侧壁多晶硅氧化物的去除步骤，用以将该第一多晶硅层蚀刻掉。

11.一种具自我对准分离式栅极非易失性存储单元，其特征是：包括一选择栅极、一浮置栅极、以及一介电电容器，该自我对准分离式栅极非易失性存储单元可根据下列的步骤被制造，包括：

依序形成一隧穿氧化层、一第一多晶硅层以及一氮化硅层于一硅基底上；

利用一氮化硅掩模以及一光致抗蚀剂来蚀刻该氮化硅层，使其成为具有一高厚度区和一低厚度区的阶梯状氮化硅层，其中该低厚度区含有一对应于预备成为浮置栅极区域的第一部位，以及一对应于预备成为单元漏极区域的第二部位；

利用一第一多晶硅掩模以及一光致抗蚀剂蚀刻该低厚度区的第一部位，将预备成为浮接栅极区的底层的第一多晶硅层裸露出来，其中在此同时，该邻接该低厚度区的第一部位的高厚度区的部位，其厚度也在蚀刻时被减少；

使该暴露的第一多晶硅层氧化成一多晶硅氧化层；

利用一单元漏极掩模以及一光致抗蚀剂，以氮化硅蚀刻法将该低厚度区的该第二部位氮化硅层蚀刻掉，并且利用多晶硅蚀刻法蚀刻位在该氮化硅层底下的第一多晶硅层，其中邻近该第二部位的该较厚区域部位的氮化硅层的厚度也在该氮化硅蚀刻步骤中被蚀刻降低；

施行漏极注入以形成单元漏极，然后将该氮化硅层去除；

使用该多晶硅氧化物层作为一硬掩膜，以蚀刻该第一多晶硅层；

形成一环绕该第一多晶硅层的侧壁介电层；

沉积一第二多晶硅层覆盖该基底；

使用一第二多晶硅掩模以及一光致抗蚀剂蚀刻该第二多晶硅层；

使用一单元源极掩模以及一光致抗蚀剂施行单元源极注入；以及

第一多晶硅层形成该浮置栅极，而该第二多晶硅层则形成该自我对准非易失性存储单元的选择栅极。

12.如权利要求11所述的具自我对准分离式栅极非易失性存储单元，其特征是：其中该氮化硅层中包括有氮化硅。

13.如权利要求11所述的具自我对准分离式栅极非易失性存储单元，其特征是：其中该低厚度氮化硅区所具有的厚度为该高厚度氮化硅区的一半。

14.如权利要求11所述的具自我对准分离式栅极非易失性存储单元，其特征是：其中该隧穿氧化层的厚度为50～150。

15.如权利要求11所述的具自我对准分离式栅极非易失性存储单元，其特征是：其中该氮化硅层的厚度为300～3000。

16.如权利要求11所述的具自我对准分离式栅极非易失性存储单元，其特征是：其中该第一多晶硅层的厚度为300～3000。

17.如权利要求11所述的具自我对准分离式栅极非易失性存储单元，其特征是：其中该第二多晶硅层的厚度为1000～3000。

18.如权利要求11所述的具自我对准分离式栅极非易失性存储单元，其特征是：其中该第二多晶硅层包括有纯多晶硅或多晶硅化金属。

19.如权利要求11所述的具自我对准分离式栅极非易失性存储单元，其特征是：其中在该漏极注入后，更包括一漏极氧化步骤，以增加覆盖于该单元漏极上的氧化层厚度。

20.如权利要求11所述的具自我对准分离式栅极非易失性存储单元，其特征是：其中在使用该多晶硅氧化物层作为一硬掩膜，以蚀刻该第一多晶硅层的步骤前，更包括一侧壁多晶硅氧化物的去除步骤，用以将该第一多晶硅层蚀刻掉。

Images